中断产生机制

ADC 模块支持产生中断信号，如上图所示，根据用户的需要，配置寄存器使能相应的信号源作为中断信号即可。

其中中断信号源依次为如下：

• Q1_INT：指示完成队列 1（或队列 QC）所有节点的采样转换的标记信号；

• Q1_FRDY：指示队列 1（或队列 QC）的 FIFO 达到了阈值的标记信号；

• Q1_FERR：指示队列 1（或队列 QC）的 FIFO 出现异常的标记信号；

• Q2_INT：指示完成队列 2 所有节点的采样转换的标记信号；

• Q2_FRDY：指示队列 2 的 FIFO 达到了阈值的标记信号；

• Q2_FERR：指示队列 2 的 FIFO 出现异常的标记信号。