EDAT Interface (EDAT_IF)
3 Mar 2025
Read time: 1 minute(s)
EDAT_IF ，支持连接EnDat2.1/2.2 绝对值编码器。
特性说明
- 支持连接 EnDat 2.1/ 2.2 编码器
-
输出信号 EDAT_CLK、输出信号 EDAT_DE、输入输出信号 EDAT_DIO
- 时钟频率支持 16 MHz/ 8 MHz/ 4 MHz/ 2 MHz/ 1 MHz/ 200 KHz/ 100 KHz
原理框图
外部接口说明：
- EDAT-CLK：时钟信号，用于数据同步。
- EDAT-DIO：数据信号，包含输入输出数据。
- EDAT-DE：DE 控制信号，用于控制外部 RS485 收发器，切换数据收发方向。
实时控制外设互联图
EDAT_IF 输入输出管脚
如EDAT_IF 实时控制外设互联所示，EDAT_IF 的管脚信号 EDAT-DE、EDAT-DIO 和 EDAT-CLK 复用于 ENC_IO_MUX 模块，需通过 SYS_CFG 配置寄存器 ENCODER_CFG 进行选择。其中对应关系为：
-
ENC_IO0 对应 EDAT-DE。
-
ENC_IO1 对应 EDAT-DIO。
-
ENC_IO2 对应 EDAT-CLK。
EDAT_IF 位置数据
如EDAT_IF 实时控制外设互联所示，EDAT_IF 的解析所得的位置数据，可以传输到 HCL 以及 QOUT 模块，分别用于硬件电流环的电角度计算和 QOUT 的任意分频输出。