ENDAT Interface (ENDAT_IF)
Read time: 1 minute(s)
ENDAT_IF ，用于连接 EnDat 协议的绝对值编码器，兼容 EnDat 2.1/2.2 协议。
特性说明
- 兼容 EnDat 2.1/ 2.2 协议
-
输出信号 EDT_CLK、输出信号 EDT_DE、输入输出信号 EDT_DIO
- 时钟频率支持 16MHz/ 8 MHz/ 4 MHz/ 2MHz/ 1MHz/ 200KHz/ 100KHz
原理框图
外部接口说明：
- EDT-CLK：时钟信号，用于数据同步。
- EDT-DIO：数据信号，包含输入输出数据。
- EDT-DE：DE 控制信号，用于控制外部 RS485 收发器，切换数据收发方向。
实时控制外设互联图
ENDAT_IF 输入输出管脚
如ENDAT_IF 实时控制外设互联所示，ENDAT_IF 的管脚信号 EDT-DE、EDT-DIO 和 EDT-CLK 复用于 ENC_IO_MUX 模块，需通过 SYS_CFG 配置寄存器 ENCODER_CFG 进行选择。其中对应关系为：
-
ENC_IO0 对应 EDT-DE。
-
ENC_IO1 对应 EDT-DIO。
-
ENC_IO2 对应 EDT-CLK。
ENDAT_IF 位置数据
如ENDAT_IF 实时控制外设互联所示，ENDAT_IF 的解析所得的位置数据，可以传输到 HCL 以及 QOUT 模块，分别用于硬件电流环的电角度计算和 QOUT 的任意分频输出。