Edit online

ADC 采样率设置

3 Mar 2025
Read time: 1 minute(s)
ADC 将模拟信号转换为数字信号，其采样率决定了单位时间内的采样次数。采样率越高，对信号的细节捕捉能力越强，但也可能增加数据处理的难度和存储需求。ADC 采样率相关参数及描述如下所示：
表 1. ADC 采样率配置描述

参数

描述

备注

ADC_ACQ

采样保持时间

（ADC_ACQ+1）* T(ADC_ANACNT_DIVCLK)
  • 采样保持时间与 VCM_SET 的关系：

    • VCM_SET = 1 时，采样保持时间 > 500 ns

    • VCM_SET = 8 时，采样保持时间 > 250 ns
    • VCM_SET = 15 时，采样保持时间 > 125 ns
  • 通过控制 ADC 采样保持时间，可以设置 ADC 的转换时间。
  • ADC 的转换时间: 15 * T（ADC_CMP_CLK）+（ADC_ACQ+2）* T(ADC_ANACNT_DIVCLK)+2 * T（AHB_CLK）。

  • 举例：

    AHB = 240 MHz

    ADC_ACQ=34

    CLK_HIGH_CYCLE=3

    CLK_LOW_CYCLE=1

    ADC_ANACNT_DIVC=2

    ADC 的转换时间为 0.83 us，最大转化率为1.2 MSPS。

ADC_ACQ_1

采样保持时间

（ADC_ACQ+1）* T(ADC_ANACNT_DIVCLK)

ADC_ACQ_2

采样保持时间

（ADC_ACQ+1）* T(ADC_ANACNT_DIVCLK)

ADC_ACQ_3

采样保持时间

（ADC_ACQ+1）* T(ADC_ANACNT_DIVCLK)

ADC_CMP_CLK

 ADC 比较时钟：

F(ADC_CMP_CLK) = AHB / (CLK_LOW_CYCLE + CLK_HIGH_CYCLE + 2)

建议设置为 40 MHz（即 AHB=240 MHz,CLK_HIGH_CYCLE=3，CLK_LOW_CYCLE=1）。

ADC_ANACNT_DIVCLK

 ADC 模拟计数分频时钟：

F（ADC_ANACNT_DIVCLK）= AHB_CLK / (ADC_ANACNT_DIVCLK+1)

建议设置为 80 MHz（即 AHB = 240 MHz, ADC_ANACNT_DIVCLK=2）。