通用接口
ETHERNET
- RMII 内部参考时钟(外部
PHY_TXC
为
Input
情况)
- MAC_REFCLK 时钟不使能,内部选通 PLL_EMAC_50M 作为 RMII 50 MHz 参考时钟源
- MAC_TXC 输出时钟,提供给外部 PHY 使用
- MAC_TXC 输出时钟接外部 PHY_TXC Input
- RMII 外部参考时钟(外部
PHY_TXC
为
Output
情况或晶振提供
50
MHz)
- MAC_REFCLK 时钟使能,并且选通作为 RMII 50 MHz 参考时钟源
- MAC_TXC 不使能,无需提供外部 PHY 时钟信号
- MAC_REFCLK 输入时钟接外部 PHY_TXC Output
注:- 使用 PHY_TXC 提供参考时钟时,MAC_TXC 可不使用,对应引脚可用于其他功能。
- 使用 MAC_TXC 提供参考时钟时,MAC_REFCLK 可不使用,对应引脚可用于其他功能。
引脚 | MAC 端信号 | RMII 接口 | 类型 | 描述 | PHY 端信号 |
---|---|---|---|---|---|
PE0 | EMAC_RXD1 | RMII_RXD1 | I | 数据接收信号线 1 | PHY_RXD1 |
PE1 | EMAC_RXD0 | RMII_RXD0 | I | 数据接收信号线 0 | PHY_RXD0 |
PE2 | EMAC_CRS_DV | RMII_CRS_DV | I | 数据接收有效 | PHY_CRS_DV |
PE3 | EMAC_REFCLK | RMII_REF_CLK | I | 参考时钟 | PHY_TXC(50M 参考时钟 Output) |
PE4 | EMAC_TXD1 | RMII_TXD1 | O | 数据发送信号线 1 | PHY_TXD1 |
PE5 | EMAC_TXD0 | RMII_TXD0 | O | 数据发送信号线 0 | PHY_TXD0 |
PE6 | EMAC_TXC | RMII_TXC | O | 数据发送时钟 | PHY_TXC(Input) |
PE7 | EMAC_TXEN | RMII_TXEN | O | 数据发送使能 | PHY_TXEN |
PE8 | EMAC_MDC | RMII_MDC | I/O | 串行管理接口时钟 | PHY_MDC |
PE9 | EMAC_MDIO | RMII_MDIO | I/O | 串行管理接口数据 | PHY_MDIO |
PE10 | CLK_OUT | XTAL_OUT | O | 25MHz 时钟 | PHY_XTAL2 |
引脚 | MAC 端信号 | RGMII 接口 | 类型 | 描述 | PHY 端信号 |
---|---|---|---|---|---|
PE0 | GMAC_RXD1 | RGMII_RXD1 | I | 数据接收信号线 1 | PHY_RXD1 |
PE1 | GMAC_RXD0 | RGMII_RXD0 | I | 数据接收信号线 0 | PHY_RXD0 |
PE2 | GMAC_RXCTL | RGMII_RXCTL | I | 数据接收有效 | PHY_RXCTL |
PE3 | GMAC_CLKIN | RGMII_CLKOUT | I | 参考时钟 | PHY_CLKOUT(125 MHz 参考时钟 Output) |
PE4 | GMAC_TXD1 | RGMII_TXD1 | O | 数据发送信号线 1 | PHY_TXD1 |
PE5 | GMAC_TXD0 | RGMII_TXD0 | O | 数据发送信号线 0 | PHY_TXD0 |
PE6 | GMAC_TXCK | RGMII_TXCK | O | 数据发送时钟 | PHY_TXC |
PE7 | GMAC_TXCTL | RGMII_TXCTL | O | 数据发送使能 | PHY_TXCTL |
PE8 | GMAC_MDC | RGMII_MDC | I/O | 串行管理接口时钟 | PHY_MDC |
PE9 | GMAC_MDIO | RGMII_MDIO | I/O | 串行管理接口数据 | PHY_MDIO |
PE10 | CLK_OUT | XTAL_OUT | O | 25MHz 时钟 | PHY_XTAL_OUT |
PE11 | GMAC_RXD3 | RGMII_RXD3 | I | 数据接收信号线 3 | PHY_RXD3 |
PE12 | GMAC_RXD2 | RGMII_RXD2 | I | 数据接收信号线 2 | PHY_RXD2 |
PE13 | GMAC_RXCK | RGMII_RXCK | I | 数据接收时钟 | PHY_RXC |
PE14 | GMAC_TXD3 | RGMII_TXD3 | O | 数据发送信号线 3 | PHY_TXD3 |
PE15 | GMAC_TXD2 | RGMII_TXD2 | O | 数据发送信号线 2 | PHY_TXD2 |
-
防护设计
-
可用 TVS 阵列来保护 TXP、TXN、RXP 和 RXN 信号。
-
可用铁氧体磁珠和隔离变压器来分别隔离电源和信号线上的高频噪声。
-
可用 RC 或铁氧体磁珠隔离网络接口屏蔽层和信号地,以提高 ESD 性能。
-
SPI
-
支持 Master ,不支持 Slave 。
-
SPI0/1 支持 QSPI 单/双/四线模式。
-
SPI2 和 3 支持 SPI 单线模式。
-
SPI_CS、SPI_WP、SPI_HOLD 必需保留上拉电阻。
UART
UART 兼容工业 16550 标准,支持常用波特率,最大波特率支持 5 Mbps。
-
支持 UART 两线(TX、RX),通常应用于 TTL、RS485、RS232、DEBUG 打印。
-
支持 UART 三线(TX、RX、RTS),通常应用于 RS485,RTS 可用于 485 硬件流控。
-
支持 UART 四线自动流控(TX、RX、RTS、CTS),通常应用于 RS232、蓝牙通信。
- SDK 默认使用 PA0/ PA1 的 UART0 当调试打印串口,可更换任意 UART 当调试串口。
- SDK 默认使用 PA0(UART0_TX)当 BOOT 检测引脚,仅在上电或复位瞬间检测识别,不影响其它功能使用,可更换任意上电或复位瞬间电平固定的 IO 为 BOOT 引脚。
RS485 支持硬件自动控制收发方向,也支持软件控制收发方向
-
在 IO 资源紧张时,建议采用 AIC 特有的两线接法,通过 UART_TX 引脚进行半双工收发,UART_RX 引脚进行硬件自动流控。
-
需要做光耦隔离时,可采用常规三线接法,使用 UART_RTS 引脚进行硬件自动流控。
-
使用两线接法时,TX 引脚既当发送又当接收。RX 引脚用于自动控制收发方向。
-
使用三线接法时,建议使用 UART_RTS 接 485-DIR,方便使用硬件自动控制收发功能。
I2C
I2C 速率最大支持 400 Kbps,支持 master 和 slave 模式。
CAN
-
支持 CAN2.0A 和 CAN2.0B 协议,可编程通信速率最高 1 Mbps。
-
外围电路需接收发器,才能组成 CAN 总线网络。
CIR
支持市面常见红外协议,如 NEC、RC5、RC6、RC-MM、Sony、Sanyo、JVC 等。
USB
USB0 支持 Device ,可用于烧录程序。USB0和 USB1 都 支持 Host,可用于 U 盘、摄像头、4G 模组、WIFI、HUB 设备等扩展。
-
USB 插座 ID 脚用于检测外部设备类型。当 ID 脚为低则工作在 Host 模式,当 ID 脚为高则工作在 Device 模式。
-
USB ID 信号建议串联电阻,避免插入设备时产生信号下冲,同时提升 GPIO 口 ESD 性能。
-
USB DP、DM 信号为高速差分信号线,差分走线阻抗控制 90 Ω,TVS 管寄生电容建议小于 1pF。
-
USB 插座 VBUS 建议不要与板卡 5 V 直连,中间串入二极管,避免 VCC_5V 和 VBUS 同时供电时影响。
-
USB 电源建议增加限流开关,避免插入 HOST 设备瞬态电流过大。
- 优先使用 USB0 进行烧录,且开启 adb 功能后可在 AiBurn 烧录工具识别板卡并可强制升级烧录。
-
USB_ID 可连接到任意 GPIO,可用于检测设备类型切换 Device 或 Host。
-
可通过软件指令动态切换 Device 或 Host。
-
防护设计
-
可用 TVS 阵列来保护 VBUS、D+、D- 和 ID 信号。
-
可在 USB 差分信号上串联共模扼流圈,改善 EMI 性能。
-
可在 VBUS、GND 上串联铁氧体磁珠,隔离高频噪声。
-
可用 RC 电路或铁氧体磁珠隔离 USB 外壳和信号地,提高 ESD 性能。
-
SDIO
-
SDIO 接口只支持 3.3 V IO 电平,接口顺序关系需注意。
-
SDIO 接口按等长约束走线,CLOCK 尽量包地处理。
-
天线端增加 TVS 管,防止 ESD 静电打坏模块。
-
所有电源滤波电容尽量靠近芯片电源输入脚放置。