时钟和电源
POWER
- 芯片需提供 VDD11_SYS（芯片 CORE 电源：典型 1.2 V/ CPU 600 Mhz，1.1 V/ CPU 504 Mhz，平均电流不大于 250 mA，选型按 500
mA 以上）。
图 1. 芯片 CORE 电源 VDD11_SYS 原理图 - 芯片需提供 VCC33_IO（芯片 IO 电源：典型 3.3V，平均电流不大于 100mA，选型按 500mA 以上）。
图 2. 芯片 IO 电源 VCC33_IO 原理图 - VDDQ_DDR（DRAM 电源：DDR2@1.8 V，DDR3@1.5 V，平均电流不大于 150 mA，选型按 500 mA 以上）。
图 3. 芯片 DRAM 电源 VCC_DRAM 原理图 
- 内置 LDO1X_OUT，可配置输出 1.8 V 或 1.5 V 电源，外部接 1uF 电容，若使用内置 LDO，存在转换效率和发热问题，Layout 需做好散热。
- LDO25_OUT、VCC30_ANA 供内部模块使用，外部接 1 uF 旁路电容即可。
注：
-
不推荐使用内置 LDO1x_OUT 给 DDR 供电，因为这种方式转换效率较低且发热严重 ，可用于低功耗外设电平转换电压。
-
三路 DCDC 电源方案，7 寸屏动态场景开发板，芯片表面温度约 50°C，芯片功耗约 530 mW，芯片休眠功耗约 20 mW 。
- 无上下电顺序要求，VCC33_IO 上电上升沿时间需大于 150 us 而小于 5 ms。
PLL
PLL 需外接 24MHz 晶振：
- D21x 外挂 24 MHz 晶振精度要求小于 ± 20 ppm，匹配电容根据晶体负载电容选择。
- PLL_XO 建议串联 0R 电阻，便于调试振荡幅度。
RTC
内置 RTC，典型工作电流约 3.3 uA 使用 RTC 功能需外接 32.768 KHz 晶振：
- 外部 32.768 KHz 晶振精度建议小于 ±10 ppm，匹配电容根据晶体负载电容选择。
- RTC_XI 和 RTC_XO 之间并接10M电阻。
- RTC_IO 为 OD 输出，使用时需要外挂上拉电阻，上拉电平不超过 5V，可用于 输出 RTC 唤醒信号或输出 32.768 KHz 时钟。
- RTC_VCOIN 需串接 10 KΩ 电阻，若不考虑掉电保持，RTC_VCOIN 可悬空，内部有二极管通路从 VCC33_IO 取电，不需要外部再接 3.3 V。
BOOT
如何进入烧录模式：
- 存储介质空片情况下，可直接进烧录模式，使用 USB 连接电脑 Aiburn 烧录工具能识别烧录。
- 存储介质空片或者有固件情况，SDC1 TF-CARD 能在上电或复位时使用 1 数据线或 4 数据线强制进行烧录 ，通常用于量产及升级。
- 存储介质有固件情况下，SDK 默认使用 PA0 当做 BOOT 检测引脚，上电或复位时 BOOT 下拉低电平进入烧录模式 。
如何修改 BOOT 引脚配置：
- 在 ddr_init.json 文件配置，路径 target/d211/xxx/ddr_init.json。
比如将 boot 引脚改为使用 PE12，改动说明如下：
upgmode_pin_cfg_reg :“0x187004b0” ，//PE12, 0x18700000+0x80+G*0x100+P*0x4
upgmode_pin_cfg_val : “0x10321”，//pinmux val, 默认不变
upgmode_pin_input_reg :“0x18700400” , //input val, 0x18700000+G*0x100
upgmode_pin_input_msk :“0x1000” , //bit mask，二进制第 12 位，转 16 进制即 0x1000
upgmode_pin_input_val :“0x0”， //bit val，0 为低电平检测，若是高电平，改为 0x1000 按位检测
upgmode_pin_pullup_dly :“500” ，//检测 delay，默认不变RESET
RESETN 引脚内置约 30 ㏀ 上拉电阻和去抖滤波，低电平复位，不使用可直接悬空，建议预留按键或跳线方便调试。
- 上电 VCC33-IO 高于 2.5V 后延迟 7ms 左右放开复位，下电 VCC33 低于 1.7V 彻底复位，RESET 下拉大于 2ms 后复位。
- 若想延迟放开复位，可外挂电容，最大建议不超过 4.7uF 。
- 可使用电压监控、外部看门狗、外部 IO 进行复位控制 。