Edit online

设计自查

3 Mar 2025
Read time: 2 minute(s)

1. POWER 设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

若产品对功耗敏感,建议采用外置 DCDC 供电。

-

-

2

采用内部 LDO 供电,layout 需要注意 GND 焊盘散热问题

-

-

3

使用 DCDC 给 VDD11_SYS 供电,FB 反馈点尽量从主控滤波电容端选取,防止电源走线过长有较大压降,导致系统工作不稳定

-

-

4

VDD11_SYS 默认使用 1.2V 供电,CPU 跑 600MHz, DDR3 跑 672MHz。

VDD11_SYS 若使用 1.1V 供电,CPU 降频到 504MHz,DDR3 降频到 600MHz。

-

-

2. 显示接口设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

若使用 RGB666 或 RGB565,FPC 接口数据低位需接 GND

-

-

2

RGB888/ RGB666/ RGB565 支持整组互换

-

-

3

只有 RGB888 支持高低位顺序互换,RGB 三组都要同时换

-

-

4

注意 MIPI DSI CKN/CKP(PD22/PD23) 必须接屏幕时钟,不能与信号线互换

-

-

3. Speaker 设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

DSPK 为数字逻辑信号,需要外接 RC (R = 100, C = 470 nF) 滤波转换成模拟信号,才能给到音频功放芯片

-

-

4. 以太网设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

若使用内部参考时钟,RMII_TXC 输出时钟接外部 PHY_TXC,外部 PHY_TXC 需配置为 Input

-

-

2

若使用外部参考时钟,RMII_REF_CLK 输入时钟接外部 PHY_TXC,外部 PHY_TXC 需配置为 Output

-

-

3

若使用 CLK_OUT 输出 25M 时钟供给外部 PHY 使用,CLK_OUT 接 PHY_XTAL2,PHY_XTAL1 需要接 GND

-

-

4

MDIO 信号要求接上拉电阻

-

-

5

偏置电阻必须焊接,阻值根据外部 PHY 确定,阻值通常为 2.49k 或 6.19k,选择 1% 精度

-

-

5. 串行通信接口设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

I2C 信号是 OD 输出,需外接上拉电阻,根据负载不同,对接 sensor 建议选择 2k,其余选择 4.7k。

-

-

2

I2C 同一路信号挂多个设备时,地址不能重复。

-

-

6. 特殊 GPIO 设计 Checklist

序号

事项

确认(PASS/NO PASS)

备注

1

如需进入升级模式,可在 UBOOT 或 bootloader 配置任意 IO 为下拉检测或上拉检测,默认使用 PA0 下拉检测,建议预留按键或跳线。

-

-

2

RTC_IO 为 OD 输出,使用时需要外挂上拉电阻,上拉电平不超过 5 V,可用于唤醒或输出 32K 时钟。

-

-