Edit online

接口时序

SPI 参考时序

符号 描述 最小值 最大值 单位
Input Timing
tCLCH Serial Clock Rise Time(Slew Rate) 0.2 - V/ns
tCHCL Serial Clock Fall Time(Slew Rate) 0.2 - V/ns
tCHSL CS# Not Active Hold Time 5 - ns
tSLCH CS# Active Setup Time 5 - ns
tCHSH CS# Active Hold Time 5 - ns
tSHCH CS# Not Active Setup Time 5 - ns
tSHSL CS# High Time (read/write) 20 - ns
tDVCH Data In Setup Time 2 - ns
tCHDX Data In Hold Time 2 - ns
Output Timing
tCLQV Clock Low To Output Valid 6.5 ns
tCLQX Output Hold Time 1 - ns
tCLH Serial Clock High Time 0.45*tck - ns
tCLL Serial Clock Low Time 0.45*tck - ns
tSHQZ Output Disable Time 6 ns


图 1. SPI 接口时序参考

SDIO 参考时序

符号 描述 测试条件 25 MHz 52 MHz 单位
最小值 最大值 最小值 最大值
t_WL clock low time 10 pF max. 10 - 7 - ns
t_WH clock high time 10 pF max. 10 - 7 - ns
t_W(clk) clock pulse width 10 pF max. 40 - 18 - ns
t_TLH clock rise time 10 pF max. - 10 - 3 ns
t_THL clock fall time 10 pF max. - 10 - 3 ns
Input CMD，DATn
t_ISU input set-up time 10 pF max. 5 - 6 - ns
t_IH input hold time 10 pF max. 5 - 2 - ns
Output CMD，DATn
t_ODLY output delay time during data transfer mode; 40 pF max. 0 14 - 14 ns
t_OH output hold time 　 2.5 - 2.5 - ns


图 2. SDIO 接口输入时序 (默认速度模式 - 25 MHz)


图 3. SDIO 接口输出时序 (默认速度模式 - 25 MHz)


图 4. SDIO 接口输入时序 (高速模式 - 50 MHz)


图 5. SDIO 接口输出时序 (高速模式 - 50 MHz)