Edit online

串行输入解码

3 Mar 2025
Read time: 2 minute(s)

SDFM 支持 4 种串行输入解析方式，可以根据外部连接器件，配置寄存器以适配对应器件的工作模式。

Mode0

Mode0 支持的串行输入信号时序如下，SDIN_CLK 的每个上升沿进行一次 SDIN_DAT 的数据读取，SDIN_CLK 的频率与 SDIN_DAT 的速率一致。



Mode0 的输入时序要求如下表所示：
  • SYSCLK 典型值设置为 240 MHz。
  • TSYSCLK 为 SYSCLK 的周期。
表 1. Mode0 的输入时序要求

参数

描述

MIN

TYP

MAX

UNIT

Tclk0

Mode0 的输入时钟频率

40

-

256 * TSYSCLK

ns

Tdut0

Mode0 的输入时钟的高占空比

10

-

Tclk0 - 10

ns

Tsu0

Mode0 的数据建立时间

5

-

-

ns

Thld0

Mode0 的数据保持时间

5

-

-

ns

Mode1

Mode1 支持的串行输入信号时序如下图所示
  • SDIN_CLK 的上升沿或下降沿均进行一次 SDIN_DAT 的数据读取。
  • SDIN_CLK 的频率是 SDIN_DAT 的速率的 1/2 倍。


Mode1 的输入时序要求如下表所示：

表 2. Mode1 的输入时序要求

参数

描述

MIN

TYP

MAX

UNIT

Tclk1

Mode1 的输入时钟频率

80

-

256 * TSYSCLK

ns

Tdut1

Mode1 的输入时钟的高占空比

10

-

Tclk0 - 10

ns

Tsu1

Mode1 的数据建立时间

5

-

-

ns

Thld1

Mode1 的数据保持时间

5

-

-

ns

Mode2

Mode2 支持的串行输入信号时序如下图所示：
  • 串行输入信号 SDIN_DAT 为曼彻斯特信号，无需 SDIN_CLK 输入。
  • SDFM 内部硬件自动恢复时钟。


Mode2 的输入时序要求如下表所示：

表 3. Mode2 的输入时序要求

参数

描述

MIN

TYP

MAX

UNIT

Tclk2

Mode2 的输入时钟频率

8*SYSCLK

-

20*SYSCLK

ns

Tdut2

Mode2 的输入时钟的高占空比

10

-

-

ns

Mode3

Mode3 支持的串行输入信号时序如下图所示：
  • SDIN_CLK 的每隔一个上升沿进行一次的 SDIN_DAT 的数据读取。
  • SDIN_CLK 的频率是 SDIN_DAT 的速率的 2 倍。


Mode3 的输入时序要求如下表所示：

表 4. Mode3 的输入时序要求

参数

描述

MIN

TYP

MAX

UNIT

Tclk3

Mode3 的输入时钟频率

40

-

256 * TSYSCLK

ns

Tdut3

Mode3 的输入时钟的高占空比

10

-

Tclk3 - 5

ns

Tsu3

Mode3 的数据建立时间

5

-

-

ns

Thld3

Mode3 的数据保持时间

5

-

-

ns