时钟输出

为了节省硬件的管脚资源，通过寄存器配置，SDFM0/1/2/3 可以选择外部的管脚输入或者内部的时钟分频模块，如SDFM 时钟信号所示：

• CLK_DIV 模块采用 SDFM 的系统时钟作为时钟信号源。
• 使能 CLK_DIV 模块后，CLK_DIV 的输出时钟信号除了提供给内部 SDFM 之外，同时也可以通过 SD_CLK0/1/2/3管脚提供给外部器件。