Edit online

寄存器描述

3 Mar 2025
Read time: 4 minute(s)

0x000 LVDS_CTL

默认值:0x00000000

LVDS 控制(LVDS Control)

位域

类型

默认值

描述

31:10

-

-

-

9:8

R/W

0x0

LVDS_MODE
LVDS 模式
  • 0x0: VESA-24 模式(又称 NS 模式)
  • 0x1: JEIDA -24 模式
  • 0x2: JEIDA-18 模式

7:2

-

-

-

1

R/W

0x0

LVDS_SYNC_MODE_EN
LVDS 同步前端信号模式
  • 0x0: 模式关闭
  • 0x1: 模式打开。

    模式打开可防止前端给到半帧数据时打开 LVDS 模块,出现显示异常。

    功能原理: 前端存在一个帧同步信号,若 LVDS 模块在非同步脉冲位置启动时,则在下一个帧同步脉冲到来时开始传送数据

0

R/W

0x0

LVDS_EN
LVDS 模块使能控制
  • 0x0: 模块关闭
  • 0x1: 模块打开

0x010 LVDS_CK_CFG

默认值:0x00000063

LVDS 时钟配置(LVDS Clock Configuration)

位域

类型

默认值

描述

31:7

-

-

-

6:0

R/W

0x63

CLK_WAVE

时钟波形寄存器协议规定采用 7b'1100011

0x020 LVDS_SWAP

默认值:0x00043210

LVDS 通道交换(LVDS Swap)

位域

类型

默认值

描述

31:19

-

-

-

18:16

R/W

0x4

LVDS_D3_SEL
LVDS_D3 通道输出选择
  • 0x0: LVDS_D0
  • 0x1: LVDS_D1
  • 0x2: LVDS_D2
  • 0x3: LVDS_CK
  • 0x4: LVDS_D3

主要用于解决产品应用电路中输入输出 LVDS 信号交叉,可通过软件控制切换通道避免 layout 绕线。

15

-

-

-

14:12

R/W

0x3

LVDS_CK_SEL
LVDS_CK 通道输出选择
  • 0x0: LVDS_D0
  • 0x1: LVDS_D1
  • 0x2: LVDS_D2
  • 0x3: LVDS_CK
  • 0x4: LVDS_D3

11

-

-

-

10:8

R/W

0x2

LVDS_D2_SEL
LVDS_D2 通道输出选择
  • 0x0: LVDS_D0
  • 0x1: LVDS_D1
  • 0x2: LVDS_D2
  • 0x3: LVDS_CK
  • 0x4: LVDS_D3

7

-

-

-

6:4

R/W

0x1

LVDS_D1_SEL
LVDS_D1 通道输出选择
  • 0x0: LVDS_D0
  • 0x1: LVDS_D1
  • 0x2: LVDS_D2
  • 0x3: LVDS_CK
  • 0x4: LVDS_D3

3

-

-

-

2:0

R/W

0x0

LVDS_D0_SEL
LVDS_D0 通道输出选择
  • 0x0: LVDS_D0
  • 0x1: LVDS_D1
  • 0x2: LVDS_D2
  • 0x3: LVDS_CK
  • 0x4: LVDS_D3

0x028 LVDS_POL_CTL

默认值:0x00000000

LVDS 通道 0 极性控制(LVDS 0 Polarity Control)

位域

类型

默认值

描述

31:5

-

-

-

4

R/W

0x0

LVDS_D3_POL
LVDS_D3 信号极性反相控制
  • 0x0: 极性默认状态
  • 0x1: 极性反相状态
当极性反相时,差分对信号正负极性互换。主要用于解决产品应用电路中输入输出 LVDS 正负信号接线交叉,可通过软件控制切换模式避免 layout 绕线
注: 此信号对应 SEL 通道。若更换,则同时更换,例如 SEL 选择输出 D0,则此位控制 D0 相位

3

R/W

0x0

LVDS_CK_POL
LVDS_CK 信号极性反相控制
  • 0x0: 极性默认状态
  • 0x1: 极性反相状态
注: 此信号对应 LVDS_CK_SEL 通道。

2

R/W

0x0

LVDS_D2_POL
  • 0x0: 极性默认状态
  • 0x1: 极性反相状态
注: 此信号对应 LVDS_D2_SEL 通道。

1

R/W

0x0

LVDS_D1_POL
LVDS_D1 信号极性反相控制
  • 0x0: 极性默认状态
  • 0x1: 极性反相状态
注: 此信号对应 SEL 通道。

0

R/W

0x0

LVDS_D0_POL
LVDS_D0 信号极性反相控制
  • 0x0: 极性默认状态
  • 0x1: 极性反相状态
注: 此信号对应 SEL 通道。

0x030 LVDS_PHY_CTL

默认值:0x0000003A

LVDS 通道 0 物理层控制(LVDS 0 Physical Layer Control)

位域

类型

默认值

描述

31:10

-

-

-

9

R/W

0x0

LVDS LDO 参考电压调节(reg_pwslv)

8

R/W

0x0

LVDS Mbias 参考电压调节(reg_pwsmb)

7

R/W

0x0

LVDS 参考电压/电流使能控制(en_mb)
  • 0x0: 参考电压/电流禁止
  • 0x1: 参考电压/电流使能

6

R/W

0x0

LVDS LDO
使能控制(en_ldo)
  • 0x0: 1.1V LDO 禁止
  • 0x1: 1.1V LDO 使能

5:4

R/W

0x3

LVDS 共模电压选择(reg_v<1:0>)
  • 0x0: 1.10V
  • 0x1: 1.19V
  • 0x2: 1.30V
  • 0x3: 1.43V

3:2

R/W

0x2

LVDS
输出波形斜率调节控制(reg_pd<1:0>)
  • 0x0: 0.8 mA
  • 0x1: 1.0 mA
  • 0x2: 1.2 mA
  • 0x3: 1.4 mA

通常使用默认值

1:0

R/W

0x2

LVDS
差模电压调节选择(reg_c<1:0>)
  • 0x0: 250mV
  • 0x1: 300mV
  • 0x2: 350mV
  • 0x3: 400mV

0x0FC VERSION

默认值:0x00000101

版本号(Version)

位域

类型

默认值

描述

31:0

RO

0x00000101 Version

模块版本号,采用 BCD 码显示,V1.1