功能描述

3 Mar 2025

Read time: 5 minute(s)

特性支持

特性支持列示了 EtherCAT 控制器提供的典型功能。关于详细内容，可参考 ETG.1000 EtherCAT Specification 和倍福提供的 EtherCAT Slace Controller IP Core (v2.04)。

表 1. 特性支持
特性	功能	支持
EtherCAT Protocol	EtherType of 0x88A4 Encapsulated in IP/UDP VLAN Tag Working counter Addressing mode Command type	Y Y Y Y Y Y
Frame Processing	Loop control and state Shadow buffer Circulating frames	Y Y Y
Physical Layer	Standard link detection Enhanced link detection FIFO Size reduction Frame error detection	Y Y Y Y
Ethernet Physical Layer	MII RMII EBUS MII management Back-toBack MII connection PHY address offset Manual TX clock shift Automatic TX clock shift	Y Y N Y Y Y Y Y
FMMU	Address mapping between logical and physical	Y
SyncManager	Buffer mode Maibox mode Interrupt and watchdog trigger generation Repeating maibox communication Deactivation by PDI	Y Y Y Y Y
Distributed Clocks	Clock synchronization SyncSignals LatchSignals Synchronous interrupts Sytem time PDI control FreeRUN Synchronous ro output evnet Synchronous ro SYNC signal	Y Y Y Y N Y Y Y
EtherCAT State Machine	State and control State and control Device emulation	Y N
SII EEPROM	EEPROM interface EEPROM emulation	Y N
Interrupts	AL event ECAT event	Y Y
Watchdogs	Process data watchdog PDI watchdog	Y Y
Error Counters	Frame error detection and counters Errors and forwarded errors counters	Y Y
LED Signals	RUN LED ERR LED STATE LED LINKACT LED Port Error LED	Y Y Y Y N
Process Data Interface	On-chip bus Digital I/O SPI slave General purpose I/O	Y N N N
Others	Write Protection ESC reset by master or PDI	Y Y

集成特性

除了标准的 EtherCAT 功能特性外，以下列示了 EtherCAT 与 MCU 集成相关的特性：

EtherCAT 复位信号可以产生中断或者直接复位芯片。
支持 DMA 访问，支持 SYNC 触发 DMA。
支持内部互联，支持 SYNC 与 PWM 同步或者触发捕获，支持 LATCH0 和 LATCH1 捕获 PWM 信号。
支持 SYNC 和 LATCH 信号映射到 GPIO。
支持 EtherCAT 内部总线。
支持 AHB 直接访问 EtherCAT 内部 PDRAM。
支持 MII/ RMII 切换。

时钟

EtherCAT 中使用以下类型的工作时钟：

25 MHz 时钟
外部使用的 PHY 工作时钟必须与 EtherCAT 25M 时钟同源，以确保整个系统的时钟同步和稳定运行。
100 MHz 时钟
在 RMII 模式下，会接入 50 MHz 时钟

EtherCAT 工作时钟由 CMU 模块 0xC00 CLK_ESC 寄存器使能，PHY 工作时钟由 SYSCFG0[23]配置并通过 GPIO 输出。关于模块时钟结构，可查看CMU 原理框图。

复位信号

EtherCAT 复位信号具有以下功能特点：

可以关联到系统复位或者中断触发。

当 ESC 复位信号关联到系统复位时，会触发整个芯片系统的复位。当 ESC 复位信号关联到系统中断时，在复位发生时，会生成一个中断信号，通知软件进行处理。
所有 ESC 复位可选拉低 PHY RESETN 信号。

通过 SYSCFG 配置，可选择是否在 ESC 复位时拉低 PHY RESETN 信号。PHY RESETN 是物理层设备的复位引脚，用于复位 PHY（物理层收发器）。

除了通过配置寄存器来控制外，还可以直接强制拉低 PHY RESETN 信号以复位 PHY。这种方法通常用于需要立即复位 PHY 的情况，例如在检测到严重的通信错误或链路故障时。

复位信号结构如下图：

提示：在 ESC 复位完成后才允许松开 PHY 复位。

物理层接口

EtherCAT 最多支持三个 MII/ RMII 接口和一路串行管理接口。通过配置 SYSCFG0[26:24] 可以切换 MII/ RMII 接口。串行管理接口的通信速度为 2.5 MHz。

通过配置 SYSCFG1[13:0] 可开启自动及手动 TXD 相位调节，自动模式下需引入 PHY 的 TXCK 到 ESC。

EEPROM

EtherCAT 需要一个非易失存储保存从站描述文件 (EtherCAT SubordinateDevice Information，ESI)，存储空间大小可以通过 SYSCFG0[7] 进行配置，配置范围为 1K 到 4Mbit 之间。通过 SYSCFG0[30] 配置，可以使用外挂 EEPROM 或使用模拟 EEPROM 模式。在模拟 EEPROM 模式下，可将 ESI 文件存储到任何非易失存储内，此模式需要 CPU 参与。

LED 状态

EtherCAT 提供 RUN、ERR、STATE 及所有 PORT 对应的 ACTx 信号，通过 LED 状态可以直观的判断 ESC 工作状态，详情如下表。

提示：相较于 PHY 上的 LED，ACT 信号可更准确的反映活动状态。

表 2. LED 状态
LED	功能说明
RUN	OFF，INIT 状态慢闪，PREOP 状态单闪，SAFOP 状态快闪，BOOT 状态或者载入 EEPROM ON，OP 状态
ERR	OFF，无 ERR 慢闪，硬件无效 ERR 快闪，载入 EEPROM ERR 单闪，AL 状态 ERR 双闪，Process Data 看门狗超时 ON，PDI 看门狗超时
STATE_RUN	可与 ERR 配合驱动两色 LED
ACTx	OFF，没有 LINK 上闪烁，LINK 及 ACT ON，LINK 且没有 ACT

LINK 状态检测

EtherCAT 可以通过下列不同的途径快速检测 LINK 状态：

PHY 提供的 LINK UP 信号（LED 状态）
RGMII in-band 信号
串行管理接口（SMI）
增强 LINK 检测（RX_ERR 信号）

大部分 PHY 都通过 PHY 上的 LED 信号提供 LINK UP 状态，但其响应速度可能无法满足 ESC 的要求。最终的 LINK 状态判决与端口的开关控制流程如下图所示：

SYNC 和 LATCH 信号

ESC 支持 64 位的分布时钟，基于该时钟可以产生两路 SYNC 信号输出及两路 LATCH 信号时间捕获。

SYNC 单元可用于产生中断、输出更新和输入捕获，并能通过 GPIO 输出给外部使用。
LATCH 单元可以分布捕获上升沿、下降沿。