存储
18 Nov 2024
Read time: 2 minute(s)
PSRAM
芯片型号不同内部 Sip 32 Mb/ 64 Mb/ 128 Mb PSRAM，最高频率 200 MHz DDR。
- LDO18 为芯片内部 1.8 V LDO 输出，可配置电压为 PSRAM 供电。
- PSRAM 功耗不超过 1.8 V/ 50 mA。
注：
- 若使用 LDO18 为 PSRAM 供电，会存在转换效率和发热问题，需注意 GND 焊盘加强散热，散热铜皮完整。
- 若产品方案对发热和功耗敏感，建议 PSRAM 采用外置 DCDC 供电。
FLASH
SPI0/ 1/ 2 为 QSPI 控制器，最大支持四线数据传输，用于 Flash 类型设备的快速读写访问。
- 默认使用 SPI0 为 Flash 类型设备启动接口。
- QSPI 支持 NAND Flash / NOR Flash，支持单/ 双/ 四线模式。
- IO 最大速率 SDR 100 MHz，仅支持 3.3 V IO 电压，Flash 容量不限制。
注：
- SPI_CS、SPI_WP、SPI_HOLD 必需保留上拉电阻。
- QSPI 信号必需做等长约束，约束不大于 20 mil，否则跑四线模式容易出现速度跑不高的情况。
eMMC
使用 SDC0 接口，支持单线/ 四线模式，支持 eMMC 4.41 协议，支持 SDR25/ SDR50/ DDR50 模式。
- IO 最大速率 DDR 50 MHz，仅支持 3.3 V IO 电压。
- D0、CMD 和 RST 信号建议上拉到 VCC33_IO。
注：
- SDC0_D0~SDC0_D3、SDC0_CLK、SDC0_CMD 信号走线做等长约束，约束不大于 50 mil。
- CLK 信号不需上拉，最好在靠近主控端串联 22 欧电阻，若并联容值不超过 22 pF。
CARD
使用 SDC1 接口，支持单线/四线模式。
- IO 最大速率 DDR 50 MHz，仅支持 3.3 V IO 电压。
- CLK 信号不需上拉，最好在靠近主控端串联 22 欧电阻，若并联容值不超过 22 pF。
- D0、CMD 和 DET 信号建议上拉到 VCC33_IO。
- SD 接口信号线 TVS 管结电容 < 22 pF，否则影响信号传输质量。
- 建议保留 DET 信号线上的 1k 串联电阻，避免在插入 SD CARD 时产生信号下冲，同时提高 GPIO ESD 性能。
注：
- SDC1_D0~SDC1_D3、SDC1_CLK、SDC1_CMD 信号走线做等长约束，约束不大于 50 mil。
- CLK 信号不需上拉，最好在靠近主控端串联 22 欧电阻，若并联容值不超过 22 pF。
