Edit online

时钟和电源

21 Nov 2024
Read time: 1 minute(s)

POWER

表 1. 电源系统方案
方案 描述 优点 缺点
1 芯片 VCC33_IO（3.3 V/ 200 mA）、 VDD11_SYS（1.1 V/ 200 mA） 和 LDO18（1.8 V/ 200 mA）全都使用外部 DCDC 供电。 发热最小、功耗最小 成本最高
2 芯片 VCC33_IO（3.3 V/ 200 mA）和 VDD11_SYS（1.1 V/ 200 mA） 采用外部 DCDC 供电，LDO18 使用内置 LDO 供电。 DCDC 电源效率高功耗降低
3 芯片 VCC33_IO（3.3 V/ 300 mA）采用单 3.3 V 供电，VDD11_SYS 和 LDO18 使用内置 LDO 供电。 电路简洁、成本最低，优先推荐方案 LDO 电源效率低、功耗最高

vcc_io2

图 1. 芯片 VCC33_IO 单 3.3 V 电源供电原理图

  • 内置 LDO18，芯片复位时默认关闭，SDK 可配置输出 1.8 V 供 PSRAM 使用，LDO18 引脚外部接 10 uF + 0.1 uF 旁路电容即可。

  • 内置 LDO1x，芯片复位时默认开启，SDK 可配置输出 1.1 V 供 VDD11_SYS 使用，VDD11_SYS 引脚外挂 10 uF + 0.1 uF 旁路电容即可。

  • 内置 LDO25，默认开启，供内部模拟模块使用，LDO25 引脚外部接 1 uf 旁路电容即可。

上下电时序要求
  • 无上下电时序要求。
  • 内置 24M OSC，无需外挂晶振。
  • 复位信号内置约 30 KΩ上拉电阻和去抖滤波，不使用可直接悬空，若外挂电容建议不超过 4.7 uF。上电完成后，复位自动释放。

SYSTEM

表 2. 系统功能脚说明
信号名 信号说明 应用说明
UBOOT 升级模式配置 如需进入升级模式，可在 UBOOT 或 bootloader 配置任意 IO 为下拉检测或上拉检测，SDK 默认使用 PA0 下降沿检测，建议预留按键或跳线。
RESET 芯片复位脚 内部 RC 上拉，低电平复位，可悬空，建议预留按键或跳线。