寄存器描述

Receive Buffer Register，数据接收寄存器

串行输入端口接收到的数据，仅当线路状态寄存器 (LSR) 中的数据就绪位 (DR bit) 被设为 1 时，该寄存器中的数据才有效。

在 FIFO 模式中（FCR[0] 设为 1）读取该寄存器则访问接收 FIFO 的顶部（先进先出）。如果接收 FIFO 已满，并且在下一个数据到达之前没有读取该寄存器，FIFO 中已经存在的数据将被保留，但任何传入的数据都会丢失并发生溢出错误。

Transmit Holding Register，数据发送寄存器

串行输出端口发送的数据，仅当线路状态寄存器 (LSR) 中的 THRE 位 (LSR[5]) 被设为 1 时，数据才会写到该寄存器。

在 FIFO 模式中 （FCR[0] 设为 1）并且 THRE 为 1 时，数据可以在 FIFO 满之前写入该寄存器。当 FIFO 已满时，任何写入数据的尝试都会导致写入数据丢失。

Divisor Latch Low，低位除数寄存器

16 位 UART 波特率除数的低 8 位。仅当 DLAB 位 (LCR[7]) 为 1 并且 UART 空闲 (USR[0]) 时，该寄存器才能被访问。

输出波特率等于串行时钟频率除以波特率除数的 16 倍，如下：

Baudrate = SCLK / (CMU_divisor * 16 * UART_divisor)

Divisor Latch High，高位除数寄存器

16 位 UART 波特率除数的高 8 位。仅当 DLAB 位 (LCR[7]）为 1 并且 UART 空闲 (USR[0]) 时，该寄存器才能被访问。

输出波特率等于串行时钟频率除以波特率除数的 16 倍，如下：

Baudrate = SCLK / (CMU_divisor * 16 * UART_divisor)

发送移位寄存器为空中断使能，用于发送 FIFO 为空并且移位寄存器也为空的中断使能控制：

Enable Modem Status Interrupt，调制解调器状态中断使能

Enable Receive Line Status Interrupt，接收线路状态中断使能

Enable Transmit Holding Register Empty Interrupt，数据发送寄存器为空中断使能

Enable Receive Data Available Interrupt，接收数据可用中断使能

FIFOs Enable Flag，FIFOs 使能标志

RX Trigger，接收触发，用于在接收 FIFO 中选择接收数据可用中断的触发深度。

DMA Mode，DMA 模式

TX FIFO Reset，发送 FIFO 复位

复位发送 FIFO 的控制并且将 FIFO 清空。也可以清除 DMA 发送请求。此位不需要清除，为自动清除。

RX FIFO Reset，接收 FIFO 复位

复位接收 FIFO 的控制并且将 FIFO 清空。也可以清除 DMA 接收请求。此位不需要清除，为自动清除。

FIFOs Enable，FIFOs 使能

使能/未使能发送以及接收 FIFO。每当该位的值改变时，FIFO 的发送以及接收控制部分都会复位。

Divisor Latch Access Bit，除数存取位，用于使能除数寄存器（DLL 和 DLH）的读写，以设置 UART 的波特率。

Break Control Bit，中断信号控制位

产生一个中断条件传输到接收端。

若此位设 1，串行输出将强制为逻辑 0 状态。如果处于非回环模式中（取决于 MCR[4]），串行输出线强制为低电平，直到清除此位。

Even Parity Select，偶校验选择

仅当 UART 空闲时（USR[0] 为 0）此位才可写。当使能奇偶校验时（PEN 设为 1），用于选择奇性或者偶性校验。设置 LCR[5] 可反转 LCR[4]。

• 0：奇性校验
• 1：偶性校验
• 2 或 3：反转 LCR[4]， 在 RS485 模式中，是第 9 位地址位
• 3：第 9 位为 0，表明这是一个数据字节
• 2：第 9 位为 1，表明这是一个地址字节

Parity Enable，奇偶校验使能，用于使能和未使能发送接收串行字符中的奇偶校验生成与检测。

Number of Stop Bits，停止位数，用于选择外围设备发送和接收的每个字符的停止位数。

Data Length Select，数据长度选择，用于选择外围设备发送和接收的每个字符的数据位数。

Auto Flow Control Enable，自动流控制使能

在 UART 模式下运行 （MCR[7:6] 设为 0），tx 线上的数据保持为高，而串行数据输出在内部回环到 rx 线路，所有中断均正常。

Request To Send，发送请求，用于直接控制发送请求 (rts_n) 输出。

• 0：rts_n 信号无效状态（高电平）
• 1：rts_n 信号有效状态（低电平）

Transmitter Empty，发送器为空

Break Interrupt，Break 中断，用于指示在串行输入数据上检测到中断序列。

Framing Error，帧错误，用于指示接收器中出现帧错误。

当接收器在接收的数据中没有检测到有效的停止位时，就会发生帧错误。在 FIFO 模式中，由于帧错误与接收到的字符相关，因此当具有帧错误的字符位于 FIFO 顶部时，才会显示该错误。帧错误出现时，UART 会尝试重新同步。接收器重新同步是通过假设错误是由下一个字符的起始位引起的，然后继续接收另一个数据位，以及奇偶检验位和停止位。

需要注意的是，如果发生 BI，则此位也置 1。

Parity Error，奇偶校验错误

Data Ready，数据就绪

当非 FIFO 模式中读取 RBR 或者 FIFO 模式中 FIFO 为空时清除此位。

Line State Of Clear To Send，可发送状态

读取 MSR 清除此位。在回环模式中 (MSR[4]=1)，DCTS 反映 MCR[1] (RTS) 的变化。

暂存器，为用户提供临时存储空间，UART 中未定义用途。

Receive FIFO Full，接收 FIFO 为满

Receive FIFO Not Empty，接收 FIFO 非空

Transmit FIFO Empty，发送 FIFO 为空

Transmit FIFO Not Full，发送 FIFO 未满

Transmit FIFO Level，发送 FIFO 深度

用于指示发送 FIFO 中的数据数量

Receive FIFO Level，接收 FIFO 深度

用于指示接收 FIFO 中的数据数量

更新配置

繁忙状态更改配置使能

用户可在 UART 繁忙（USB[0] 为 1）时通过此位使能更改 LCR 配置以及波特率。

1：UART 繁忙时使能更改

停止发送

Driver Enable De-assertion Time，DE 无效时间 T2

串行数据 结束位到 DE 信号下降沿之间的时间间隔，以串行时钟周期为单位。

Driver Enable Assertion Time，DE 有效时间 T1

DE 信号上升沿到串行数据 起始位之间的时间间隔，以串行时钟周期为单位

AAD 地址匹配标志

在 AAD 模式中，当 UART 接收到地址字节且与 RS485_ADDR_MATCH 相同时，该位将置为 1。如果 RS485 中断使能，则将产生 RS485 中断。

写 1 清除该位并且复位 RS485 中断。

RS485 地址检测标志

此位为地址字节检测标志。当 UART 接收到地址字节时，此位将设为 1。如果 RS485 中断使能，则将产生 RS485 中断。

写 1 清除该位并且复位 RS485 中断。

地址之前接收

RS485 从机模式选择

地址匹配

在 AAD 模式下使用的匹配地址。

总线空闲时间

单位为 8*16*T_clk

发送延时

最后一个停止位与下一个开始位之间的延迟时间。单位为 16*T_clk。它用于控制数据发送中两个字节之间的间隔。