Edit online

像素时钟 (pixelclk) 与串行时钟 (sclk) 比例关系

28 Aug 2024
Read time: 2 minute(s)
1. pixelclk 与 sclk 的比例关系
模式 pixelclk : sclk 说明
PRGB 1:2 2 倍频作为时钟相位调节,pixel cycle 为 1:1
SRGB 1:6 2 倍频作为时钟相位调节,pixel cycle 为 1:3 (24bit 并行转换成 8bit 串行)
I8080_24BIT 1:10 10 倍频作为时钟相位调节,pixel cycle 为 1:1
I8080_18BIT 1:10 10 倍频作为时钟相位调节,pixel cycle 为 1:1
I8080_16BIT_1 1:15 10 倍频作为时钟相位调节,pixel cycle 为 2:3
I8080_16BIT_2 1:20 10 倍频作为时钟相位调节,pixel cycle 为 1:2
I8080_16BIT_3 1:10 10 倍频作为时钟相位调节,pixel cycle 为 1:1
I8080_9BIT 1:20 10 倍频作为时钟相位调节,pixel cycle 为 1:2
I8080_8BIT_1 1:30 10 倍频作为时钟相位调节,pixel cycle 为 1:3
I8080_8BIT_2 1:20 10 倍频作为时钟相位调节,pixel cycle 为 1:2
4 线 SPI rgb888 1:96 4 倍频作为时钟相位调节,pixel cycle 为 1:24 (24bit 并行转换成 1bit 串行)
4 线 SPI rgb565 1:64 4 倍频作为时钟相位调节,pixel cycle 为 1:16 (16bit 并行转换成 1bit 串行)
3 线 SPI rgb888 1:108 4 倍频作为时钟相位调节,pixel cycle 为 1:27 (24bit 并行转换成 1bit 串行,D/C 传输需要消耗 3cycle)
3 线 SPI rgb565 1:72 4 倍频作为时钟相位调节,pixel cycle 为 1:18 (16bit 并行转换成 1bit 串行,D/C 传输需要消耗 2cycle)
4SDA SPI rgb888 1:24 4 倍频作为时钟相位调节,pixel cycle 为 1:6 (24bit 并行转换成 4bit 串行)
4SDA SPI rgb565 1:16 4 倍频作为时钟相位调节,pixel cycle 为 1:4 (16bit 并行转换成 4bit 串行)