寄存器描述
0x000 PLL_INT0_GEN
默认值:0x88002600 |
PLL_INT0 通用 (PLL_INT0 General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x1 |
PLL_REG_GATE 锁相环寄存器使能
注: 为保证 PLL 正常输出,该寄存器不可配置为
0。 |
30:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
R |
0x0 |
PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其它操作,保证
PLL 正常使用。 |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 ÷ (P + 1) × (N + 1) ÷ (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x26 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x0 |
FACTOR_M 锁相环输出除频系数 FACTOR_M ≠0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0 |
FACTOR_P 锁相环输入除频系数 |
0x004 PLL_INT1_GEN
默认值:0x88003100 |
PLL_INT1 通用 (PLL_INT1 General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x1 |
PLL_REG_GATE 锁相环寄存器使能
注: 为保证 PLL 正常输出,该寄存器不可配置为
0。 |
30:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
R |
0x0 |
PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其它操作,保证 PLL 正常使用。 |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 ÷ (P + 1) × (N + 1) ÷ (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x31 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x0 |
FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0 |
FACTOR_P 锁相环输入除频系数 |
0x020 PLL_FRA0_GEN
默认值:0x88002000 |
PLL_FRA0 通用 (PLL_FRA0 General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x1 |
PLL_REG_GATE 锁相环寄存器使能
注: 为保证 PLL 正常输出,该寄存器不可配置为
0。 |
30:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
R |
0x0 |
PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其它操作,保证 PLL 正常使用。 |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 ÷ (P+1) × (N+1) ÷ (M+1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x20 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x0 |
FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0 |
FACTOR_P 锁相环输入除频系数 |
0x028 PLL_FRA2_GEN
默认值:0x88006201 |
PLL_FRA2 通用 (PLL_FRA2 General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x1 |
PLL_REG_GATE 锁相环寄存器使能
注: 为保证 PLL 正常输出,该寄存器不可配置为
0。 |
30:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
R |
0x0 |
PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其它操作,保证 PLL 正常使用。 |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 ÷ (P + 1) × (N + 1) ÷ (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x62 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x0 |
FACTOR_M 锁相环输出除频系数 FACTOR_M≠0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0x1 |
FACTOR_P 锁相环输入除频系数 |
0x040 PLL_INT0_CFG
默认值:0x240C4040 |
PLL_INT0 配置 (PLL_INT0 Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
- |
- |
- |
30:28 |
R/W |
0x2 |
PLL_LOCK_TIME |
27 |
- |
- |
- |
26:24 |
R/W |
0x4 |
PLL_IVCO |
23:22 |
- |
- |
- |
21:20 |
R/W |
0x0 |
PLL_VCO_SEL |
19 |
R/W |
0x1 |
PLL_VCO_RST |
18:16 |
R/W |
0x4 |
PLL_VCO_GAIN |
15 |
- |
- |
- |
14:8 |
R/W |
0x40 |
PLL_BINT bit9:LDO
偏置电流
bit8:偏置电流倍数
|
7 |
- |
- |
- |
6:0 |
R/W |
0x40 |
PLL_CINT PLL 初始振荡频率 |
0x044 PLL_INT1_CFG
默认值:0x240C4040 |
PLL_INT1 配置 (PLL_INT1 Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
- |
- |
- |
30:28 |
R/W |
0x2 |
PLL_LOCK_TIME |
27 |
- |
- |
- |
26:24 |
R/W |
0x4 |
PLL_IVCO |
23:22 |
- |
- |
- |
21:20 |
R/W |
0x0 |
PLL_VCO_SEL |
19 |
R/W |
0x1 |
PLL_VCO_RST |
18:16 |
R/W |
0x4 |
PLL_VCO_GAIN |
15 |
- |
- |
- |
14:8 |
R/W |
0x40 |
PLL_BINT bit9:LDO
偏置电流
bit8:偏置电流倍数
|
7 |
- |
- |
- |
6:0 |
R/W |
0x40 |
PLL_CINT PLL 初始振荡频率 |
0x060 PLL_FRA0_CFG
默认值:0x00000000 |
PLL_FRA0 配置 (PLL_FRA0 Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
DITHER_EN 小数分频使能
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
FRA_EN 小数分频使能
|
19:17 |
- |
- |
- |
16:0 |
R/W |
0x0 |
FRA_IN 小数分频使能 |
0x080 PLL_FRA0_SDM
默认值:0x00000000 |
PLL_FRA0 展频 (PLL_FRA0 Spread Spectrum) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x0 |
SDM_EN 展频使能
|
30:29 |
R/W |
0x0 |
SDM_MODE 展频模式
|
28:20 |
R/W |
0x0 |
SDM_STEP 展频步进 |
19 |
- |
- |
- |
18:17 |
R/W |
0x0 |
SDM_FREQ 展频频率
|
16:0 |
R/W |
0x0 |
SDM_BOT 展频底线 该位域越小表示幅度越大 |
0x0A0 PLL_COM
默认值:0x80000009 |
PLL 公共 (PLL Common) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x1 |
COMMON_GATE 整个电路使能 (包括 PLL/ LDO/ BIAS)
|
30:4 |
- |
- |
- |
3:1 |
R/W |
0x4 |
LDO_VSET LDO 电压设置
|
0 |
R/W |
0x1 |
LDO_EN LDO 使能
|
0x0A4 PLL_IN
默认值:0xE0004032 |
PLL 输入 (PLL Input) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:30 |
R/W |
0x3 |
XTAL_GM24M 晶体驱动调节值 越大表示驱动越强 |
29 |
R/W |
0x1 |
XTAL_START24M 晶体启动
该寄存器在晶体起振后可以关闭,节省功耗 |
28 |
R/W |
0x1 |
XTAL_ENXTAL 振荡使能
|
27:0 |
- |
- |
- |
0x0E0 CLK_OUT0
默认值:0x00000000 |
CLK0 输出 (CLK0 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:17 |
- |
- |
- |
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15 |
- |
- |
- |
14:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
0x0E4 CLK_OUT1
默认值:0x00000000 |
CLK1 输出 (CLK1 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:17 |
- |
- |
- |
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15 |
- |
- |
- |
14:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
7:0 |
R/W |
0x0 |
CLK_DIV_N 时钟输出除频因子 |
0x0E8 CLK_OUT2
默认值:0x00000000 |
CLK2 输出 (CLK2 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:17 |
- |
- |
- |
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15 |
- |
- |
- |
14:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
7:0 |
R/W |
0x0 |
CLK_DIV_N 时钟输出除频因子 |
0x0EC CLK_OUT3
默认值:0x00000000 |
CLK3 输出 (CLK3 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:17 |
- |
- |
- |
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15 |
- |
- |
- |
14:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
7:0 |
R/W |
0x0 |
CLK_DIV_N 时钟输出除频因子 |
0x100 CLK_AXI_AHB
默认值:0x00000000 |
AXI AHB 时钟 (AXI & AHB Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:9 |
- |
- |
- |
8 |
R/W |
0x0 |
BUS_CLK_SEL 总线时钟选择
除频系数为 DIV + 1,50% 占空比,支持动态调频。 |
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
BUS_CLK_DIV |
0x120 CLK_APB0
默认值:0x00000000 |
APB0 时钟 (APB0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:9 |
- |
- |
- |
8 |
R/W |
0x0 |
BUS_CLK_SEL 总线时钟选择
除频系数为 DIV + 1,50% 占空比,支持动态调频。 |
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
BUS_CLK_DIV |
0x200 CLK_CPU
默认值:0x00010000 |
CPU 时钟 (CPU Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:21 |
- |
- |
- |
20:16 |
R/W |
0x1 |
CPU_CLK_USELESS
CPU 时钟无用寄存器 该字段无实际意义,配置不产生任何效果 |
15:9 |
- |
- |
- |
8 |
R/W |
0x0 |
CPU_CLK_SEL CPU 时钟源选择
50% 占空比,支持动态调频。 |
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
CLK_DIV 输入时钟除频系数 |
0x20C CLK_WDOG
默认值:0x00000000 |
WDOG 时钟 (WDOG Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:29 |
- |
- |
- |
28 |
R/W |
0x0 |
CLK_WDOG_WR_DIS CLK_WDOG 寄存器写失效
|
27:14 |
- |
- |
- |
13 |
R/W |
0x0 |
WDOG_RSTN WDOG 复位控制
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
7:0 |
- |
- |
- |
0x240 CLK_PWMCS_SDFM
默认值:0x00000000 |
PWMCS SDFM 时钟 (PWMCS & SDFM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x410 CLK_DMA
默认值:0x00000000 |
DMA 时钟 (DMA Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:0 |
- |
- |
- |
0x418 CLK_CE
默认值:0x00000000 |
CE 时钟 (CE Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x41C CLK_USB_DEV
默认值:0x00000000 |
USB_DEV 时钟 (USB_DEV Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:0 |
- |
- |
- |
0x420 CLK_USB_HOST
默认值:0x00000000 |
USB_HOST 时钟 (USB_HOST Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:0 |
- |
- |
- |
0x430 CLK_USB_PHY
默认值:0x00000000 |
USB_PHY0 时钟 (USB_PHY Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x440 CLK_EMAC
默认值:0x00000000 |
EMAC 时钟 (EMAC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x460 CLK_QSPI0
默认值:0x00000000 |
QSPI0 时钟 (QSPI0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
6:4 |
- |
- |
- |
3:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV +1,50%占空比 |
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x464 CLK_QSPI1
默认值:0x00000000 |
QSPI1 时钟 (QSPI1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
- |
- |
- |
|
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV +1,50%占空比 |
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x468 CLK_QSPI2
默认值:0x00000000 |
QSPI2 时钟 (QSPI2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
- |
- |
- |
|
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV +1,50%占空比 |
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x46C CLK_QSPI3
默认值:0x00000000 |
QSPI3 时钟 (QSPI3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7 |
R/W |
0x1 |
CLK_SRC_SEL 时钟源选择
|
- |
- |
- |
|
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV +1,50%占空比 |
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x490 CLK_CORDIC
默认值:0x00000000 |
CORDIC 时钟 (CORDIC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:0 |
- |
- |
- |
0x494 CLK_HCL
默认值:0x00000000 |
HCL 时钟 (HCL Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:0 |
- |
- |
- |
0x4A0 CLK_PBUS
默认值:0x00000000 |
PBUS 时钟 (PBUS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:0 |
- |
- |
- |
0x800 CLK_SYSCFG
默认值:0x00000000 |
SYSCFG 时钟 (SYSCFG Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:0 |
- |
- |
- |
0x810 CLK_SPI_ENC
默认值:0x00000000 |
SPI_ENC 时钟 (SPI_ENC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x814 CLK_PWMCS
默认值:0x00000000 |
PWMCS 时钟 (PWMCS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x818 CLK_ADC
默认值:0x00000000 |
ADC 时钟 (ADC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN MOD_CLK_EN 总线时钟使能模块时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 |
- |
- |
- |
0x83C CLK_GPIO
默认值:0x00000000 |
GPIO 时钟 (GPIO Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能模块时钟使能
|
11:0 |
- |
- |
- |
0x840 CLK_UART0
默认值:0x00000000 |
UART0 时钟 (UART0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x844 CLK_UART1
默认值:0x00000000 |
UART1 时钟 (UART1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x848 CLK_UART2
默认值:0x00000000 |
UART2 时钟 (UART2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x84C CLK_UART3
默认值:0x00000000 |
UART3 时钟 (UART3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x850 CLK_UART4
默认值:0x00000000 |
UART4 时钟 (UART4 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x854 CLK_UART5
默认值:0x00000000 |
UART5 时钟 (UART5 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x858 CLK_UART6
默认值:0x00000000 |
UART7 时钟 (UART7 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x85C CLK_UART7
默认值:0x00000000 |
UART7 时钟 (UART7 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x870 CLK_TA_IF
默认值:0x00000000 |
TA 接口时钟 (TA Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x874 CLK_EDAT_IF
默认值:0x00000000 |
EDAT 接口时钟 (EDAT Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x878 CLK_BIS_IF
默认值:0x00000000 |
BIS 接口时钟 (BIS Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x87C CLK_SDFM
默认值:0x00000000 |
SDFM 时钟 (SDFM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x888 CLK_MIPI_DSI
默认值:0x00000000 |
MIPIDSI 时钟 (MIPI_DSI Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0x0 |
MOD_BUS_EN 总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x904 CLK_SID
默认值:0x00000100 |
SID 时钟 (SID Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0x1 |
MOD_CLK_EN 模块时钟使能
|
7:0 |
- |
- |
- |
0x90C CLK_GTC
默认值:0x00000000 |
GTC 时钟 (GTC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x960 CLK_I2C0
默认值:0x00000000 |
I2C0 时钟 (I2C0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x964 CLK_I2C1
默认值:0x00000000 |
I2C1 时钟 (I2C1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x968 CLK_I2C2
默认值:0x00000000 |
I2C2 时钟 (I2C2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x980 CLK_CAN0
默认值:0x00000000 |
CAN0 时钟 (CAN0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x984 CLK_CAN1
默认值:0x00000000 |
CAN1 时钟 (CAN1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x990 CLK_PWM
默认值:0x00000000 |
PWM 时钟 (PWM Clock) XPWM0 时钟 (XPWM0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0 |
MOD_CLK_EN 模块时钟使能
|
7:5 | - |
- |
- |
4:0 | R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x9A0 CLK_ADCIM
默认值:0x00000000 |
ADCIM 时钟 (ADCIM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN MOD_CLK_EN
总线时钟使能
|
11:9 |
- |
- |
- |
8 |
R/W |
0 |
MOD_CLK_EN 模块时钟使能
|
7:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x9A4 CLK_GPAI
默认值:0x00000000 |
GPAI 时钟 (GPAI Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x9AC CLK_THS
默认值:0x00000000 |
THS 时钟 (THS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0x9B0 CLK_CIR
默认值:0x00000000 |
CIR 时钟 (CIR Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
12 |
R/W |
0 |
MOD_BUS_EN
总线时钟使能
|
11:0 |
- |
- |
- |
0xFFC CMU_MOD_VER
默认值:0x00000103 |
CMU 模块版本 (CMU Module Version) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 GPT |
31:0 |
RO |
0x00000103 | VERSION 版本 V1.3 |