设计说明

Read time: 2 minute(s)

源码说明

CMU 相关 .c 和 .h 文件分别位于 luban-lite\bsp\artinchip\hal\cmu 和 luban-lite\bsp\artinchip\include\hal 目录。主要源文件说明如下：

CMU 驱动的逻辑相对简单，目前只在 HAL 层提供了 Clock 和 Reset 的 API 接口。RTOS 驱动和 Baremetal 驱动都可以直接使用。

注：相对时钟树来说，仅终端模块才有 Reset 控制的需求。在下列时钟树中，仅 fixed parent clock 同时拥有 Reset 功能。

CMU 驱动将时钟树中的时钟分为五种类型，每种类型的时钟具有不同的特性和功能：

Fixed rate clock：具有固定的输出频率，通常用于驱动一些不需要动态调整频率的外设。时钟频率固定，不能调节频率，不能打开或关闭。固定频率时钟包括 OSC24M、RC1M 和 OSC32K。
Fixed parent module clock：从另一个时钟信号派生出来的时钟，其输出频率与父时钟信号的频率相同。该类型时钟可以实现只有一个父时钟源的时钟驱动，主要用于各个外设模块的时钟驱动。该类型时钟可以改变时钟频率，打开或关闭时钟，获取父时钟源参数，但不能设置或改变父时钟源。
Multiple parent module clock：可以从多个父时钟源中选择其中一个作为其输入，并根据需要调整输出频率。该类型时钟可以实现有多个父时钟源的时钟驱动，主要用于各种总线时钟驱动，可以打开或关闭时钟，调节频率，获取或改变父时钟源。
Display module clock：实现了几个与显示模块相关的时钟驱动，除了自身的模块时钟外，显示模块还有一个像素时钟，相应的底层寄存器的设计也不同，所以显示相关的几个时钟重新设计了底层驱动。
PLL clock：实现了 CMU 的 PLL 时钟驱动。PLL 是一种能够产生高频时钟信号的电路。PLL 可以将一个低频率的参考时钟信号乘以一个整数倍的频率因子，从而得到一个高频率的时钟信号。

下列表格列出了各种时钟分类对应的时钟树：