SoC
3 Jun 2024
Read time: 8 minute(s)
D21x 是一款高性能的全高清显示和智能控制 SoC，采用国产自主 64 位高算力 RISC-V 内核，内置 16 位 DDR 控制器。D21x 提供丰富的互联外设接口， 配备了 2D 图像加速引擎和 H.264 解码引擎，可以满足各类交互设计场景和多媒体互动体验，具有高可靠性、高安全性、高开放度的设计标准，可以面向于泛工业领域应用。
处理器
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| CPU | 指令集 | RISC-V |
| CPU | 平头哥 C906 | |
| 典型频率 | 600MHz@1.2V | |
| 位宽 | 64 位 | |
| Icache | 32KB | |
| Dcache | 32KB | |
| 浮点单元 | 单精度，双精度 | |
| DDR | 地址空间 | 2GB |
| DDR2 | 64MB@504MHz | |
| DDR3 | 128MB@672MHz | |
| 展频 | 支持 | |
| 片内存储 | BROM | 32KB |
| SRAM | 96KB | |
| DMA | 通道数 | 8 |
| 配置方式 | 链表式 | |
| 状态呈现方式 | 寄存器 | |
| 位宽支持 | 8/16/32/64 位 | |
| 突发长度支持 | 1/4/8/16 | |
| 地址对齐 | 8Bytes 对齐 |
安全
-
CE: Crypto Enginee
-
SPI-ENC: SPI Encrypto
-
SID: Secure ID
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| CE | 算法 | AES,TDES,RSA,MD5,SHA1,TRNG |
| 专用安全 SRAM | 支持 | |
| 生成安全秘钥 | 支持 | |
| 多种秘钥输入 | 支持 | |
| 内部专用 DMA | 支持 | |
| 多路并行处理 | 支持 | |
| SPI-ENC | 算法 | A3S-128-CTR |
| 不同 SPI 控制器 | 配置连接 | |
| 密钥配置方式 | eFuse | |
| 明文和密文混合传输 | 支持 | |
| 总线传输带宽开销 | 不影响 | |
| SPI 全双工模式 | 不支持 | |
| SID | ID 标识 | 每颗芯片独立 ID |
| 量产校准参数 | 支持 | |
| 加密 KEY 存储 | 支持 | |
| 空间大小 | 4Kbit 容量，2Kbit 内容，双备份存储 |
启动
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| 启动顺序 | SD Card （SDMC1） | 1 |
| SPI NAND | 2 | |
| SPI NOR | 3 | |
| eMMC （SDMC0） | 4 | |
| 客制化 | 支持 | |
| 安全启动 | 固件签名校验 | RSA-2048 |
| 加密固件 | AES-128 | |
| 固件防回滚 | 支持 | |
| 刷机模式 | USB 刷机 | 支持 |
| SD 卡刷机 | 支持 |
时钟
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| CMU | PLL 数 | 5 |
| PLL_INT0 | CPU 单独使用 | |
| PLL_INT1 | 总线，内部模块，及低速接口模块 | |
| PLL_FRA0 | 存储接口模块，支持展频 | |
| PLL_FRA1 | 音频接口模块，支持小数分频 | |
| PLL_FRA2 | 屏输出模块使用，支持展频 |
电源
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| SYSCFG | 内置 LDO 数 | 3 |
| LDO30 | 3.0V x 100mA，系统复位启动、AUDIO ADC 供电 | |
| LDO25 | 2.5V x 50mA，DDR 模拟电路、EFUSE 供电 | |
| LDO1x | 1.8/1.5V x 500mA，DDR IO 供电 | |
| THS | 数目 | 2 路温度传感器 |
| 行为 | 高低温报警 |
存储
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| SDMC | SDMC0 | SD 卡 和 eMMC |
| SDMC1 | SD 卡 | |
| SDMC2 | SDIO | |
| 最大频率 | 50MHz | |
| 总线模式 | 1/4/8 线 | |
| eMMC 版本 | C5.0 | |
| SD 版本 | 3.01 | |
| SDIO | 3.0 | |
| eMMC HS-SDR 速度 | 100MB/s | |
| eMMC HS-DDR | 100MB/s | |
| 工作电压 | 3.3V | |
| DMA | 内部 DMA | |
| FIFO 深度 | 128 Byte | |
| FIFO 位宽 | 32bit | |
| QSPI | 总线模式 | 四种，mode0，mode1，mode2，mode3 |
| 线宽 | 3 线或 4 线 | |
| FIFO 深度 | 64 Byte | |
| 接口 | 标准接口，双路输出/双路接口，双路 I/O 接口，四路输出/四路输入接口 | |
| SPI NAND | 支持 | |
| SPI Nor | 支持 | |
| NAND | 不支持 | |
多媒体
-
DE: Display Engine
-
GE: Graphics Engine
-
VE: Video Engine
-
DVP: Digital Video Port
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| DE | UI 层 | 支持 4 个矩形窗口 |
| UI 图层格式 | ARGB8888 XRGB8888 RGB888 | |
| ARGB4444 ARGB1555 RGB565 | ||
| Video 层 | ARGB8888 XRGB8888 RGB888 ARGB4444 ARGB1555 RGB565 YUV420P | |
| NV12 NV21 YUV420_TILE_64x32 YUV420_TILE_128x16 YUV422P | ||
| NV16 NV61 YUYV YVYU UYVY VYUY YUV400 YUV422_TILE_64x32 | ||
| YUV 缩放 1/31.999x ~ 32x | ||
| 图像大小 | 2048x2048 | |
| 性能 | 1920x1080@60fps | |
| 滤波算法 | bilinear 和 6x4 taps 16 phases | |
| 误差扩散 Dither | 支持 | |
| GE | 图像大小 | 4096x4096 |
| 格式转换 | RGB 转 YUV，YUV 转 RGB | |
| Flip | 水平 Flip，垂直 Flip | |
| Rotate | 90/180/270 RGB 任意角度 | |
| 缩放 | 1/16x ~ 16x | |
| 色彩处理 | Alpha 混合， Color Key | |
| G2D 接口 | Fill Rectange， BitBlit， StretchBlit | |
| 误差扩散 Dither | 支持 | |
| VE | H264 | BP/MP/HP |
| 1920x1080@30fps 80Mbps | ||
| MJPEG | 8192x8192 YUV444 支持编码 | |
| PNG | 8192x8192 | |
| DVP | 录像 | 1920x1080@30fps |
| 拍照 | 500 万 | |
| 格式 | YUV422 BT.656 | |
| 特性 | 支持直通模式 支持针对图像的帧 | |
| Audio | AMIC | 1 路 |
| DMIC | 2 路 | |
| 特性 | 无 DAC 设计，采用 PWM 输出 | |
| 128 x 32 bits FIFO | ||
| 中断和 DMA 传输 | ||
| I2S | 采样精度 | 8bit ~ 32bit |
| 采样率 | 8KHz - 384KHz | |
| 特性 | 支持主/从模式 |
显示
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| LCD | PRGB | 24/18/16bit 模式 |
| 1920x1080@60fps | ||
| 200MHz pixelclk | ||
| SRGB | 8/6bit | |
| 480x320@60fps | ||
| I8080 | 24/18/16/9/8 bit 模式 | |
| 960x540@60fps | ||
| SPI | 3/4/2-sda 模式 | |
| 480x320@60fps | ||
| 特性 | 支持 8 位色深 | |
| RGB 三组 IO 可任意交换 | ||
| RGB 组内 IO 支持高低顺序切换 | ||
| 空白区域数据可配置 | ||
| LVDS | 接口 | Single Link 和 Dual Link |
| 分辨率 | 1920x1080@60fps | |
| 速率 | 240Mbps - 700Mbps | |
| 模式 | VESA 和 JEIDA | |
| 带宽 | 18bit 和 24bit | |
| 特性 | LVDS_0 和 LVDS_1 互换 | |
| LVDS_D0-LVDS_D3,LVDS_CK 信号互换 | ||
| LVDS 信号极性选择 | ||
| MIPI-DSI | 版本 | DSI V1.2, D-PHY V1.1 |
| 数据通道 | 1/2/3/4 对 | |
| 速率 | 1Gbps | |
| 分辨率 | 1920x1080@60fps | |
| 模式 | Video，Command，Brust | |
| 格式 | RGB888, RGB666, RGB565 |
计数器
-
GTC: General Timer Counter
-
WDOG: Watch Dog
-
RTC: Real Time
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| GTC | 周期 | 52bits，35 年 |
| WDOG | 特性说明 | 固定 32K 时钟源输入 |
| 内部 32 位计时器，计时单位为 1 个 32K 时钟周期 | ||
| 系统复位和中断信号两个信号输出 | ||
| RTC | 闹钟 | 1 路，可软件扩展多路 |
| 关机电流 | 3uA，5 年待机（150mAH/3uA/24/365） | |
| 晶振 | 外挂晶振，精度无忧 | |
| PWM | 数目 | 8 x PWM |
接口
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| GMAC | 总数 | 2 x GMAC |
| 工作模式 | 全双工半双工 | |
| 速率 | 1000/100/10Mbps | |
| 接口 | RGMII/RMII | |
| DMA | 内部 DMA | |
| 特性 | VLAN 哈希过滤 | |
| 接收校验和错误检测 | ||
| UART | 数目 | 8 x UART |
| 兼容性 | 工业标准 16550 | |
| FIFO | 256 x 8bit | |
| 最大速率 | 3Mbps | |
| RS485 | 9bit 模式， 硬件使能 | |
| TWI | 数目 | 4 x TWI |
| 速率 | 400Kb/s | |
| 寻址 | 7bit/10bit | |
| 模式 | master 和 slave 模式 | |
| CIR | 接收 FIFO | 64 x 8bits |
| 发送 FIFO | 128 Bytes | |
| 特性 | 全物理层接收 | |
| PBUS | 数目 | 2 x PBUS |
| 特性 | 访问配置寄存器和外部设备地址空间 | |
| 16bit 地址和数据总线复用 | ||
| 信号时序可灵活配置 | ||
| GPIO | 引脚 | 6 组引脚（PA//PB/PC/PD/PE/PF） |
| 特性 | 中断脉宽可配置，时间可配置为 10ns~9.83ms | |
| 可配置为关闭，通用功能和最多 6 个专用功能 | ||
| 可使能输出，可配置中断触发模式 | ||
| 驱动能力配置，8 个档位可选 | ||
| 上下拉单独配置 | ||
| USB | 数目 | 2 x USB |
| 协议标准 | USB 2.0 | |
| FIFO | 4K Byte | |
| DMA | 内部 DMA |
模拟
| 模块 | 项目 | 参数和信息 |
|---|---|---|
| ADCIM | 特性 | 16 通道可配 |
| 低优先级非实时采样，高优先级实时采样 | ||
| 支持采样命令 FIFO，不支持数据 FIFO | ||
| GPAI | 特性 | 支持 8 个模拟信号输入 |
| 支持单次采样与周期采样 | ||
| 高电平报警阈值与低电平报警阈值各一个 | ||
| RTP | 特性 | 仅支持 4 线 RTP， X+/X-/Y+/Y- |
| 最多 2 点触摸 | ||
| 压力感应 | ||
| 采样滤波，滤波参数可配 | ||
| 支持触摸检测中断 | ||
| 14*16 FIFO | ||
| PSADC | 特性 | 支持 16 个模拟信号输入 |
| 支持 PWM CVRA/CVRB 硬件触发采样 | ||
| 支持外部信号触发和软件触发采样 | ||
| 单次采样与周期采样两种采样模式 | ||
| 支持双队列模式，和单队列模式 | ||
| FIFO1 为 20*16bits，FIFO2 为 12*16bits |