寄存器描述
0x000 PLL_INT_GEN
默认值:0x08002710 |
PLL_INT 通用 (PLL_INT General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
- |
- |
- |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P + 1) × (N + 1) / (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x27 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x1 |
FACTOR_M 锁相环输出除频系数 FACTOR_M ≠0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0 |
FACTOR_P 锁相环输入除频系数 |
0x020 PLL_FRA_GEN
默认值:0x08003100 |
PLL_FRA 通用 (PLL_FRA General) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:29 |
- |
- |
- |
28:24 |
R/W |
0x8 |
PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
PLL_OUT_MUX 锁相环输出选择
该选择不受其它寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟 |
19 |
R/W |
0x0 |
FACTOR_M_EN 锁相环输出除频系数使能
|
18 |
R/W |
0x0 |
PLL_OUT_SYS 锁相环输出到系统使能
|
17 |
- |
- |
- |
16 |
R/W |
0x0 |
PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P+1) × (N+1) / (M+1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
15:8 |
R/W |
0x31 |
FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
7:6 |
- |
- |
- |
5:4 |
R/W |
0x0 |
FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
3:1 |
- |
- |
- |
0 |
R/W |
0 |
FACTOR_P 锁相环输入除频系数 |
0x040 PLL_INT_CFG
默认值:0x240C4010 |
PLL_INT 配置 (PLL_INT Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
- |
- |
- |
30:28 |
R/W |
0x2 |
PLL_LOCK_TIME |
27 |
- |
- |
- |
26:24 |
R/W |
0x4 |
PLL_IVCO |
23:22 |
- |
- |
- |
21:20 |
R/W |
0x0 |
PLL_VCO_SEL |
19 |
R/W |
0x1 |
PLL_VCO_RST |
18:16 |
R/W |
0x4 |
PLL_VCO_GAIN |
15 |
- |
- |
- |
14:8 |
R/W |
0x40 |
PLL_BINT |
7 |
- |
- |
- |
6:0 |
R/W |
0x10 |
PLL_CINT PLL 初始振荡频率 |
0x060 PLL_FRA_CFG
默认值:0x00000000 |
PLL_FRA 配置 (PLL_FRA Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
DITHER_EN 抖动使能
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
FRA_EN 小数分频使能
|
19:17 |
- |
- |
- |
16:0 |
R/W |
0x0 |
FRA_IN 小数分频系数 |
0x080 PLL_FRA_SDM
默认值:0x00000000 |
PLL_FRA 展频 (PLL_FRA Spread Spectrum) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31 |
R/W |
0x0 |
SDM_EN 展频使能
|
30:29 |
R/W |
0x0 |
SDM_MODE 展频模式
|
28:20 |
R/W |
0x0 |
SDM_STEP 展频步进 |
19 |
- |
- |
- |
18:17 |
R/W |
0x0 |
SDM_FREQ 展频频率
|
16:0 |
R/W |
0x0 |
SDM_BOT 展频底线 该位域越小表示幅度越大 |
0x0A0 PLL_COM
默认值:0x00000009 |
PLL 公共 (PLL Common) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:28 |
- |
- |
- |
27:24 |
R/W |
0x0 |
PLL_LDO_IBIAS_TUNING |
23:21 |
R/W |
0x0 |
PLL_BIAS_ATB_SELPLL BIAS 模拟测试选择 |
20 |
R/W |
0x0 |
PLL_FORCE_LOCK PLL 锁定输出使能 |
19:17 |
R/W |
0x0 |
PLL_ATBSEL PLL 测试信号选择 |
16 |
R/W |
0x0 |
PLL_ATB_EN PLL 模拟测试使能
|
3:1 |
R/W |
0x4 |
LDO_VSET LDO 电压设置
|
0 |
R/W |
0x1 |
LDO_EN LDO 使能
|
0x0A4 PLL_IN
默认值:0xF1004003 |
PLL 输入 (PLL Input) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:30 |
R/W |
0x3 |
XTAL_GM24M 晶体驱动调节值 越大表示驱动越强 |
29 |
R/W |
0x1 |
XTAL_START24M 晶体启动
该寄存器在晶体起振后可以关闭,节省功耗 |
28 |
R/W |
0x1 |
XTAL_EN 振荡使能
|
24 |
RO |
0x1 |
PLL_IN_TYPE PLL 输入时钟类型
|
23:20 |
- |
- |
- |
14:8 |
R/W |
0x40 |
OSC_OUT_TR24M 振荡器频率配置
每一档对应 187.5 KHz。 |
7 |
- |
- |
- |
6:4 |
- |
- |
- |
3:2 |
- |
- |
- |
1 |
R/W |
0x1 |
OSC24M_ENOSC24M 振荡使能
|
0 |
R/W |
0x1 |
PLL_IN_SEL(CLK_24) 时钟选择
注: 使用外挂晶振时,需先配置 XTAL _EN=1,延迟 1 ms,再配置
PLL_IN_SEL=0 |
0x0A8 PLL_OUT
默认值:0x00000002 |
PLL 输出 (PLL Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:7 |
- |
- |
- |
6:4 |
R/W |
0x0 |
ANA_PIN_DIV 模拟时钟驱动能力
|
3 |
- |
- |
- |
2 |
R/W |
0x0 |
ANA_CLK_DIV_EN 模拟时钟前级使能
|
1 |
R/W |
0x1 |
ANA_CLK_DIV_PRE ANA 时钟前级除频
|
0 |
R/W |
0x0 |
ANA_CLK_OUT_SEL ANA 输出时钟选择
|
0x0D0 OSC_XTAL_CNT_CTL
默认值:0x0000000C |
OSC 和 XTAL 计数控制(OSC XTAL Counter Control) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:5 |
- |
- |
- |
4 |
R/W |
0x0 |
COUNTER_MODE 计数器模式。测量模式,当启动 OSC 计数器时,两个计数器同时启动,并在 OSC 达到
CNT_THR 时同时停下。计数模式,两个计数器分别启动和停止,计数不受其它限制。
|
3 |
R/W1C |
0x1 |
XTAL_COUNTER_RST XTAL 计数复位
|
2 |
R/W1C |
0x1 |
OSC_COUNTER_RST OSC 计数复位
|
1 |
R/W |
0x0 |
XTAL_COUNTER_EN XTAL 计数使能
|
0 |
R/W |
0x0 |
OSC_COUNTER_EN OSC 计数使能
|
0x0D4 OSC_CNT
默认值:0x00000000 |
OSC 计数器(OSC Counter ) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
RO |
0x0 |
OSC_COUNTER_VALUE OSC 计数值 |
0x0D8 XTAL_CNT
默认值:0x00000000 |
XTAL 计数器(XTAL Counter ) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
RO |
0x0 |
XTAL_COUNTER_VALUE XTAL 计数值 |
0x0DC OSC_CNT_THR
默认值:0x00005DC0 |
计数器门限( Counter Threshold) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
W/R |
0x5DC0 |
COUNTER_THRESHOLD 计数值门限。计数器在测量模式时,当 OSC 计数值等于门限值则停止计数。 |
0x0E0 CLK_OUT0
默认值:0x00000000 |
CLK0 输出 (CLK0 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:18 |
- |
- |
- |
17 |
R/W |
0x0 |
PRE_CLK_EN 前级时钟使能
|
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15:14 |
- |
- |
- |
13:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
7:0 |
R/W |
0x0 |
CLK_DIV 时钟输出除频因子 |
0x0E4 CLK_OUT1
默认值:0x00000000 |
CLK1 输出 (CLK1 Output) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:18 |
- |
- |
- |
17 |
R/W |
0x0 |
PRE_CLK_EN 前级时钟使能
|
16 |
R/W |
0x0 |
CLK_OUT_EN 时钟输出使能
时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256,时钟输出为 50% 占空比。 |
15:14 |
- |
- |
- |
13:12 |
R/W |
0x0 |
CLK_SRC_SEL 时钟源选择
|
11:8 |
- |
- |
- |
7:0 |
R/W |
0x0 |
CLK_DIV 时钟输出除频因子 |
0x180 CLK_CPU0
默认值:0x00000000 |
CPU0 时钟 (CPU0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:14 |
- |
- |
- |
13 |
R/W |
0x0 |
CLK_SRC_SEL CPU 时钟源选择
50% 占空比,支持动态调频。 |
12 |
R/W |
0x0 |
CLK_SRC_SEL_PLL 选择 PLL 时钟作为时钟源
50% 占空比,支持动态调频。 |
11:4 |
- |
- |
- |
3:0 |
R/W |
0x0 |
CPU_CLK_DIV 输入时钟除频系数 0 |
0x184 RST_ENTRY_CPU0
默认值:0x30000000 |
CPU0 复位入口(CPU0 Reset Entry) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
R/W |
0x30000000 |
RST_ENTRY 复位入口地址 |
0x18C DBG_CPU0
默认值:0x00000000 |
CPU0 调试(CPU0 Debug) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:29 |
- |
- |
- |
28 |
RO |
0x0 |
DFS_DONE 动态调频完成 注: CPU_DFS_BYPASS
AHB_DFS_BYPASS AXI_DFS_BYPASS 任一位设为 0 时,启动 CPU_DFS 功能,如果发生
CPU 频率变更,完成频率变更后此位置 1。当下一次再有变更时,此位自动清零,直到完成变更后重新置
1 |
27 |
- |
- |
- |
26 |
R/W |
0x1 |
CPU_CLK_SEL_DFS_BYPASS 此位设 0 打开 AXI _DFS 功能 ,变更 BUS _CLK_SEL 会有一个握手机制 |
25 |
R/W |
0x1 |
CPU_CLK_SRC_DFS_BYPASS 此位设 0 打开 AXI _DFS 功能 ,变更 CLK _SRC_SEL 会有一个握手机制 |
24 |
R/W |
0x1 |
CPU_CLK_DIV_DFS_BYPASS 此位设 0 打开 AXI _DFS 功能 ,变更 BUS _CLK_DIV 会有一个握手机制 |
23:0 |
- |
- |
- |
0x190 CLK_CPU1
默认值:0x00000000 |
CPU1 时钟 (CPU1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
CPU_RSTN CPU 复位控制
|
23:17 |
- |
- |
- |
16 |
R/W |
0x0 |
CPU_CLK_EN CPU 时钟使能
|
15:0 |
- |
- |
- |
0x194 RST_ENTRY_CPU1
默认值:0x30060000 |
CPU1 复位入口(CPU1 Reset Entry) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
R/W |
0x30060000 |
RST_ENTRY 复位入口地址 |
0x1C0 CLK_PRE_DIV
默认值:0x00020004 |
预除频 (CLK_PRE_DIV) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:18 |
- |
- |
- |
17 |
R/W |
0x1 |
CLK_EN_PRE 前级时钟使能
|
16:4 |
- |
- |
- |
3:0 |
R/W |
0x4 |
MUX_DIMV MUX 除频系数 |
0x20C CLK_WDOG
默认值:0x00000000 |
WDOG 时钟 (WDOG Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:17 |
- |
- |
- |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_CLK_SRC_SEL
模块时钟源选择
|
11:0 |
- |
- |
- |
0x244 CLK_PWM0
默认值:0x00000000 |
XPWM0 时钟 (XPWM0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x248 CLK_PWM1
默认值:0x00000000 |
XPWM1 时钟 (XPWM1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x24B CLK_PWM2
默认值:0x00000000 |
XPWM2 时钟 (XPWM2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x250 CLK_PWM3
默认值:0x00000000 |
XPWM3 时钟 (XPWM3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x254 CLK_PWM4
默认值:0x00000000 |
XPWM4 时钟 (XPWM4 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x258 CLK_PWM5
默认值:0x00000000 |
XPWM5 时钟 (XPWM5 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x400 CLK_DMA0
默认值:0x00000000 |
DMA0 时钟 (DMA0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23 |
- |
- |
- |
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x404 CLK_DMA1
默认值:0x00000000 |
DMA1 时钟 (DMA1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23 |
- |
- |
- |
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x414 CLK_DCE
默认值:0x00000000 |
DCE 时钟 (DCE Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x418 CLK_CE
默认值:0x00001000 |
CE 时钟 (CE Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23 |
- |
- |
- |
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 时钟源选择
|
15:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x438 CLK_USB_FS_DR
默认值:0x00001004 |
USB FS DR 时钟 (CLK_USB_FS_DR) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块前级时钟使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x4 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x43C CLK_USB_FS_DR_PHY
默认值:0x00000000 |
USB FS DR PHY 时钟 (CLK_USB_FS_DR_PHY) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:0 |
- |
- |
- |
0x440 CLK_EMAC
默认值:0x00000000 |
EMAC 时钟 (EMAC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:17 |
- |
- |
- |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:0 |
- |
- |
- |
15:3 |
- |
- |
- |
0x448 CLK_CANFD0
默认值:0x00021000 |
CANFD0 时钟 (CANFD Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x1 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x44C CLK_CANFD1
默认值:0x00021000 |
CANFD1 时钟 (CANFD Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x1 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x450 CLK_CAN
默认值:0x00000000 |
CAN 时钟 (CAN Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x45C CLK_XSPI
默认值:0x00001000 |
XSPI 时钟 (XSPI Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23 |
- |
- |
- |
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:4 |
- |
- |
- |
3:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x460 CLK_QSPI0
默认值:0x00001000 |
QSPI0 时钟 (QSPI0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23 |
- |
- |
- |
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x464 CLK_QSPI1
默认值:0x00001000 |
QSPI1 时钟 (QSPI1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x468 CLK_QSPI2
默认值:0x00001000 |
QSPI2 时钟 (QSPI2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x46C CLK_QSPI3
默认值:0x00001000 |
QSPI3 时钟 (QSPI3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x470 CLK_QSPI4
默认值:0x00001000 |
QSPI4 时钟 (QSPI4 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x474 CLK_QSPI5
默认值:0x00001000 |
QSPI5 时钟 (QSPI5 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
17 | - | - | - |
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x490 CLK_CORDIC
默认值:0x00000000 |
CORDIC 时钟 (CORDIC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x494 CLK_HCL
默认值:0x00000000 |
HCL 时钟 (HCL Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x498 CLK_RDC
默认值:0x00000000 |
RDC 时钟 (RDC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x49C CLK_PFM
默认值:0x00000000 |
PFM 时钟 (PFM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x4A0 CLK_PBUS
默认值:0x00000000 |
PBUS 时钟 (PBUS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x4A4 CLK_FFT
默认值:0x00000000 |
FFT 时钟 (FFT Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
22 |
R/W |
0x0 |
AXI_CLK_EN AXI 时钟使能
|
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x800 CLK_SYSCFG
默认值:0x00100000 |
SYSCFG 时钟 (SYSCFG Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:21 |
- |
- |
- |
20 |
R/W |
0x1 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x810 CLK_SPI_ENC
默认值:0x00000000 |
SPI_ENC 时钟 (SPI_ENC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x814 CLK_PWMCS
默认值:0x00000000 |
PWMCS 时钟 (PWMCS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x818 CLK_ADC
默认值:0x00000000 |
ADC 时钟 (ADC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x820 CLK_I2S0
默认值:0x00001031 |
I2S0 时钟 (I2S0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:6 |
- |
- |
- |
5:0 |
R/W |
0x31 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x824 CLK_I2S1
默认值:0x00001031 |
I2S1 时钟 (I2S1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN 模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN 模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
11:6 |
- |
- |
- |
5:0 |
R/W |
0x31 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x83C CLK_GPIO
默认值:0x01200000 |
GPIO 时钟 (GPIO Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x1 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
23:22 |
- |
- |
- |
21 |
R/W |
0x1 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x840 CLK_UART0
默认值:0x00001000 |
UART0 时钟 (UART0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x844 CLK_UART1
默认值:0x00001000 |
UART1 时钟 (UART1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x848 CLK_UART2
默认值:0x00001000 |
UART2 时钟 (UART2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x84C CLK_UART3
默认值:0x00001000 |
UART3 时钟 (UART3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x850 CLK_UART4
默认值:0x00001000 |
UART4 时钟 (UART4 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x854 CLK_UART5
默认值:0x00001000 |
UART5 时钟 (UART5 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x1 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x858 CLK_UART6
默认值:0x00001000 |
UART0 时钟 (UART0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x1 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x85C CLK_UART7
默认值:0x00001000 |
UART7 时钟 (UART7 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x1 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x0 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x860 CLK_UART8
默认值:0x00001000 |
UART8 时钟 (UART8 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN
APB 时钟使能
|
19:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:5 |
- |
- |
- |
4:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x870 CLK_TA_IF
默认值:0x00001000 |
TA 接口时钟 (TA Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN
AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x874 CLK_EDAT_IF
默认值:0x00001000 |
EDAT 接口时钟 (EDAT Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN
AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x878 CLK_BIS_IF
默认值:0x00001000 |
BIS 接口时钟 (BIS Interface Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN
AHB 时钟使能
|
20:18 |
- |
- |
- |
17 |
R/W |
0x0 |
MOD_CLK_PRE_EN
模块时钟预使能
|
16 |
R/W |
0x0 |
MOD_CLK_EN
模块时钟使能
|
15:13 |
- |
- |
- |
12 |
R/W |
0x1 |
MOD_CLK_SRC_SEL 模块时钟源选择
|
15:3 |
- |
- |
- |
2:0 |
R/W |
0x0 |
MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x87C CLK_SDFM
默认值:0x00000000 |
SDFM 时钟 (SDFM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x904 CLK_SID
默认值:0x00110000 |
SID 时钟 (SID Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:21 |
- |
- |
- |
20 |
R/W |
0x1 |
APB_CLK_EN APB 时钟使能
|
19:17 |
- |
- |
- |
16 |
R/W |
0x1 |
MOD_CLK_EN 模块时钟使能
|
15:0 |
- |
- |
- |
0x90C CLK_GTC
默认值:0x01100000 |
GTC 时钟 (GTC Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x1 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x1 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x960 CLK_I2C0
默认值:0x00000000 |
I2C0 时钟 (I2C0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x964 CLK_I2C1
默认值:0x00000000 |
I2C1 时钟 (I2C1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x968 CLK_I2C2
默认值:0x00000000 |
I2C2 时钟 (I2C2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x96C CLK_I2C3
默认值:0x00000000 |
I2C3 时钟 (I2C3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
0x9AC CLK_THS
默认值:0x00000000 |
THS 时钟 (THS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x9B0 CLK_VTS
默认值:0x00000000 |
VTS 时钟 (VTS Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x9E4 CLK_CPM
默认值:0x00000000 |
CPM 时钟 (CPM Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:21 |
- |
- |
- |
20 |
R/W |
0x0 |
APB_CLK_EN APB 时钟使能
|
19:0 |
- |
- |
- |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0x9F0 CLK_PGA
默认值:0x00000000 |
PGA 时钟 (PGA Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0xA00 CLK_GPT0
默认值:0x00000000 |
GPT0 时钟 (GPT0 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0xA04 CLK_GPT1
默认值:0x00000000 |
GPT1 时钟 (GPT1 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0xA08 CLK_GPT2
默认值:0x00000000 |
GPT2 时钟 (GPT2 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0xA0C CLK_GPT3
默认值:0x00000000 |
GPT3 时钟 (GPT3 Clock) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:25 |
- |
- |
- |
24 |
R/W |
0x0 |
MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
23:22 |
- |
- |
- |
21 |
R/W |
0x0 |
AHB_CLK_EN AHB 时钟使能
|
20:0 |
- |
- |
- |
0xFE8 REG_WR_CFG
默认值:0x00000000 |
寄存器写配置 (Register Write Configuration) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:20 |
WO |
0x0 |
AUTH_KEY 授权秘钥 需要写授权寄存器:
|
19:17 |
- |
- |
- |
16 |
RO |
0x0 |
STS_WR_AUTH 写授权状态
|
15:0 |
R/W |
0x0 |
REG_ADDR_OFF 寄存器地址偏移 |
0xFEC REG_WR_DIS_STS
默认值:0x00000000 |
寄存器写失效状态 (Register Write Disable Status) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
RO |
0x0 |
STS_WR_DIS 写失效状态 每位对应一个寄存器:
|
0xFFC CMU_MOD_VER
默认值:0x00000103 |
CMU 模块版本 (CMU Module Version) |
||
---|---|---|---|
位域 |
类型 |
默认值 |
描述 |
31:0 |
RO |
0x00000300 |
VERSION 版本 V3.0 |