匠芯创科技
ArtInChip

D13x 用户手册

Version 1.7

修订日期： 2024-07-10

版权声明

本文档是匠芯创科技（“ArtInChip”）的原创作品，匠芯创科技拥有该文档的全部版权。全部或部分复制必须获得匠芯创科技的书面批准，并向版权所有人明确确认。凡侵犯本公司版权等知识产权的，本公司将保留依法追究其法律责任的权利。

在法律允许的范围内，在此声明：使用前请仔细阅读合同条款和条件以及相关说明，并严格遵守本文档中的说明。匠芯创科技不对不当行为的后果（包括但不限于电压过高、超频或温度过高）承担任何责任。

匠芯创科技提供的信息仅作为参考或典型应用，本文档中的所有声明、信息和建议不构成任何明示或暗示的担保。匠芯创科技保留随时更改电路设计和/或规格的权利，恕不另行通知。

客户应全权负责获得实施解决方案/产品可能需要的第三方许可，匠芯创科技不承担任何与第三方许可相关的许可费或特许权使用费。对于任何要求的第三方许可证所涵盖的事项，匠芯创科技不承担任何保证、赔偿或其他义务。

凡以任何方式直接或间接使用本文档资料者，视为自愿接受本文档声明的约束。

修订记录

表 0–1 修订记录

版本	章节	修订说明
V1.7	–	对以下章节新增了编辑性修改和内容调整，包括但不限于格式调整和内容优化。 • Inter Integrated Circuit (I2C) • Consumer Infrared Radiation (CIR) • Resistance Touch Panel (RTP) • Thermal Sensor (THS) • Audio • Integrated Interchip Sound (I2S)

ArtInChip

内容

版权声明 ii
修订记录 iii
1. 文档说明 10
1.1. 适用范围 10
1.2. 内容组成 10
1.3. **寄存器属性** 10
1.4. 数值定义 10
1.5. 术语、缩写词 10
2. 简介 13
2.1. 功能特性 14
3. D13x 地址映射 17
4. 引脚复用 19
4.1. D133BxS QFN68 封装引脚说明 21
4.2. D133CxS QFN88 封装引脚说明 23
4.3. D133ExS/ D132ENS QFN100 封装引脚说明 25
5. 处理器和总线 29
5.1. Central Process Unit (CPU) 29
5.1.1. 特性说明 29
5.1.2. 中断号 29
5.2. BUS 31
5.3. AHB Configuration (AHBCFG) 32
5.3.1. 特性说明 32
5.3.2. 寄存器列表 32
5.3.3. 寄存器描述 32
5.4. AXI Configuration (AXICFG) 33
5.4.1. 特性说明 33
5.4.2. 功能描述 33
5.4.3. 寄存器列表 33
5.4.4. 寄存器描述 34
5.5. Direct Memory Access (DMA) 35
5.5.1. 特性说明 35
5.5.2. 原理框图 35
5.5.3. 功能描述 36
5.5.4. 寄存器列表 38
5.5.5. 寄存器描述 38
6. 安全 52
6.1. Crypto Engine (CE) 52
6.1.1. 特性说明 52
6.1.2. 原理框图 52
6.1.3. 功能描述 52
6.1.4. 描述符说明 58
6.1.5. 寄存器列表 69
6.1.6. 寄存器描述 69
6.2. Serial Peripheral Interface Encryption (SPI_ENC) 71
6.2.1. 特性说明 71
6.2.2. 原理框图 72

ArtInChip

6.2.3. 功能描述 72
6.2.4. 编程指南 75
6.2.5. 寄存器列表 75
6.2.6. 寄存器描述 76
6.3. Secure ID (SID) 81
6.3.1. 特性说明 81
6.3.2. 原理框图 82
6.3.3. 功能描述 82
6.3.4. 编程指南 86
6.3.5. 寄存器列表 86
6.3.6. 寄存器描述 87
7. 启动 91
7.1. 模块概述 91
7.2. 选择启动类型 91
7.2.1. 正常启动 92
7.2.2. 升级模式 97
7.2.3. SiP Flash 烧录 106
7.3. 时钟配置 107
7.4. 安全启动 107
7.4.1. 安全启动配置 109
7.4.2. 镜像格式要求 110
7.4.3. JTAG 安全保护 113
8. 时钟和电源 114
8.1. Clock Manage Unit (CMU) 114
8.1.1. 特性说明 114
8.1.2. 原理框图 115
8.1.3. 功能描述 115
8.1.4. 寄存器列表 121
8.1.5. 寄存器描述 123
8.2. System Configuration (SYSCFG) 175
8.2.1. 特性说明 175
8.2.2. 原理框图 176
8.2.3. 功能描述 176
8.2.4. 寄存器列表 178
8.2.5. 寄存器描述 179
8.3. Warm Reset Information (WRI) 191
8.3.1. 特性说明 192
8.3.2. 原理框图 192
8.3.3. 功能描述 192
8.3.4. 寄存器列表 192
8.3.5. 寄存器描述 193
9. 存储 195
9.1. Secure Digital Host Controller (SDMC) 195
9.1.1. 功能特性 195
9.1.2. 原理框图 196
9.1.3. 功能描述 196
9.1.4. 编程指南 205
9.1.5. 寄存器列表 210

ArtInChip

9.1.6. 寄存器描述 211
10. 多媒体 233
10.1. Display Engine (DE) 233
10.1.1. 特性说明 233
10.1.2. 原理框图 233
10.1.3. 功能描述 233
10.1.4. 寄存器列表 236
10.1.5. 寄存器描述 239
10.2. Graphics Engine (GE) 265
10.2.1. 特性说明 265
10.2.2. 原理框图 266
10.2.3. 功能描述 266
10.2.4. 寄存器列表 273
10.2.5. 寄存器描述 274
10.3. Video Engine (VE) 290
10.3.1. 特性说明 290
10.3.2. JPEG 模块 291
10.3.3. PNG 模块 295
10.3.4. 寄存器列表 300
10.3.5. 寄存器描述 302
10.4. LCD 326
10.4.1. 特性说明 326
10.4.2. 原理框图 326
10.4.3. PRGB 接口时序 327
10.4.4. SRGB 接口时序 330
10.4.5. I8080 接口时序 331
10.4.6. SPI 接口时序 332
10.4.7. LCD 模式切换功能 337
10.4.8. 像素时钟 (pixelclk) 与串行时钟 (sclk) 比例关系 337
10.4.9. 寄存器列表 338
10.4.10. 寄存器描述 339
10.5. LVDS 357
10.5.1. 特性说明 357
10.5.2. 原理框图 357
10.5.3. 功能描述 357
10.5.4. 寄存器列表 358
10.5.5. 寄存器描述 358
10.6. MIPI DSI (MIPI_DSI) 362
10.6.1. 特性说明 362
10.6.2. 原理框图 363
10.6.3. 功能描述 363
10.6.4. 编程指南 370
10.6.5. 寄存器列表 372
10.6.6. 寄存器描述 373
10.7. Digital Video Port (DVP) 397
10.7.1. 特性说明 397
10.7.2. 原理框图 397
10.7.3. 功能描述 397

ArtInChip

10.7.4. 寄存器列表 406
10.7.5. 寄存器描述 407
10.8. Audio 418
10.8.1. 特性说明 418
10.8.2. 原理框图 419
10.8.3. 功能描述 419
10.8.4. 编程指南 421
10.8.5. 寄存器列表 423
10.8.6. 寄存器描述 423
10.9. Integrated Interchip Sound (I2S) 440
10.9.1. 特性说明 441
10.9.2. 原理框图 442
10.9.3. 功能描述 443
10.9.4. 编程指南 446
10.9.5. 寄存器列表 447
10.9.6. 寄存器描述 448
11. 计时器 466
11.1. Generic Timer Controller (GTC) 466
11.1.1. 特性说明 466
11.1.2. 原理框图 466
11.1.3. 寄存器列表 466
11.1.4. 寄存器描述 467
11.2. Watch Dog (WDOG) 469
11.2.1. 特性说明 470
11.2.2. 原理框图 470
11.2.3. 功能描述 470
11.2.4. 寄存器列表 472
11.2.5. 寄存器描述 473
11.3. Real Time Clock (RTC) 475
11.3.1. 特性说明 475
11.3.2. 原理框图 476
11.3.3. 功能描述 476
11.3.4. 编程指南 478
11.3.5. 寄存器列表 479
11.3.6. 寄存器描述 479
11.4. Pulse Width Modulation (PWM) 486
11.4.1. 特性说明 486
11.4.2. 原理框图 487
11.4.3. 功能描述 487
11.4.4. 寄存器列表 494
11.4.5. 寄存器描述 494
12. 接口 506
12.1. USB Device (USBDEV) 506
12.1.1. 特性说明 506
12.1.2. 原理框图 506
12.1.3. USB Dual Role 实现方式 507
12.1.4. 功能描述 507
12.1.5. 寄存器列表 512

ArtInChip

12.1.6. 寄存器描述 513
12.2. USB Host (USBHOST) 569
12.2.1. 特性说明 569
12.2.2. 原理框图 569
12.2.3. 功能描述 569
12.2.4. 寄存器列表 570
12.2.5. 寄存器描述 571
12.3. Media Access Control (MAC) 605
12.3.1. 特性说明 605
12.3.2. 原理框图 606
12.3.3. 功能描述 606
12.3.4. 寄存器列表 618
12.3.5. 寄存器描述 620
12.4. Quad Serial Peripheral Interface (QSPI) 651
12.4.1. 功能特性 651
12.4.2. 原理框图 652
12.4.3. 功能描述 652
12.4.4. 编程指南 660
12.4.5. 寄存器列表 671
12.4.6. 寄存器描述 671
12.5. Universal Asynchronous Receiver/Transmitter (UART) 691
12.5.1. 特性说明 691
12.5.2. 原理框图 692
12.5.3. 功能描述 692
12.5.4. 编程指南 698
12.5.5. 寄存器列表 699
12.5.6. 寄存器描述 700
12.6. Inter Integrated Circuit (I2C) 716
12.6.1. 特性说明 717
12.6.2. 原理框图 717
12.6.3. 功能描述 717
12.6.4. 编程指南 724
12.6.5. 寄存器列表 725
12.6.6. 寄存器描述 726
12.7. Consumer Infrared Radiation (CIR) 744
12.7.1. 特性说明 744
12.7.2. 原理框图 744
12.7.3. 功能描述 745
12.7.4. 编程指南 749
12.7.5. 寄存器列表 750
12.7.6. 寄存器描述 751
12.8. Parallel Bus (PBUS) 758
12.8.1. 特性说明 758
12.8.2. 功能描述 758
12.8.3. 寄存器列表 761
12.8.4. 寄存器描述 762
12.9. General Purpose Input Output (GPIO) 765
12.9.1. 特性说明 765

12.9.2. 原理框图 766
12.9.3. 功能描述 766
12.9.4. 寄存器列表 768
12.9.5. 寄存器描述 768
13. 模拟 773
13.1. ADC Interface Module (ADCIM) 773
13.1.1. 特性说明 773
13.1.2. 原理框图 773
13.1.3. 功能描述 774
13.1.4. 编程指南 778
13.1.5. 寄存器列表 778
13.1.6. 寄存器描述 779
13.2. General Purpose Analog Input (GPAI) 781
13.2.1. 特性说明 781
13.2.2. 原理框图 781
13.2.3. 功能描述 782
13.2.4. 编程指南 784
13.2.5. 寄存器列表 785
13.2.6. 寄存器描述 786
13.3. Resistance Touch Panel (RTP) 796
13.3.1. 特性说明 796
13.3.2. 原理框图 797
13.3.3. 功能描述 798
13.3.4. 寄存器列表 808
13.3.5. 寄存器描述 809
13.4. Thermal Sensor (THS) 821
13.4.1. 特性说明 821
13.4.2. 原理框图 821
13.4.3. 功能描述 821
13.4.4. 编程指南 824
13.4.5. 寄存器列表 825
13.4.6. 寄存器描述 826

ArtInChip

1. 文档说明

1.1. 适用范围

用户手册适用于板级产品设计人员和产品软件开发商。 本手册假定读者具有计算机背景工程和/或软件工程，并了解数字化的概念、系统设计、 微处理器架构、输入/输出 (I/O) 设备、行业标准通信和设备接口协议。

1.2. 内容组成

用户手册在系统级别描述了芯片，并提供了架构概述。 它还描述了系统内存映射、系统级中断事件、外部引脚和引脚复用、外部存储器、 系统调试、系统启动、多媒体子系统、电源管理和系统安全。

1.3. 寄存器属性

术语	定义/寄存器类型
RO	只读（Read-only）
WO	只写（Write-only）
R/W	可读可写（Read/Write）
R/W1C	可读并写‘1’清零（Read/Write-‘1’-clear），常见于中断标志寄存器
R/W1T	可读并写‘1’反转（Read/Write-‘1’-toggle）
R/WAC	可读并写‘1’后自动清零（Read/Write-auto-clear），常见于模块的软复位寄存器
-	表示保留（Reserved），通常是不可写并且读返回‘0’
‘u’	寄存器值不确定，例如， 0x987a_bu65

1.4. 数值定义

类型	单位	大小
容量	1K	1024
	1M	1,048,576
	1G	1,073,741,824
频率	1K	1000
	1M	1000,000
	1G	1000,000,000

1.5. 术语、缩写词

术语	全称	中文说明
ADC	Analog Digital Converter	模拟数字转换器
ADCIM	ADC Interface Management	模数转换管理模块
AES	Advanced Encryption Standard	一种对称分组密钥算法
API	Application Programming Interface	应用程序接口
BCLK	Bit Clock	比特时钟，每个时钟周期传输 1bit 音频数据
blit	Bit Block Transfer	位块搬移
BROM	Boot ROM	固化在芯片中的启动程序
CAN	Controller Area Network	控制器局域网络
CBC	Cipher Block Chaining	密码分组链模式
CE	Crypto Engine	硬件加解密算法引擎
CIR	consumer IR	消费者红外

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

术语	全称	中文说明
CMA	Contiguous Memory Allocator	连续内存分配器
CMD	Command	SD/eMMC 协议的命令
CMU	Clock Manage Unit	时钟管理单元
CPHA	Clock Phase	时钟相位
CPOL	Clock Polarity	时钟极性
CTR	Counter	计数器模式
CTR	Counter	计数器模式
CTS	Ciphertext Stealing	一种对称分组密码算法模式
DE	Display Engine	显示引擎
DES	Data Encryption Standard	一种对称分组密码算法
DF	Decimation Filter	抽值滤波器
DI	Display Interface	显示接口，包括 RGB/ LVDS/ DSI 等
DMA	Direct Memory Access	直接存储器访问
DMIC	Digital Microphone	数字麦克风
DRQ	DMA Request	指 DMA 请求的端口号
Dual SPI	Dual Serial Peripheral Interface	双路 SPI
DVP	Digital Video Port	数字视频接收端口
ECB	Electronic Code Book	电子密码本模式
ECB	Electronic Code Book	电子密码本模式
EFF	Extended Frame Format	扩展帧
eFuse	Electric Fuse	电子熔丝
eMMC	Embedded Multi Media Card	内嵌（在板卡上）式多媒体卡
GE	Graphics Engine	2D 图形加速引擎
GIC	Generic Interrupt Controller	通用中断控制器
GPAI	General Purpose Analog Input Interface	通用模拟输入接口
GPIO	General Purpose Input Output	通用输入输出
HUK	Hardware Unique Key	硬件唯一密钥
I8080	Intel 8080 architecture	因特尔 8080 总线标准
ISP	Image Signal Processing	图像信号处理
LRCK	left right clock	左右声道时钟
LVDS	Low Voltage Differential Signaling	低压差分信号的显示接口标准
MAC	Media Access Control	媒体访问控制，Ethernet 中的一个组成模块
MD5	Message Digest Algorithm	消息摘要算法
MDIO	Management Data Input/Output	PHY 的管理接口，用来读/写 PHY 的寄存器
MIPI DSI	Mipi Display Serial Interface	Mipi 组织定义的一个显示接口标准
MMC	Multi Media Card	多媒体卡
MPP	Media Process Platform	通用多媒体处理软件平台
MPP	Media Prosess Platform	多媒体处理平台
NEC	–	一种红外编码协议
PBUS	Parallel Bus	并行总线
PCM	Pulse Code Modulation	脉冲编码调制
PDM	Pulse Density Modulation	脉冲密度调制


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

术语	全称	中文说明
PHY	Physic	物理接口收发器
PLL	Phase Locked Loop	锁相环时钟
PNK	Part Number Key	芯片型号密钥
PSK	Partner Secret Key	合作伙伴密钥
PWM	Pulse-Width Modulation	脉冲宽度控制，简称脉宽调制
QSPI	Quad Serial Peripheral Interface	四路 SPI，又称 QSPI
RC5	–	一种红外编码协议
RC6	–	一种红外编码协议
RGB	Red Green Blue	按红绿蓝三原色编码的显示接口标准
RLC	Run-Length Code	游程编码
RMII	Reduced MII	简化的媒体独立接口，使用 2 根线来传输数据
RSA	Rivest-Shamir-Adleman	一种非对称密钥算法
RTC	Real Time Clock	实时时钟
RTR	Remote Transmission Request	远程请求帧
SD	Secure Digital	Flash 存储卡的一种标准，即常见的 SD 卡
SDCard	Secure Digital Memory Card	安全数码卡，同“SD 卡”
SDIO	Secure Digital Input and Output	安全数字输入输出接口
SDM	Sigma Delta Modulation	西格玛三角洲调解器
SDMC	SDCard & SDIO & eMMC Host Contollor	SD 卡/eMMC 主控制器
SHA	Secure Hash Algorithm	安全散列算法
SID	Secure ID	安全 ID 模块
SPI	Serial Peripheral Interface	串行外设接口
SSK	Symmetric Secret Key	对称密钥
TBC	Time Base Counter	时基计数器，用于产生锯齿波
TRNG	True Random Number Generator	真随机数生成器
TSensor/TSen	Thermal Sensor	温度传感器
V4L2	Video For Linux Two	Linux 中的视频框架第二版
VBI	Vertical Blanking Interval	垂直消隐期
VE	Video Engine	视频加速引擎
XTS	XEX Tweakable Block Ciphertext with Ciphertext Stealing	一种对称分组密码算法模式

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

2. 简介

D13x 是一款基于 RISC-V 的高性能、国产自主、工业级全高清显示与智能控制 MCU，配备强大的 2D 图形加速处理器、PNG 解码、JPEG 编解码引擎、丰富的屏接口，支持工业宽温，具有高可靠性、高开放性，可广泛应用于工业 HMI、网关、串口屏等泛工业和智慧家居领域。



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

2.1. 功能特性

- **CPU 内核**
  - 单核 E907，RV32IMAFDCP 指令架构，480 MHz@1.1V
  - 一级指令缓存 32 KB，一级数据缓存 32 KB
  - 单精度/双精度浮点单元，集成 DSP 指令集
  - 物理内存保护(PMP)
  - 核内中断 CLINT 和中断控制器 CLIC，支持中断嵌套
  - 机器模式和用户模式
  - 标准 2 线 JTAG 调试接口
- **系统启动**
  - 默认按 SD Card(SDMC1) → SPI NOR → SPI NAND →eMMC(SDMC0)顺序扫描启动
  - 可通过烧写 eFuse 改变并固定启动介质
- **系统安全**
  - 支持数字签名安全启动方式
  - 安全算法加速引擎 (Crypto Engine，CE)，支持 AES/ TDES/ RSA 加解密算法及 SHA/ HMAC 摘要算法
  - SPI 总线加密模块 (SPI ENC)，支持 SPI NAND/ SPI NOR 在线加解密
  - 内置 eFuse 2048 bits，其中 512 bits 供客户自定义使用
  - 内置 256-bit TRNG 产生器
- **片内存储**
  - 64 KB BROM
  - 1 MB SRAM，其中 256 KB 可配置为 TCM 使用
  - PSRAM 以下规格可选：
    - 128 Mb，16-bit 位宽，最高频率 200 MHz DDR
    - 64 Mb，16-bit 位宽，最高频率 200 MHz DDR
    - 32 Mb，8-bit 位宽，最高频率 200 MHz DDR
  - PSRAM 时钟支持展频功能
- **存储接口**
  - QSPI 支持 SPI NOR Flash/ SPI NAND Flash
    - 支持单/ 双/ 四数据线
    - 支持最大速率 SDR 100 MHz
  - eMMC 4.41/ SD 3.01/ SDIO 3.0，总共两套
    - eMMC 4 数据线，支持 SDR25/ SDR50/ DDR50 模式
    - SD 卡，支持 SDR25/ SDR50 模式
    - 支持最大速率 DDR 50 MHz，仅支持 3.3 V IO 电压
- **图像引擎**
  - DE 显示引擎：
    - 支持一个 UI 图层，一个 VI 图层，最高性能 720P@60fps
    - 支持 VI 图层 1/31.999x ~ 32x 缩放
    - 支持抖动、伽马及色彩矩阵调整
  - GE 图像引擎：
    - 支持 2D 图形加速，最大性能 1080P@60fps
    - 支持水平和垂直翻转，90/ 180/ 270 度旋转
    - 支持 RGB 格式任意角度旋转和不同扫描顺序
    - 支持 1/16x ~ 16x 缩放，采用 6x4 taps 16 phases 滤波算法
    - 支持命令队列
  - VE 视频编解码：
    - MJPEG 基线解码器，最高性能 720P@60fps
    - PNG 解码器，最高性能 720P@60fps
    - JPEG 编码器，最高性能 720P@60fps
- **显示接口**
  - 支持 24-bit 并口 RGB，最高性能 720P@60fps
  - 支持单 Link LVDS，接口速率最高 700 Mbps，最高性能 720P@60fps

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 支持 MIPI DSI 1/2/4 LANE，接口速率最高 1 Gbps，最高性能 720P@60fps
- 支持 SRGB/ I8080/ QSPI 屏接口
- 支持 DVP 8-bit 输入，像素时钟最高 150 MHz，最高性能 1080P@30fps
- 支持展频功能

• 音频接口

- 两路数字 PWM 输出 (DSPK)，支持两路单端输出左右声道，支持一路差分输出单声道
- 两通道数字麦克风 (DMIC) 接口输入
- 一路 I2S，支持输入输出，支持 TDM 模式

• 通用接口

- 一路 USB2.0，可配置为 DEVICE/ HOST
- 一路 EMAC，支持 100M RMII，支持 IEEE1588 协议
- 三路 QSPI，支持单/ 双/ 四数据线，可配置为 Master/ Slave
- 一路 SPI，支持 SPI 标准接口，可配置为 Master/ Slave
- 八路 UART，支持 2 线/ 3 线/ 4 线接口，兼容工业标准 16550，波特率最高 5 Mbps
- 三路 I2C，支持 7 bits 和 10 bits 寻址，最高速率 400 Kb/s
- 两路 CAN，支持 CAN2.0A 和 CAN2.0B，可编程通信速率最高 1 Mbps
- 一组 CIR，支持红外输入和红外输出
- 一组 PBUS，支持 16-bit 100-MHz 时钟，用于对外部设备地址空间进行读写访问，速率 100 MB/s
- 五组 GPIO 总共 84 个 IO，支持每个 IO 独立配置：
  - 可选无上下拉/上拉 33 KΩ/ 下拉 33 KΩ
  - 输出驱动八个档位可调
  - 支持二级去抖和中断
  - 支持位操作

• 计数器

- GTC 通用计时器
  - 支持 52 位计时器，提供系统心跳时钟，计时周期大于 35 年
  - 支持调试模式下可配置为暂停计时或继续计时
- WDOG 看门狗
  - 支持中断和复位，超时时间 1 毫秒 ~ 37 小时可配置
  - 支持调试模式下可配置为暂停计时或继续计时
  - 支持硬件写保护机制
- RTC 实时时钟
  - 以秒为单位，100 年时间跨度，支持硬件闹钟设置
  - 外挂 32.768 KHz 晶体，支持数字校准，范围 ± 975 ppm
  - 独立备用供电输入引脚，内置电源切换开关
  - 128 bits 寄存器用于系统数据备份，如掉电重点保护数据
  - RTC 模块典型工作电流 2.3 uA
- PWM
  - 内置 16-bit 计数器，支持四路计时器
  - 最大可支持八路独立 PWM 或四路互补 PWM
- EPWM
  - 内置 16-bit PWM 计数器，支持 12 路计时器
  - 最大可支持 24 路独立 PWM 或 12 路互补 PWM
  - 支持硬件触发 ADC 采样
  - 支持输出固定个数脉冲功能
  - EPWM0~5 支持高精度 PWM，精度为 156 ps
- CAP
  - 内置 32-bit CAP 计数器，支持六路计时器
  - 最大可支持六路输入信号捕获或六路简易 PWM 信号输出
  - 支持连续捕获模式或单次捕获模式

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

- **模拟**
  - 内置 12 通道 12-bit PSADC，采样速率最高 2 Msps
  - 内置 8 通道 12-bit GPADC，采样速率最高 2 Msps
  - 集成 RTP 电阻触摸屏接口
- **时钟和电源**
  - 芯片时钟源
    - 支持无晶体方案，使用内置 OSC24M，精度 ± 2%
    - 支持外挂 24 MHz 晶体，精度取决于晶体
  - CMU 内置四个 PLL：
    - PLL_INT0 用于 CPU 单独使用
    - PLL_INT1 用于总线，内部模块，及低速接口模块使用
    - PLL_FRA0 用于存储接口模块使用，支持展频
    - PLL_FRA2 用于屏输出模块使用，支持展频
  - SYSCFG 内置三个 LDO：
    - LDO25 (2.5 V 100 mA)，用于系统复位启动、ADC 供电、eFuse 供电
    - LDO18 (1.8 V 100 mA)，可用于 PSRAM IO 和 PSRAM 颗粒供电
    - LDO1x (0.9~1.9 V 500 mA，每档 50 mV)，可用于 VDD11_SYS 供电
  - 内置 THS 温度传感器，支持高低温中断报警和过温复位芯片

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

3. D13x 地址映射

表 3–1 D13x 地址映射

模块名称	起始地址	结束地址	空间大小
DMA	0x10000000	0x1000FFFF	64 KB
CE	0x10020000	0x1002FFFF	64 KB
USB_DEV	0x10200000	0x1020FFFF	64 KB
USB_HOST	0x10210000	0x1021FFFF	64 KB
EMAC	0x10280000	0x1028FFFF	64 KB
XSPI	0x10300000	0x10300FFF	4 KB
SPI0	0x10400000	0x1040FFFF	64 KB
SPI1	0x10410000	0x1041FFFF	64 KB
SPI2	0x10420000	0x1042FFFF	64 KB
SPI3	0x10430000	0x1043FFFF	64 KB
SDMC0	0x10440000	0x1044FFFF	64 KB
SDMC1	0x10450000	0x1045FFFF	64 KB
AHBCFG	0x104FE000	0x104FEFFF	4 KB
CORDIC	0x10700000	0x10700FFF	4 KB
HCL	0x10710000	0x10713FFF	16 KB
PBUS	0x107F0000	0x1080FFFF	128 KB
SYSCFG	0x18000000	0x18000FFF	4 KB
CMU	0x18020000	0x18020FFF	4 KB
SPI_ENC	0x18100000	0x18100FFF	4 KB
PWMCS	0x18200000	0x1820FFFF	64 KB
PSADC	0x18210000	0x18211FFF	8 KB
AXICFG	0x184FE000	0x184FEFFF	4 KB
MTOP	0x184FF000	0x184FFFFF	4 KB
I2S	0x18600000	0x18600FFF	4 KB
AUDIO	0x18610000	0x18610FFF	4 KB
GPIO	0x18700000	0x18700FFF	4 KB
UART0	0x18710000	0x18710FFF	4 KB
UART1	0x18711000	0x18711FFF	4 KB
UART2	0x18712000	0x18712FFF	4 KB
UART3	0x18713000	0x18713FFF	4 KB
UART4	0x18714000	0x18714FFF	4 KB
UART5	0x18715000	0x18715FFF	4 KB
UART6	0x18716000	0x18716FFF	4 KB
UART7	0x18717000	0x18717FFF	4 KB
TA_IF	0x187C0000	0x187C0FFF	4 KB
EDT_IF	0x187D0000	0x187D0FFF	4 KB
BISS_IF	0x187E0000	0x187E0FFF	4 KB
SDFM	0x187F0000	0x187F0FFF	4 KB
LCD	0x18800000	0x18800FFF	4 KB

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 3–1 D13x 地址映射 (续)

模块名称	起始地址	结束地址	空间大小
LVDS	0x18810000	0x18810FFF	4 KB
DSI	0x18820000	0x18820FFF	4 KB
DVP	0x18830000	0x18830FFF	4 KB
DE	0x18A00000	0x18AFFFFF	1 MB
GE	0x18B00000	0x18BFFFFF	1 MB
VE	0x18C00000	0x18CFFFFF	1 MB
WDOG	0x19000000	0x19000FFF	4 KB
WRI	0x1900F000	0x1900FFFF	4 KB
SID	0x19010000	0x19010FFF	4 KB
RTC	0x19030000	0x19030FFF	4 KB
GTC	0x19050000	0x19051FFF	8 KB
I2C0	0x19220000	0x19220FFF	4 KB
I2C1	0x19221000	0x19221FFF	4 KB
I2C2	0x19222000	0x19222FFF	4 KB
CAN0	0x19230000	0x19230FFF	4 KB
CAN1	0x19231000	0x19231FFF	4 KB
PWM	0x19240000	0x19240FFF	4 KB
ADCIM	0x19250000	0x19250FFF	4 KB
GPAI	0x19251000	0x19251FFF	4 KB
RTP	0x19252000	0x19252FFF	4 KB
THS	0x19253000	0x19253FFF	4 KB
CIR	0x19260000	0x19260FFF	4 KB
CPM	0x192B0000	0x192B0FFF	4 KB
E907_CLINT	0x20000000	0x2000FFFF	64 KB
E907_CLIC	0x20800000	0x2080FFFF	64 KB
BROM	0x30000000	0x3000FFFF	64 KB
SRAM_S0	0x30040000	0x3013FFFF	1 MB
SRAM_S1	0x3FF00000	0x3FFFFFFF	1 MB
PSRAM	0x40000000	0x5FFFFFFF	512 MB
FLASH_XIP	0x60000000	0x7FFFFFFF	512 MB
RESERVED	0x80000000	0xFFFFFFFF	2 GB

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

4. 引脚复用

表 4–1 D13x 功能复用表

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	–	PSADC0	CPU_NMI
PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	–	PSADC1	DE_TE
PA2	GPADC2	–	I2C1_SCL	UART1_TX	–	PSADC2	UART2_CTS
PA3	GPADC3	–	I2C1_SDA	UART1_RX	–	PSADC3	UART2_RTS
PA4	GPADC4	–	CAN0_TX	UART2_TX	–	PSADC4	–
PA5	GPADC5	–	CAN0_RX	UART2_RX	–	PSADC5	RTC_32K
PA6	GPADC6	–	CAN1_TX	UART3_TX	–	PSADC6	–
PA7	GPADC7	–	CAN1_RX	UART3_RX	–	PSADC7	–
PA8	RTP_XP	–	I2C2_SCL	–	–	PSADC8	–
PA9	RTP_YP	–	I2C2_SDA	–	–	PSADC9	–
PA10	RTP_XN	IR_RX	–	–	–	PSADC10	JTAG_MS
PA11	RTP_YN	IR_TX	–	–	–	PSADC11	JTAG_CK
PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	FLASH_CS
PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	FLASH_MISO
PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	FLASH_MOSI
PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	FLASH_CLK
PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
PC1	SDC1_D0	–	–	–	–	–	–
PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
PC3	SDC1_CMD	–	–	–	–	–	–
PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
PC7	–	CAP1	–	–	–	–	–
PC8	SPI3_CLK	CAP2	CAN0_TX	UART4_TX	–	–	–
PC9	SPI3_CS	CAP3	CAN0_RX	UART4_RX	–	–	–
PC10	SPI3_MOSI	CAP4	CAN1_TX	UART5_TX	–	–	–
PC11	SPI3_MISO	CAP5	CAN1_RX	UART5_RX	–	–	–
PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–1 D13x 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–
PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
PD18	LCD_D18	LVDS_D0N	DSI_D0N	–	PBUS_AD12	EPWM4_B	–
PD19	LCD_D19	LVDS_D0P	DSI_D0P	–	PBUS_AD13	EPWM4_A	–
PD20	LCD_D20	LVDS_D1N	DSI_D1N	–	PBUS_AD14	EPWM3_B	–
PD21	LCD_D21	LVDS_D1P	DSI_D1P	–	PBUS_AD15	EPWM3_A	–
PD22	LCD_D22	LVDS_D2N	DSI_CKN	–	–	EPWM2_B	–
PD23	LCD_D23	LVDS_D2P	DSI_CKP	–	–	EPWM2_A	–
PD24	LCD_DCLK	LVDS_CKN	DSI_D2N	–	–	EPWM1_B	–
PD25	LCD_HS	LVDS_CKP	DSI_D2P	–	PWM2_B	EPWM1_A	–
PD26	LCD_VS	LVDS_D3N	DSI_D3N	–	PWM3_A	EPWM0_B	–
PD27	LCD_DE	LVDS_D3P	DSI_D3P	–	PWM3_B	EPWM0_A	CMU_CKT
PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	–	–	–
PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	–	–	–
PE2	EMAC_CRS_DV	DVP_D2	–	UART4_TX	–	–	–
PE3	EMAC_REFCLK	DVP_D3	I2S_MCLK	UART4_RX	–	–	–
PE4	EMAC_TXD1	DVP_D4	–	UART5_TX	–	–	–
PE5	EMAC_TXD0	DVP_D5	–	UART5_RX	–	–	–
PE6	EMAC_TXC	DVP_D6	–	UART6_TX	–	–	–
PE7	EMAC_TXEN	DVP_D7	–	UART6_RX	–	–	–
PE8	EMAC_MDC	DVP_CK	–	UART7_TX	–	–	–
PE9	EMAC_MDIO	DVP_HS	–	UART7_RX	–	–	–
PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	–	–	–
PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	–	–	–
PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	–	–	–
PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	–	–	–
PE14	SPI2_MOSI	I2S_MCLK	I2C0_SCK	UART6_TX	–	–	–
PE15	SPI2_MISO	PWM2_B	I2C0_SDA	UART6_RX	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–1 D13x 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PE16	SPI2_HOLD	PWM3_A	–	UART7_TX	–	–	–
PE17	SPI2_WP	PWM3_B	–	UART7_RX	–	–	–
PU0	USB_DM	–	UART0_RX	UART1_RX	–	–	–
PU1	USB_DP	–	UART0_TX	UART1_TX	–	–	–

4.1. D133BxS QFN68 封装引脚说明

表 4–2 D133BxS QFN68 封装引脚说明

引脚	定义	类型	功能	备注说明
SYSTEM				
52	RESETN	INPUT	系统复位	内置约 30 KΩ 上拉电阻和去抖滤波，不使用可直接悬空，若外挂电容建议不超过 4.7 uF。
POWER				
12, 29, 54	VCC33_IO	POWER	芯片 IO 电压	3.3 V 供电。
55	LDO25	POWER	内置 LDO 输出	内部模拟模块使用，外部接 1 uF 旁路电容。
28	LDO18	POWER	内置 LDO 输出	供内部 PSRAM 使用，若使用需做好芯片散热，外部接 1 uF 旁路电容。
5, 27, 53	VDD11_SYS	POWER	芯片 Core 电压	1.1 V 供电，若使用内置 LDO1x，必须做好芯片散热。
69	GND	POWER	–	GND 铜皮全连接，需多加过孔散热。

表 4–3 D133BxS QFN68 封装功能复用表

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO A								
56	PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	–	PSADC0	CPU_NMI
57	PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	–	PSADC1	DE_TE
58	PA2	GPADC2	–	I2C1_SCL	UART1_TX	–	PSADC2	UART2_CTS
59	PA3	GPADC3	–	I2C1_SDA	UART1_RX	–	PSADC3	UART2_RTS
60	PA4	GPADC4	–	CAN0_TX	UART2_TX	–	PSADC4	–
61	PA5	GPADC5	–	CAN0_RX	UART2_RX	–	PSADC5	RTC_32K
62	PA8	RTP_XP	–	I2C2_SCL	–	–	PSADC8	–
63	PA9	RTP_YP	–	I2C2_SDA	–	–	PSADC9	–
64	PA10	RTP_XN	IR_RX	–	–	–	PSADC10	JTAG_MS
65	PA11	RTP_YN	IR_TX	–	–	–	PSADC11	JTAG_CK
GPIO B								
40	PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
41	PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
42	PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
43	PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
44	PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
45	PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
46	PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	–
47	PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–3 D133BxS QFN68 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
48	PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	–
49	PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	–
50	PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
51	PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
GPIO C								
66	PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
67	PC1	SDC1_D0	–	–	–	–	–	–
68	PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
1	PC3	SDC1_CMD	–	–	–	–	–	–
2	PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
3	PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
4	PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
GPIO D								
37	PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
36	PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
35	PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–
34	PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
33	PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
32	PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
31	PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
30	PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
26	PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
25	PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
24	PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
23	PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
22	PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
21	PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
20	PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–
19	PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
18	PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
17	PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
16	PD18	LCD_D18	LVDS_D0N	DSI_D0N	–	PBUS_AD12	EPWM4_B	–
15	PD19	LCD_D19	LVDS_D0P	DSI_D0P	–	PBUS_AD13	EPWM4_A	–
14	PD20	LCD_D20	LVDS_D1N	DSI_D1N	–	PBUS_AD14	EPWM3_B	–
13	PD21	LCD_D21	LVDS_D1P	DSI_D1P	–	PBUS_AD15	EPWM3_A	–
11	PD22	LCD_D22	LVDS_D2N	DSI_CKN	–	–	EPWM2_B	–
10	PD23	LCD_D23	LVDS_D2P	DSI_CKP	–	–	EPWM2_A	–
9	PD24	LCD_DCLK	LVDS_CKN	DSI_D2N	–	–	EPWM1_B	–
8	PD25	LCD_HS	LVDS_CKP	DSI_D2P	–	PWM2_B	EPWM1_A	–
7	PD26	LCD_VS	LVDS_D3N	DSI_D3N	–	PWM3_A	EPWM0_B	–
6	PD27	LCD_DE	LVDS_D3P	DSI_D3P	–	PWM3_B	EPWM0_A	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–3 D133BxS QFN68 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO E								
38	PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	–	–	–
39	PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	–	–	–

4.2. D133CxS QFN88 封装引脚说明

表 4–4 D133CxS QFN88 封装引脚说明

引脚	定义	类型	功能	备注说明
RTC				
83	RTC_IO	OD	RTC 唤醒 32K 时钟输出	OD 输出，外部需上拉电阻，上拉电压不能超过 5 V。
84	RTC_VCOIN	POWER	–	若不考虑掉电保持可悬空，内部有二极管从 3.3 V 取电。
85	RTC_XO	OUTPUT	–	接 32.768 KHz 无源晶振，若不使用 RTC 功能可悬空。
86	RTC_XI	INPUT	–	接 32.768 KHz 无源晶振，若不使用 RTC 功能可悬空。
SYS				
67	RESETN	INPUT	系统复位	内置约 30 kΩ 上拉电阻和去抖滤波，不使用可直接悬空，若外挂电容建议不超过 4.7 uF。
81	PLL_XO	OUTPUT	–	接 24 MHz 无源晶振。
82	PLL_XI	INPUT	–	接 24 MHz 无源晶振。
POWER				
15, 36, 69	VCC33_IO	POWER	芯片 IO 电压	3.3 V 供电。
70	LDO25	POWER	内置 LDO 输出	内部模拟模块使用，外部接 1 uF 旁路电容。
31	LDO18	POWER	内置 LDO 输出	供内部 PSRAM 使用，若使用需做好芯片散热，外部接 1 uF 旁路电容。
8, 30, 68	VDD11_SYS	POWER	芯片 Core 电压	1.1 V 供电，若使用内置 LDO1x，必须做好芯片散热。
89	GND	POWER	–	GND 铜皮全连接，需多加过孔散热。

表 4–5 D133CB QFN88 封装功能复用表

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO A								
71	PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	–	PSADC0	CPU_NMI
72	PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	–	PSADC1	DE_TE
73	PA2	GPADC2	–	I2C1_SCL	UART1_TX	–	PSADC2	UART2_CTS
74	PA3	GPADC3	–	I2C1_SDA	UART1_RX	–	PSADC3	UART2_RTS
75	PA4	GPADC4	–	CAN0_TX	UART2_TX	–	PSADC4	–
76	PA5	GPADC5	–	CAN0_RX	UART2_RX	–	PSADC5	RTC_32K
77	PA8	RTP_XP	–	I2C2_SCL	–	–	PSADC8	–
78	PA9	RTP_YP	–	I2C2_SDA	–	–	PSADC9	–
79	PA10	RTP_XN	IR_RX	–	–	–	PSADC10	JTAG_MS
80	PA11	RTP_YN	IR_TX	–	–	–	PSADC11	JTAG_CK
GPIO B								

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–5 D133CB QFN88 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
55	PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
56	PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
57	PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
58	PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
59	PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
60	PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
61	PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	–
62	PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	–
63	PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	–
64	PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	–
65	PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
66	PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
GPIO C								
1	PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
2	PC1	SDC1_D0	–	–	–	–	–	–
3	PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
4	PC3	SDC1_CMD	–	–	–	–	–	–
5	PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
6	PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
7	PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
GPIO D								
40	PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
39	PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
38	PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–
37	PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
35	PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
34	PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
33	PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
32	PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
29	PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
28	PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
27	PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
26	PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
25	PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
24	PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
23	PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–
22	PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
21	PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
20	PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
19	PD18	LCD_D18	LVDS_D0N	DSI_D0N	–	PBUS_AD12	EPWM4_B	–
18	PD19	LCD_D19	LVDS_D0P	DSI_D0P	–	PBUS_AD13	EPWM4_A	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–5 D133CB QFN88 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
17	PD20	LCD_D20	LVDS_D1N	DSI_D1N	–	PBUS_AD14	EPWM3_B	–
16	PD21	LCD_D21	LVDS_D1P	DSI_D1P	–	PBUS_AD15	EPWM3_A	–
14	PD22	LCD_D22	LVDS_D2N	DSI_CKN	–	–	EPWM2_B	–
13	PD23	LCD_D23	LVDS_D2P	DSI_CKP	–	–	EPWM2_A	–
12	PD24	LCD_DCLK	LVDS_CKN	DSI_D2N	–	–	EPWM1_B	–
11	PD25	LCD_HS	LVDS_CKP	DSI_D2P	–	PWM2_B	EPWM1_A	–
10	PD26	LCD_VS	LVDS_D3N	DSI_D3N	–	PWM3_A	EPWM0_B	–
9	PD27	LCD_DE	LVDS_D3P	DSI_D3P	–	PWM3_B	EPWM0_A	–
GPIO E								
41	PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	–	–	–
42	PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	–	–	–
43	PE2	EMAC_CRS_DV	DVP_D2	–	UART4_TX	–	–	–
44	PE3	EMAC_REFCLK	DVP_D3	I2S_MCLK	UART4_RX	–	–	–
45	PE4	EMAC_TXD1	DVP_D4	–	UART5_TX	–	–	–
46	PE5	EMAC_TXD0	DVP_D5	–	UART5_RX	–	–	–
47	PE6	EMAC_TXC	DVP_D6	–	UART6_TX	–	–	–
48	PE7	EMAC_TXEN	DVP_D7	–	UART6_RX	–	–	–
49	PE8	EMAC_MDC	DVP_CK	–	UART7_TX	–	–	–
50	PE9	EMAC_MDIO	DVP_HS	–	UART7_RX	–	–	–
51	PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	–	–	–
52	PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	–	–	–
53	PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	–	–	–
54	PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	–	–	–
USB								
87	PU0	USB_DM	–	UART0_RX	UART1_RX	–	–	–
88	PU1	USB_DP	–	UART0_TX	UART1_TX	–	–	–

4.3. D133ExS/ D132ENS QFN100 封装引脚说明

表 4–6 D133ExS/ D132ENS QFN100 封装引脚说明

引脚	定义	类型	功能	备注说明
RTC				
93	RTC_IO	OD	RTC 唤醒 32K 时钟输出	OD 输出，外部需上拉电阻，上拉电压不能超过 5 V。
94	RTC_VCOIN	POWER	–	若不考虑掉电保持可悬空，内部有二极管从 3.3 V 取电，外挂供电需接 RC 延迟上电 (10 KΩ/ 0.1 uF)。
95	RTC_XO	OUTPUT	–	接 32.768 KHz 无源晶振，若不使用 RTC 功能可悬空。
96	RTC_XI	INPUT	–	接 32.768 KHz 无源晶振，若不使用 RTC 功能可悬空。
SYSTEM				
75	RESETN	INPUT	系统复位	内置约 30 KΩ 上拉电阻和去抖滤波，不使用可直接悬空，若外挂电容建议不超过 4.7 uF。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–6 D133ExS/ D132ENS QFN100 封装引脚说明 (续)

引脚	定义	类型	功能	备注说明
91	PLL_XO	OUTPUT	–	接 24 MHz 无源晶振。
92	PLL_XI	INPUT	–	接 24 MHz 无源晶振。
POWER				
19, 36, 77, 99	VCC33_IO	POWER	芯片 IO 电压	3.3 V 供电
78	LDO25	POWER	内置 LDO 输出	内部模拟模块使用，外部接 1 uF 旁路电容。
35	LDO18	POWER	内置 LDO 输出	供内部 PSRAM 使用，若使用需做好芯片散热，外部接 1 uF 旁路电容
7, 34, 76	VDD11_SYS	POWER	芯片 Core 电压	1.1 V 供电，若使用内置 LDO1x，必须做好芯片散热
101	GND	POWER	–	GND 铜皮全连接，需多加过孔散热。

表 4–7 D133ExS/ D132ENS QFN100 封装功能复用表

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO A								
79	PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	–	PSADC0	CPU_NMI
80	PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	–	PSADC1	DE_TE
81	PA2	GPADC2	–	I2C1_SCL	UART1_TX	–	PSADC2	UART2_CTS
82	PA3	GPADC3	–	I2C1_SDA	UART1_RX	–	PSADC3	UART2_RTS
83	PA4	GPADC4	–	CAN0_TX	UART2_TX	–	PSADC4	–
84	PA5	GPADC5	–	CAN0_RX	UART2_RX	–	PSADC5	RTC_32K
85	PA6	GPADC6	–	CAN1_TX	UART3_TX	–	PSADC6	–
86	PA7	GPADC7	–	CAN1_RX	UART3_RX	–	PSADC7	–
87	PA8	RTP_XP	–	I2C2_SCL	–	–	PSADC8	–
88	PA9	RTP_YP	–	I2C2_SDA	–	–	PSADC9	–
89	PA10	RTP_XN	IR_RX	–	–	–	PSADC10	JTAG_MS
90	PA11	RTP_YN	IR_TX	–	–	–	PSADC11	JTAG_CK
GPIO B								
63	PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
64	PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
65	PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
66	PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
67	PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
68	PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
69	PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	–
70	PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	–
71	PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	–
72	PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	–
73	PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
74	PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
GPIO C								
100	PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
1	PC1	SDC1_D0	–	–	–	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–7 D133ExS/ D132ENS QFN100 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
2	PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
3	PC3	SDC1_CMD	–	–	–	–	–	–
4	PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
5	PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
6	PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
8	PC7	–	CAP1	–	–	–	–	–
9	PC8	SPI3_CLK	CAP2	CAN0_TX	UART4_TX	–	–	–
10	PC9	SPI3_CS	CAP3	CAN0_RX	UART4_RX	–	–	–
11	PC10	SPI3_MOSI	CAP4	CAN1_TX	UART5_TX	–	–	–
12	PC11	SPI3_MISO	CAP5	CAN1_RX	UART5_RX	–	–	–
GPIO D								
44	PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
43	PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
42	PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–
41	PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
40	PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
39	PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
38	PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
37	PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
33	PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
32	PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
31	PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
30	PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
29	PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
28	PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
27	PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–
26	PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
25	PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
24	PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
23	PD18	LCD_D18	LVDS_D0N	DSI_D0N	–	PBUS_AD12	EPWM4_B	–
22	PD19	LCD_D19	LVDS_D0P	DSI_D0P	–	PBUS_AD13	EPWM4_A	–
21	PD20	LCD_D20	LVDS_D1N	DSI_D1N	–	PBUS_AD14	EPWM3_B	–
20	PD21	LCD_D21	LVDS_D1P	DSI_D1P	–	PBUS_AD15	EPWM3_A	–
18	PD22	LCD_D22	LVDS_D2N	DSI_CKN	–	–	EPWM2_B	–
17	PD23	LCD_D23	LVDS_D2P	DSI_CKP	–	–	EPWM2_A	–
16	PD24	LCD_DCLK	LVDS_CKN	DSI_D2N	–	–	EPWM1_B	–
15	PD25	LCD_HS	LVDS_CKP	DSI_D2P	–	PWM2_B	EPWM1_A	–
14	PD26	LCD_VS	LVDS_D3N	DSI_D3N	–	PWM3_A	EPWM0_B	–
13	PD27	LCD_DE	LVDS_D3P	DSI_D3P	–	PWM3_B	EPWM0_A	–
GPIO E								
45	PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 4–7 D133ExS/ D132ENS QFN100 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
46	PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	–	–	–
47	PE2	EMAC_CRS_DV	DVP_D2	–	UART4_TX	–	–	–
48	PE3	EMAC_REFCLK	DVP_D3	I2S_MCLK	UART4_RX	–	–	–
49	PE4	EMAC_TXD1	DVP_D4	–	UART5_TX	–	–	–
50	PE5	EMAC_TXD0	DVP_D5	–	UART5_RX	–	–	–
51	PE6	EMAC_TXC	DVP_D6	–	UART6_TX	–	–	–
52	PE7	EMAC_TXEN	DVP_D7	–	UART6_RX	–	–	–
53	PE8	EMAC_MDC	DVP_CK	–	UART7_TX	–	–	–
54	PE9	EMAC_MDIO	DVP_HS	–	UART7_RX	–	–	–
55	PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	–	–	–
56	PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	–	–	–
57	PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	–	–	–
58	PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	–	–	–
59	PE14	SPI2_MOSI	I2S_MCLK	I2C0_SCK	UART6_TX	–	–	–
60	PE15	SPI2_MISO	PWM2_B	I2C0_SDA	UART6_RX	–	–	–
61	PE16	SPI2_HOLD	PWM3_A	–	UART7_TX	–	–	–
62	PE17	SPI2_WP	PWM3_B	–	UART7_RX	–	–	–
USB								
97	PU0	USB_DM	–	UART0_RX	UART1_RX	–	–	–
98	PU1	USB_DP	–	UART0_TX	UART1_TX	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5. 处理器和总线

5.1. Central Process Unit (CPU)

CPU 内核采用了平头哥 E907，是一款基于 RISC-V 指令集的高性能嵌入式处理器。

5.1.1. 特性说明

- RV32IMAFDCP 指令集
- 单双精度浮点单元
- 五级单发按序执行流水线
- 一级哈佛结构，ICACHE 32 KB，DCACHE 16 KB，缓存行大小为 32 字节
- 支持紧耦合存储 (TCM)，系统 SRAM 可切换为 TCM，I/DTCM 最大可配置 128 KB
- 物理内存保护 (PMP)
- 核内中断 CLINT 和中断控制器 CLIC，支持中断嵌套
- 支持平头哥 MCU 特性扩展技术，包括中断处理加速技术、MCU 扩展特性
- 机器模式和用户模式
- 标准 2 线 JTAG 调试接口

5.1.2. 中断号

中断号	模块
7	CPU_TIMER
16	SYSCFG
20	CPM
21	SDFM
22	HCL
23	CORDIC
24	PWMCS_FAULT
25	PWMCS_PWMCS
26	PWMCS_CAP
27	PWMCS_QEP
28	PSADC
29	PWMCS_QOUT
32	DMA
33	CE
34	USB_DEV
35	USB_HOST0_EHCI
36	USB_HOST0_OHCI
39	GMAC
41	SPI_ENC
42	QSPI2
43	QSPI3

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

中断号	模块
44	QSPI0
45	QSPI1
46	SDMC0
47	SDMC1
49	XSPI
50	RTC
51	MTOP
52	I2S
54	AUDIO
55	LCD
56	DSI
57	DVP
59	DE
60	GE
61	VE
64	WDOG
68	GPIO_GRP_A
69	GPIO_GRP_B
70	GPIO_GRP_C
71	GPIO_GRP_D
72	GPIO_GRP_E
76	UART0
77	UART1
78	UART2
79	UART3
80	UART4
81	UART5
82	UART6
83	UART7
84	I2C0
85	I2C1
86	I2C2
88	CAN0
89	CAN1
90	PWM
92	GPAI
93	RTP
94	THS
95	CIR
104	TA0_IF
105	TA1_IF
106	EDT0_IF

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

中断号	模块
107	EDT1_IF
108	BISS0_IF
109	BISS_IF

5.2. BUS

图 5–1 : 总线框图如下所示：




图 5–1 总线框图

表 5–1 总线空间分配及内存属性

地址空间定义				CPU SYSMAP 硬件定义（机器模式内存属性）				
空间段	起始地址	结束地址	大小	变量	ADDR	SO	C	B
RESERVE0	0x00000000	0x0FFFFFFF	256 MB	SYSMAP_BASE_ADDR0	28'h00100	1	0	0
DEVICE	0x10000000	0x1FFFFFFF	256 MB	SYSMAP_BASE_ADDR1	28'h00200	1	0	0
E907	0x20000000	0x2FFFFFFF	256 MB	SYSMAP_BASE_ADDR2	28'h00300	1	0	0
BROM	0x30000000	0x3003FFFF	256 KB	SYSMAP_BASE_ADDR3	28'h30040	0	1	1
SRAM0	0x30040000	0x37FFFFFF	127.7 MB	SYSMAP_BASE_ADDR4	28'h38000	0	1	1
SRAM1	0x38000000	0x3FFFFFFF	128 MB	SYSMAP_BASE_ADDR5	28'h40000	0	1	1
PSRAM	0x40000000	0x5FFFFFFF	512 MB	SYSMAP_BASE_ADDR6	28'h60000	0	1	1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 5–1 总线空间分配及内存属性 (续)

地址空间定义				CPU SYSMAP 硬件定义（机器模式内存属性）				
空间段	起始地址	结束地址	大小	变量	ADDR	SO	C	B
FLASH	0x60000000	0x7FFFFFFF	512 MB	SYSMAP_BASE_ADDR7	28'h80000	0	1	1

5.3. AHB Configuration (AHBCFG)

AHB Configuration (AHBCFG) 用于配置 AHB 总线相关参数。

5.3.1. 特性说明

- 支持对 AHB Artbit 主设备进行配置

5.3.2. 寄存器列表

表 5–2 AHBCFG 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	AHB_ARB_CFG	AHB_ARB 配置	0x000+P*0x10(P=0~9) AHB_ARB_CFG
0xFFC	AHBCFG_VER	AHBCFG 版本	0xFFC AHBCFG_VER

5.3.3. 寄存器描述

P 为主设备端口号，对应的设备定义如下表：

端口号 P	设备
0	SDC0
1	SDC1
2	USB_DEV
3	USB_HOST
4	EMAC
5	DMA
6	SPI0
7	SPI1
8	SPI2
9	SPI3

5.3.3.1. 0x000+P*0x10(P=0~9) AHB_ARB_CFG

默认值：0x03000000			AHB_ARB 配置 (AHB Artbit Configuration)
位域	类型	默认值	描述
31:28	–	–	–
27:24	R/W	0x3	HPROT_VAL HPROT 值设置，仅在 HPROT_SEL = 1 时才有效。 每位定义参考 AHB 标准如下： • BIT27: Cacheable • BIT26: Bufferable • BIT25: Privileged access • BIT24: Data access

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x03000000			AHB_ARB 配置 (AHB Artbit Configuration)
位域	类型	默认值	描述
			该芯片只有 BIT26 有效。
23:17	–	–	–
16	R/W	0x0	HPROT_SEL HPROT 选择 • 0: EXT_HPROT，HPROT 来源于主设备 • 1: INT_HPROT，HPROT 来源于 HPROT_VAL
15:0	–	–	–

5.3.3.2. 0xFFC AHBCFG_VER

默认值：0x00000100			AHBCFG 版本 (AHBCFG Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION AHBCFG 版本，V1.0

5.4. AXI Configuration (AXICFG)

AXI Configuration (AXICFG) 用于配置 AXI Matrix 主从设备，进行优先级配置。

5.4.1. 特性说明

- 针对 DRAM AXI 端口分为四个组 (Group)，每个组内支持多个端口 (Port)
- 支持对每个主设备进行优先级调整

5.4.2. 功能描述

5.4.2.1. 优先级配置

主设备优先级配置列出了 AXI Mattrix 主设备优先级配置推荐。

表 5–3 主设备优先级配置

主设备	带宽限流	优先级
CPU	不限制	Int_QoS = 6(1)
AHB	不限制	Int_QoS = a
DE	不限制	Ext_QoS = 8 (low) 13 (high)
GE	根据方案限制	Int_QoS = 5
VE	根据方案限制	Int_QoS = 5

5.4.3. 寄存器列表

表 5–4 AXICFG 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	AXI_CFG0	AXI 配置 0	0x000+W*0x10+P*0x20(P=0~6) AXI_CFG0
0xFFC	AXICFG_VER	AXICFG 版本	0xFFC AXICFG_VER

(1) QoS 范围为 0~15，值越大优先级越高

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5.4.4. 寄存器描述

P 为主设备端口，R 为读写通道，对应的定义如下表：

端口号 P	设备
0	CPU
1	AHB
2	DE
3	GE
4	VE
6	CE

读写通道 R	通道
0	写通道
1	读通道

5.4.4.1. 0x000+W*0x10+P*0x20(P=0~6) AXI_CFG0

默认值：0x00000000			AXI 配置 0 (AXI Configuration0)
位域	类型	默认值	描述
31:28	–	–	–
27:24	R/W	0x0	QOS_VAL QOS 值设置，仅在 QOS_SEL = 1 时才有效
23:17	–	–	–
16	R/W	0x0	QOS_SEL QOS 选择 • 0：EXT_QOS，QoS 来源于主设备 • 1：INT_QOS，QoS 来源于 QOS_VAL
15:8	R/W	0x0	BURST_LIMIT 突发限制
7:2	–	–	–
1	R/W	0x0	SLV_READY 从设备就绪使能 • 0：关闭 • 1：开启
0	R/W	0x0	–

5.4.4.2. 0xFFC AXICFG_VER

默认值：0x00000100			AXICFG 版本 (AXICFG Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION AXICFG 版本，V1.0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5.5. Direct Memory Access (DMA)

Direction memory access (DMA) 模块用于在设备间进行数据传输，具有高带宽、低延迟、减少 CPU 负荷的优点。CPU 使能 DMA 之后，就退出操作，DMA 独立自主控制数据传输。

5.5.1. 特性说明

- 八通道 DMA，每通道有 32 个源端和 32 个终端可选
- 采用链表配置方式，寄存器描述通道状态
- 设备位宽支持 8/ 16/ 32/ 64 位，突发长度支持 1/ 4/ 8/ 16 个
- DMA 源端、终端地址 8 bytes 对齐

5.5.2. 原理框图




图 5–2 原理框图

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5.5.3. 功能描述

5.5.3.1. 设备

DMA 相关设备推荐配置中，单次 DMA 任务传输数据量为位宽 * BURST。

表 5–5 DMA 相关设备推荐配置

存储模块	DMA_ID	位宽（bit）	Burst	地址
SRAM/ DRAM/ XIP	0	32	16	Linear

存储模块与 DMA 采用总线握手方式，无需单独的 REQ/ ACK 机制，DMA 模式选择等待，即只能被动发送或接收数据，若源终端皆为存储模块则实时响应传输。

读取 XIP 数据时，起始地址和长度需要 64 Byte 对齐。

设备模块	DMA_ID	位宽（bit）	Burst	地址
DMA_ID_PSADC_Q1	4	32	1	IO
DMA_ID_PSADC_Q2	5	32	1	IO
DMA_ID_SPI2	8	8	16	IO
DMA_ID_SPI3	9	8	16	IO
DMA_ID_SPI0	10	8	16	IO
DMA_ID_SPI1	11	8	16	IO
DMA_ID_I2S0	12	32	1	IO
DMA_ID_I2S1	13	32	1	IO
DMA_ID_AUDIO_DMIC	14	32	1	IO
DMA_ID_UART0	16	8	1	IO
DMA_ID_UART1	17	8	1	IO
DMA_ID_UART2	18	8	1	IO
DMA_ID_UART3	19	8	1	IO
DMA_ID_UART4	20	8	1	IO
DMA_ID_UART5	21	8	1	IO
DMA_ID_UART6	22	8	1	IO
DMA_ID_UART7	23	8	1	IO
DMA_ID_XSPI	24	8	16	IO
DMA_ID_SDFM0	25	32	1	IO
DMA_ID_SDFM1	26	32	1	IO
DMA_ID_SDFM2	27	32	1	IO
DMA_ID_SDFM3	28	32	1	IO

外设（非存储）设备与 DMA 采用单独的 REQ/ACK 机制握手方式，DMA 模式选择握手，即需主动发起接收或发送请求。外设（非存储）设备传输字节数需要与位宽对齐。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5.5.3.2. 任务链表




图 5–3 任务链表

多个任务组成任务链表，每个任务单元为 32 位，从低地址往高地址存放，具体定义如下：

- TASK_CFG1：当前任务配置，包括源端终端的 BURST 和 WIDTH 等（外设模块的 WIDTH 需要与自身 FIFO 寄存器位宽对齐）
- SRC_ADDR：当前任务源端起始地址，注意需要 8 bytes 对齐
- SNK_ADDR：当前任务终端低 32 bits 起始地址，注意需要 8 bytes 对齐
- TASK_LENGTH：当前任务传输字节数，最大可设置为 32M–1 字节（总传输长度需要与 WIDTH 对齐）
- TASK_PAR：当前任务参数，设置两个任务之间传输的延迟
- NEXT_TASK：下一任务地址，该单元配置为 “0xFFFFF800” 表示 DMA 传输结束

DMA 在工作时会读出任务相关参数更新到对应寄存器中（软件可见）。

若需提高 DMA 带宽，建议配置起始地址和长度进行 64 bytes 对齐。

5.5.3.3. FIFO

外设 FIFO 大小推荐 FIFO_DEPTH ≥（BRT × DW ÷ 8）+（L ÷ S) BYTE

- BRT：突发 BRUST 长度。
- DW：为外设使用的 DMA 数据宽度。
- L：系统时延。
- S：外设吞吐速度。

实际应用则把 REQ 触发条件设置为（BRT × DW ÷ 8）BYTE，满足 BURST 传输的条件。（L ÷ S) 用于解决系统时延影响，保证外设可以正常吞吐。

- AHB 总线上的外设，建议 BRT 选择 16，APB 总线上的模块，建议 BRT 选择 1。
- 存储器设置地址递增，外设设置地址保持
- 源端位宽：从总位宽取有效数据值
- 终端位宽：从有效数据值，补全总位宽。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- SPI：AHB 设备，可以与 DRAM 或 SRAM 传输数据
- UART：APB 设备，可以与 DRAM 或 SRAM 传输数据
- 外设 DMA WIDTH 设置需与外设模块寄存器位宽对齐。
- 外设 DMA LENGTH 设置需要与 WIDTH 对齐

5.5.4. 寄存器列表

表 5–6 DMA 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	DMA_IRQ_EN	DMA 中断控制	0x000 DMA_IRQ_EN
0x010	DMA_IRQ_STA	DMA 中断状态	0x010 DMA_IRQ_STA
0x020	DMA_MEM_CFG	DMA 存储模块配置	0x020 DMA_MEM_CFG
0x028	DMA_GATE	DMA 锁定配置	0x028 DMA_GATE
0x030	DMA_CH_STA	DMA 通道状态	0x030 DMA_CH_STA
0x100	DMA_CH_EN	DMA 通道使能	0x100+N*0x40(N=0~7) DMA_CH_EN
0x104	DMA_CH_PAUSE	DMA 通道暂定	0x104+N*0x40(N=0~7) DMA_CH_PAUSE
0x108	DMA_CH_TASK	DMA 通道任务地址	0x108+N*0x40(N=0~7) DMA_CH_TASK
0x10C	DMA_CH_CFG	DMA 通道配置	0x10C+N*0x40(N=0~7) DMA_CH_CFG
0x110	DMA_SRC_ADDR	DMA 源端地址	0x110+N*0x40(N=0~7) DMA_SRC_ADDR
0x114	DMA_SINK_ADDR	DMA 终端地址	0x114+N*0x40(N=0~7) DMA_SINK_ADDR
0x118	DMA_BCNT_LEFT	DMA 传输剩余字节	0x118+N*0x40(N=0~7) DMA_BCNT_LEFT
0x128	DMA_MODE	DMA 模式	0x128+N*0x40(N=0~7) DMA_MODE
0x12C	DMA_FDES_ADDR	DMA 前一任务地址	0x12C+N*0x40(N=0~7) DMA_FDES_ADDR
0x130	DMA_PKG_NUM	DMA 已传任务数量	0x130+N*0x40(N=0~7) DMA_PKG_NUM
0x134	DMA_MEM_SET	DMA 内存设置	0x134+N*0x40(N=0~7) DMA_MEM_SET

5.5.5. 寄存器描述

5.5.5.1. 0x000 DMA_IRQ_EN

默认值：0x00000000			DMA 中断控制 (DMA Interrupt Request Enable)
位域	类型	默认值	描述
31	R/W	0x0	CH7_ADDR_REQ_ERR_EN 通道 7 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
30	R/W	0x0	CH7_ALL_FINISH_IRQ_EN 通道 7 完成全部中断使能 • 0：关闭中断 • 1：打开中断
29	R/W	0x0	CH7_TASK_FINISH_IRQ_EN 通道 7 完成一个任务中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断控制 (DMA Interrupt Request Enable)
位域	类型	默认值	描述
			• 0：关闭中断 • 1：打开中断
28	R/W	0x0	CH7_TASK_HALF_IRQ_EN 通道 7 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
27	R/W	0x0	CH6_ADDR_REQ_ERR_EN 通道 6 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
26	R/W	0x0	CH6_ALL_FINISH_IRQ_EN 通道 6 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
25	R/W	0x0	CH6_TASK_FINISH_IRQ_EN 通道 6 完成一个任务中断使能 • 0：关闭中断 • 1：打开中断
24	R/W	0x0	CH6_TASK_HALF_IRQ_EN 通道 6 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
23	R/W	0x0	CH5_ADDR_REQ_ERR_EN 通道 5 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
22	R/W	0x0	CH5_ALL_FINISH_IRQ_EN 通道 5 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
21	R/W	0x0	CH5_TASK_FINISH_IRQ_EN 通道 5 完成一个任务中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断控制 (DMA Interrupt Request Enable)
位域	类型	默认值	描述
			• 0：关闭中断 • 1：打开中断
20	R/W	0x0	CH5_TASK_HALF_IRQ_EN 通道 5 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
19	R/W	0x0	CH4_ADDR_REQ_ERR_EN 通道 4 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
18	R/W	0x0	CH4_ALL_FINISH_IRQ_EN 通道 4 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
17	R/W	0x0	CH4_TASK_FINISH_IRQ_EN 通道 4 完成一个任务中断使能 • 0：关闭中断 • 1：打开中断
16	R/W	0x0	CH4_TASK_HALF_IRQ_EN 通道 4 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
15	R/W	0x0	CH3_ADDR_REQ_ERR_EN 通道 3 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
14	R/W	0x0	CH3_ALL_FINISH_IRQ_EN 通道 3 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
13	R/W	0x0	CH3_TASK_FINISH_IRQ_EN 通道 3 完成一个任务中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断控制 (DMA Interrupt Request Enable)
位域	类型	默认值	描述
			• 0：关闭中断 • 1：打开中断
12	R/W	0x0	CH3_TASK_HALF_IRQ_EN 通道 3 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
11	R/W	0x0	CH2_ADDR_REQ_ERR_EN 通道 2 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
10	R/W	0x0	CH2_ALL_FINISH_IRQ_EN 通道 2 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
9	R/W	0x0	CH2_TASK_FINISH_IRQ_EN 通道 2 完成一个任务中断使能 0: 关闭中断 1: 打开中断
8	R/W	0x0	CH2_TASK_HALF_IRQ_EN 通道 2 完成半个任务中断使能 • 0：关闭中断 • 1：打开中断
7	R/W	0x0	CH1_ADDR_REQ_ERR_EN 通道 1 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
6	R/W	0x0	CH1_ALL_FINISH_IRQ_EN 通道 1 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
5	R/W	0x0	CH1_TASK_FINISH_IRQ_EN 通道 1 完成一个任务中断使能 • 0：关闭中断 • 1：打开中断
4	R/W	0x0	CH1_TASK_HALF_IRQ_EN 通道 1 完成半个任务中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断控制 (DMA Interrupt Request Enable)
位域	类型	默认值	描述
			• 0：关闭中断 • 1：打开中断
3	R/W	0x0	CH0_ADDR_REQ_ERR_EN 通道 0 地址请求错误中断使能 • 0：关闭中断 • 1：打开中断
2	R/W	0x0	CH0_ALL_FINISH_IRQ_EN 通道 0 完成全部任务中断使能 • 0：关闭中断 • 1：打开中断
1	R/W	0x0	CH0_TASK_FINISH_IRQ_EN 通道 0 完成一个任务中断使能 • 0：关闭中断 • 1：打开中断
0	R/W	0x0	CH0_TASK_HALF_IRQ_EN 通道 0 完成半个任务中断使能

5.5.5.2. 0x010 DMA_IRQ_STA

默认值：0x00000000			DMA 中断状态 (DMA Interrupt States)
位域	类型	默认值	描述
31	R/W	0x0	CH7_ADDR_REQ_ERR_STA 通道 7 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
30	R/W	0x0	CH7_ALL_FINISH_IRQ_STA 通道 7 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
29	R/W	0x0	CH7_TASK_FINISH_IRQ_STA 通道 7 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
28	R/W	0x0	CH7_TASK_HALF_IRQ_STA 通道 7 完成半个任务中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断状态 (DMA Interrupt States)
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
27	R/W	0x0	CH6_ADDR_REQ_ERR_STA 通道 6 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
26	R/W	0x0	CH6_ALL_FINISH_IRQ_STA 通道 6 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
25	R/W	0x0	CH6_TASK_FINISH_IRQ_STA 通道 6 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
24	R/W	0x0	CH6_TASK_HALF_IRQ_STA 通道 6 完成半个任务中断状态 • 0: 无中断 • 1: 有中断
23	R/W	0x0	CH5_ADDR_REQ_ERR_STA 通道 5 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
22	R/W	0x0	CH5_ALL_FINISH_IRQ_STA 通道 5 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
21	R/W	0x0	CH5_TASK_FINISH_IRQ_STA 通道 5 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
20	R/W	0x0	CH5_TASK_HALF_IRQ_STA 通道 5 完成半个任务中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断状态 (DMA Interrupt States)
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
19	R/W	0x0	CH4_ADDR_REQ_ERR_STA 通道 4 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
18	R/W	0x0	CH4_ALL_FINISH_IRQ_STA 通道 4 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
17	R/W	0x0	CH4_TASK_FINISH_IRQ_STA 通道 4 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
16	R/W	0x0	CH4_TASK_HALF_IRQ_STA 通道 4 完成半个任务中断状态 • 0: 无中断 • 1: 有中断
15	R/W	0x0	CH3_ADDR_REQ_ERR_STA 通道 3 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
14	R/W	0x0	CH3_ALL_FINISH_IRQ_STA 通道 3 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
13	R/W	0x0	CH3_TASK_FINISH_IRQ_STA 通道 3 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
12	R/W	0x0	CH3_TASK_HALF_IRQ_STA 通道 3 完成半个任务中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断状态 (DMA Interrupt States)
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
11	R/W	0x0	CH2_ADDR_REQ_ERR_STA 通道 2 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
10	R/W	0x0	CH2_ALL_FINISH_IRQ_STA 通道 2 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
9	R/W	0x0	CH2_TASK_FINISH_IRQ_STA 通道 2 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
8	R/W	0x0	CH2_TASK_HALF_IRQ_STA 通道 2 完成半个任务中断状态 • 0: 无中断 • 1: 有中断
7	R/W	0x0	CH1_ADDR_REQ_ERR_STA 通道 1 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
6	R/W	0x0	CH1_ALL_FINISH_IRQ_STA 通道 1 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
5	R/W	0x0	CH1_TASK_FINISH_IRQ_STA 通道 1 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
4	R/W	0x0	CH1_TASK_HALF_IRQ_STA 通道 1 完成半个任务中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 中断状态 (DMA Interrupt States)
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
3	R/W	0x0	CH0_ADDR_REQ_ERR_STA 通道 0 地址请求错误中断状态 • 0: 无中断 • 1: 有中断
2	R/W	0x0	CH0_ALL_FINISH_IRQ_STA 通道 0 完成全部任务中断状态 • 0: 无中断 • 1: 有中断
1	R/W	0x0	CH0_TASK_FINISH_IRQ_STA 通道 0 完成一个任务中断状态 • 0: 无中断 • 1: 有中断
0	R/W	0x0	CH0_TASK_HALF_IRQ_STA 通道 0 完成半个任务中断状态 • 0: 无中断 • 1: 有中断

5.5.5.3. 0x020 DMA_MEM_CFG

默认值：0x80000000			DMA 存储模块配置 (DMA Memory Config)
位域	类型	默认值	描述
31	R/W	0x1	MEM_BURST_SET 存储类型突发设置 • 0: BURST8 • 1: BURST16
30:0	_	_	_

5.5.5.4. 0x028 DMA_GATE

默认值：0x00000000			DMA 锁定配置 (DMA GATE)
位域	类型	默认值	描述
31:8	_	_	_
7:1	_	_	_
0	R/W	0x0	DMA_GATE_BYPASS DMA 锁定解除

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 锁定配置 (DMA GATE)
位域	类型	默认值	描述
			• 0: 关闭 • 1: 开启 一个通道对应 1BIT

5.5.5.5. 0x030 DMA_CH_STA

默认值：0x00000000			DMA 通道状态 (DMA Channel State)
位域	类型	默认值	描述
31:8	_	_	_
7	R	0x0	DMA_CH7_STATUS DMA 通道 7 状态： • 0: 空闲中 • 1: 工作中
6	R	0x0	DMA_CH6_STATUS DMA 通道 6 状态 • 0: 空闲中 • 1: 工作中
5	R	0x0	DMA_CH5_STATUS DMA 通道 5 状态 • 0: 空闲中 • 1: 工作中
4	R	0x0	DMA_CH4_STATUS DMA 通道 4 状态 • 0: 空闲中 • 1: 工作中
3	R	0x0	DMA_CH3_STATUS DMA 通道 3 状态 • 0: 空闲中 • 1: 工作中
2	R	0x0	DMA_CH2_STATUS DMA 通道 2 状态 • 0: 空闲中 • 1: 工作中
1	R	0x0	DMA_CH1_STATUS DMA 通道 1 状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 通道状态 (DMA Channel State)
位域	类型	默认值	描述
			• 0: 空闲中 • 1: 工作中
0	R	0x0	DMA_CH0_STATUS DMA 通道 0 状态 • 0: 空闲中 • 1: 工作中

5.5.5.6. 0x100+N*0x40(N=0~7) DMA_CH_EN

默认值：0x00000000			DMA 通道使能 (DMA Channel Enable)
位域	类型	默认值	描述
31:1	_	_	_
0	R/WAC	0x0	DMA_CH_ENDMA 通道使能 • 0: 关闭 • 1: 打开 注意 DMA 传输完成后，该位会自动清零，可以通过读取该位表示 DMA 当前状态

5.5.5.7. 0x104+N*0x40(N=0~7) DMA_CH_PAUSE

默认值：0x00000000			DMA 通道暂定 (DMA Channel Pause)
位域	类型	默认值	描述
31:6	_	_	_
5	R/WAC	0x0	MEM_BYTE_ENABLE 内存字节模式使能 • 0: 关闭 • 1: 打开 DMA 完成之后自动清零
4	R/WAC	0x0	MEM_SET_ENABLE 内存设置使能 • 0: 关闭 • 1: 打开 DMA 完成之后自动清零
3:1	_	_	_
0	R/W	0x0	DMA_CH_PAUSE DMA 通道暂停 • 0: 继续传输 • 1: 暂停传输

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

5.5.5.8. 0x108+N*0x40(N=0~7) DMA_CH_TASK

默认值：0x00000000			DMA 通道任务地址 (DMA Channel task Addr)
位域	类型	默认值	描述
31:0	R/W	0x0	DMA_TASK_ADDR DMA 任务地址

5.5.5.9. 0x10C+N*0x40(N=0~7) DMA_CH_CFG

默认值：0x00000000			DMA 通道配置 (DMA Channel Config)
位域	类型	默认值	描述
31:27	_	_	_
26:25	R	0x0	SNK_DATA_WIDTH DMA 终端数据位宽 • 0: 8 位 • 1: 16 位 • 2: 32 位 • 3: 64 位
24	R	0x0	SNK_ADDR_MODE DMA 终端地址模式 • 0: 递增 • 1: 保持
23:22	R	0x0	SNK_BURST DMA 终端突发数 • 0: 1 • 1: 4 • 2: 8 • 3: 16
21	_	_	_
21:16	R	0x0	SNK_DEV DMA 终端设备
15:11	_	_	_
10:9	R	0x0	SRC_DATA_WIDTH DMA 源端数据位宽（总线上有效数据的位宽） • 0: 8 位 • 1: 16 位 • 2: 32 位 • 3: 64 位
8	R	0x0	SRC_ADDR_MODE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 通道配置 (DMA Channel Config)
位域	类型	默认值	描述
			DMA 源端地址模式 • 0: 递增 • 1: 保持
7:6	R	0x0	SRC_BURST (Device IO BURST 配置 1) DMA 源端突发数 • 0: 1 • 1: 4 • 2: 8 • 3: 16
5	_	_	_
5:0	R	0x0	SRC_DEV DMA 源端设备

5.5.5.10. 0x110+N*0x40(N=0~7) DMA_SRC_ADDR

默认值：0x00000000			DMA 源端地址 (DMA Source Addr)
位域	类型	默认值	描述
31:0	R	0x0	DMA 任务源端地址[2:0]=3'b000(8byte 对齐)

5.5.5.11. 0x114+N*0x40(N=0~7) DMA_SINK_ADDR

默认值：0x00000000			DMA 终端地址 (DMA Sink Addr)
位域	类型	默认值	描述
31:0	R	0x0	DMA 任务终端地址[2:0]=3'b000(8byte 对齐)

5.5.5.12. 0x118+N*0x40(N=0~7) DMA_BCNT_LEFT

默认值：0x00000000			DMA 传输剩余字节 (DMA Byte Counter Left)
位域	类型	默认值	描述
31:25	_	_	_
24:0	R	0x0	DMA 任务传输剩余字节

5.5.5.13. 0x128+N*0x40(N=0~7) DMA_MODE

默认值：0x00000000			DMA 模式 (DMA Mode)
位域	类型	默认值	描述
31:5	_	_	_
4	R/W	0x0	HANDSHAKE_ENABLE 握手使能 当有源端或终端模式为握手且 CFG 寄存器中 BURST 设置不为 1 时需要使能该位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA 模式 (DMA Mode)
位域	类型	默认值	描述
			• 0：Bypass • 1：Enable
3	R/W	0x0	DMA_SNK_MODE DMA 终端模式 • 0: 等待 • 1: 握手
2	R/W	0x0	DMA_SRC_MODE DMA 源端模式 • 0: 等待 • 1: 握手
1:0	–	–	–

5.5.5.14. 0x12C+N*0x40(N=0~7) DMA_FDES_ADDR

默认值：0x00000000			DMA 前一任务地址 (DMA Former Descriptor Address)
位域	类型	默认值	描述
31:0	R	0x0	DMA 前一任务地址

5.5.5.15. 0x130+N*0x40(N=0~7) DMA_PKG_NUM

默认值：0x00000000			DMA 已传任务数量 (DMA Package Number)
位域	类型	默认值	描述
31:0	R	0x0	DMA 已传任务数量

5.5.5.16. 0x134+N*0x40(N=0~7) DMA_MEM_SET

默认值：0x00000000			DMA 内存设置 (DMA Memory Set)
位域	类型	默认值	描述
31:0	R/W	0x0	存放内存设置具体信息，只有当 DMA_CH_PAUSE[4] 打开后有效。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6. 安全

6.1. Crypto Engine (CE)

Crypto Engine (CE) 是安全子系统中的加解密模块，用于安全算法的硬件加速以及其他安全机制的实现。

6.1.1. 特性说明

- 支持多种算法的加速
- 专用安全 SRAM
- 支持生成安全密钥
- 支持多种密钥输入方式
- 内部专用 DMA
- 支持多路并行处理

类别	算法
对称密钥算法	AES-ECB (128/192/256)
	AES-CBC (128/192/256)
	AES-CTR (128/192/256)
	TDES-EDE-ECB (64/128/192)
	TDES-EDE-CBC (64/128/192)
非对称密钥算法	RSA (512/1024/2048)
消息摘要算法	MD5
	SHA1/224/256/384/512
	HMAC-SHA1/HMAC-SHA-256
	TRNG (256bit)

6.1.2. 原理框图




图 6-1 原理框图

6.1.3. 功能描述

本章节描述 CE 模块内部的重要功能和组件。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.1.3.1. 对称密钥算法


CE 内部包含对称密钥算法加速单元，支持以下类型的对称密钥算法：

- AES 算法，支持下列模式：
  - ECB
  - CBC
  - CTR
- DES/ TDES 算法，支持下列模式：
  - ECB
  - CBC

TDES 算法具体实现为 TDES–EDE，支持三种密钥长度，分别对应使用 1、2、3 个 64–bit 子密钥的场景：

- 64 bit
- 128 bit
- 192 bit

TDES 算法的基础是 DES 算法，DES 算法使用 56–bit 长度的密钥，对于输入的 64–bit 密钥数据，每个字节只取高 7 位。



使用 TDES 算法时：

- 当输入 64–bit 长度的密钥时，TDES 算法单元实际执行经典 DES 算法运算。
- 当输入 128–bit 长度的密钥时，TDES 算法单元将输入密钥分为两个子密钥 K1 和 K2，并且使用 K1–K2–K1 分别执行 Encrypt–Decrypt–Encrypt 三次 DES 运算。
- 当输入 192–bit 长度的密钥时，TDES 算法单元将输入密钥分为三个子密钥 K1、K2 和 K3，并且使用 K1–K2–K3 分别执行 Encrypt–Decrypt–Encrypt 三次 DES 运算。

6.1.3.2. 非对称密钥算法

CE 内部的非对称密钥算法实现，仅支持 RSA 算法，以算子形式实现。因此在使用非对称密钥算法时，需要指定具体算子，并且提供算子对应的操作数。操作数通过指定的位置输入到 CE 的算法处理单元。

RSA 算法使用模幂算子，共有三个操作数和一个输出：

$$C = P^e \bmod N$$

- P、e 和 N 对应三个操作数。
- C 对应输出。

所有的操作数和输出结果的长度一致。操作数的长度支持：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 1024 bits
- 2048 bits

RSA 算法有下列几个密钥数值：

- N – Modulus
- e – public Exponent
- d – private Exponent

公钥加密，私钥解密运算公式：

$$C = P^e \bmod N$$

$$P = C^d \bmod N$$

- P、C 分别表示明文和密文。

> **警告：**
> 每个操作数的字节序应使用小端序，如果原始密钥数据使用大端序则需要转换。

6.1.3.3. 消息摘要算法

CE 内部的消息摘要算法加速单元，分别为：

- MD5 算法
- SHA 算法
- 使用 SHA1、SHA256 的 HMAC 算法
- TRNG 算法。

  随机数的生成过程中，硬件使用 SHA256 算法对产生的随机数进行处理，使得比特分布的随机性更高。 因此 TRNG 也归类到消息摘要算法单元。

消息摘要算法支持使用算法规定的默认初始化向量值，也支持用户配置初始化向量值。

> **警告：**
> - MD5 算法的初始化向量，输入时使用小端序。
> - 其他算法的初始化向量，输入时使用大端序。

6.1.3.4. 任务和处理

CE 以任务的方式处理运算请求，支持以任务链的形式将一个运算请求分拆为多个链接在一起的子运算任务。

CE 内部的三个算法单元，可以并行处理各自的运算任务，但是一个算法单元每次仅接受一个任务链的处理请求，完成之后， 继续处理下一个任务链。因此软件在发起运算请求之前，需要检查对应的算法单元是否空闲。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 6–2 CE 对任务的处理

在 图 6–2 : CE 对任务的处理中，当 CE 的算法单元没有空闲时，对应的任务需要等待，由软件处理等待。

警告：
一个任务链中的所有任务，算法类型必须相同。

6.1.3.5. 硬件安全密钥

CE 模块包含一块内部专用的安全 SRAM，用于存放密钥。保存在安全 SRAM 中的密钥称为硬件安全密钥 (HSK)。

安全 SRAM 的大小为 1 KB，由软件驱动完成具体空间的分配和管理，CE 模块仅使用该区域中的数据。安全 SRAM 只能被 CE 模块访问，因此保存在其中的密钥安全性高，外界无法窥探。

安全 SRAM 的使用规则如下：

- 必须以 64 bit 为单位分配。
- 仅 CE 可以访问，可以作为 CE 的输入密钥，也可以作为 CE 的输出。
- HSK 只能从其他密钥派生，由 CE 输出到安全 SRAM。
- 不能以任何方式导出安全 SRAM 中的 HSK。即 HSK 不能作为 CE 的输入数据，只能作为 CE 的密钥。
- 通过安全 SRAM 的地址索引使用 HSK。

模块名称	基地址	地址空间
Secure SRAM	0x1002_1000	1 KB

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

仅 CE 可以访问安全 SRAM 的地址空间，CPU 和其他模块无法访问。 CE 访问安全 SRAM 时，只需在任务描述符中直接指定使用的安全 SRAM 地址。

6.1.3.6. HSK 详细说明

6.1.3.6.1. HSK 的派生

HSK 只能从其他密钥派生。

- 派生 HSK 的密钥为父密钥。 父密钥可以为：
  - eFuse 安全密钥
  - 用户指定的其他密钥

    HSKM 可以是用户指定的任意数据，但输出的 HSK 最大只能为 2048 bit。
- 用于派生 HSK 的数据称为 HSK Material (HSKM)。

图 6–3 : eFuse 密钥和 HSKM 派生 HSK 的过程 如下。





图 6–3 eFuse 密钥和 HSKM 派生 HSK 的过程

图 6–4 : HSK 的使用限制如下：

- 只能作为 CE 的密钥进行使用。
- 不能作为 CE 的数据输入。



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 6–4 HSK 的使用限制

6.1.3.6.2. HSK 的功能

硬件安全密钥可以解决密钥的本地存储安全问题。

将关键密钥保存在设备中时，密钥的本地存储存在以下安全问题：

- 如以明文保存，密钥不安全，容易被窃取。
- 如烧录到 eFuse，则需要使用较多的安全 eFuse 空间。
- 在需要动态生成密钥的场景中，安全 eFuse 无法满足动态生成密钥的需求。

使用硬件安全密钥，可以实现下列功能：

- RSA 私钥的安全存储

  RSA 私钥可用作芯片/ 设备的身份认证，因此需要实现本地的保密存储。

- 数据的存储安全

  eFuse 安全密钥中的 HUK 是芯片的硬件唯一密钥。每颗芯片都有一个硬件唯一密钥 (HUK)。通过 HUK 派生 HSK，可以实现 HSK 与当前平台的绑定，因此仅当前平台可以解密使用 HSK 加密后的数据。同时对应的 HSKM 可以与加密数据一起保存在本地设备，不影响数据的保密和安全。

硬件安全密钥解决密钥本地存储安全问题的方式如下：

- 对于固定密钥：使用 eFuse 安全密钥，先对 HSK 进行加密，再将加密后的数据 (HSKM) 保存在设备本地。需要使用时，将 HSKM 解密输出到安全 SRAM，得到 HSK。
- 对于动态密钥：使用 eFuse 安全密钥中的 HUK 派生 HSK。在需要动态生成 HSK 加密本地数据时，使用 TRNG 生成 HSKM，再使用 HUK 对 HSKM 进行解密输出到安全 SRAM，从而得到 HSK。HSKM 可以和数据一起保存在本地设备。

由于 eFuse 安全密钥仅 CE 可访问，软件以及其他硬件模块无法读写，因此本地设备保存 HSKM 不会导致 HSK 的泄露。

6.1.3.6.3. eFuse 安全密钥

eFuse 安全密钥是指 eFuse 中仅 CE 模块可访问，其他软硬件模块无法读写的 eFuse 密钥区域。

CE 模块支持下列 eFuse 安全密钥。

表 6–1 eFuse 安全密钥

名字	大小 (BIT)	描述
PNK	64	Part Number Key，芯片型号密钥
SSK	128	对称密钥，用于固件加密
HUK	128	硬件唯一密钥，用于派生 HSK
PSK0	64	Partner Secret Key0，DES 密钥

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–1 eFuse 安全密钥 (续)

名字	大小 (BIT)	描述
PSK1	64	Partner Secret Key1，DES 密钥
PSK2	64	Partner Secret Key2，DES 密钥
PSK3	64	Partner Secret Key3，DES 密钥

6.1.3.6.4. 数据填充

CE 模块所支持的算法，多数是按照固定数据块的方式处理数据。如果实际待处理数据的长度不满足对齐要求时，需要进行数据填充。 不同算法的填充处理方式不同，CE 仅支持部分算法进行硬件填充处理。

CE 模块中各算法对数据块要求和数据填充的支持情况如下：

- AES 算法
  - 数据块大小 128 bits
  - 要求 16 字节对齐
  - 不支持 CE 硬件填充，需要用户进行数据填充
- DES/TDES 算法
  - 数据块大小 64 bits。
  - 要求 8 字节对齐。
  - 不支持 CE 硬件填充，需要用户进行数据填充。
- RSA 算法
  - 数据块大小和密钥长度与填充方法相关。
  - 不支持 CE 硬件填充，需要用户进行数据填充。
- SHA/MD5 算法
  - 支持 CE 硬件填充。
  - 非最后一笔数据，应 512bit/ 1024bit 对齐，具体看算法要求。

6.1.3.6.5. 使用限制

Symmetric Secret Key (SSK) 是 eFuse 中用于对称加密算法的密钥。SSK 的用途和输出限制如下：

- 对固件进行解密。

  仅在 BROM 阶段可用，BROM 退出后，SSK 被设置为仅能用于派生其他硬件安全密钥，并且仅能输出到安全 SRAM。

- 派生 HSK。

eFuse 安全密钥仅能用于派生 HSK。即当 CE 选择 eFuse 安全密钥作为密钥时， CE 的结果只能输出到安全 SRAM，防止 HSK 被解密到外部存储空间，从而导致密钥泄露。

6.1.4. 描述符说明

描述符是 CE 模块的软件编程接口。

6.1.4.1. 任务描述符

使用 CE 模块进行硬件加速时，软件需要以任务描述符的方式将详细的任务信息配置给 CE 模块。 多个相关的任务通过链表的方式构建任务链表 (Task List)，CE 模块则按照任务链表顺序逐个处理任务。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

警告：

当一个任务链表由多个任务描述符组成时，链表内的所有任务描述符必须使用相同的算法。

任务描述符的大小固定，组成部分如下所示：

表 6–2 任务描述符组成说明

任务描述符组成部分	大小/字节	说明
Algorithm descriptor	36	算法描述符
Data descriptor	24	数据描述符
Next	4	下一个任务描述符的地址

图 6–5 : 任务列表 显示了多个任务描述符构成的任务列表示例：




图 6–5 任务列表

以下是任务描述符的具体位域分配总览：

表 6–3 任务描述符的位域分配

字段		位域	备注
Algorithm Desc	Algorithm Config	31:24	–
		23:20	Key size，密钥大小
		19:16	Key source，密钥源选择
		15:12	–
		11:10	Counter width
		9	Hash IV flag
		8	Direction
		7:0	Algorithm tag, 算法标识
	Key address	31:0	–
	IV address	31:0	–
	Counter output address	31:0	–
	Reserved	[31:0] * 5	20 字节
Data Desc	Data Info	31:2	–
		1	First flag，当前数据是否为开始数据块
		0	Last flag，当前数据是否为结束数据块
	Total length	31:0	–
	Input Address	31:0	当前输入数据地址
	Input Length	31:0	当前输入数据长度
	Output Address	31:0	当前输出数据地址
	Output Length	31:0	当前输出数据长度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–3 任务描述符的位域分配 (续)

字段	位域	备注
Next	31:0	下一个任务描述符的地址

6.1.4.2. 算法描述符

算法描述符区域，用于描述当前任务的算法信息和参数。

以下以算法描述符的大小固定为 36 个字节为例。不同算法需要的输入参数各有不同，对于任务描述符中定义的算法描述符位域，具体的算法描述符根据需要给出具体定义。

表 6–4 算法标记值列表

算法标记值	描述
0x00	AES–ECB
0x01	AES–CBC
0x02	AES–CTR
0x03	–
0x04	–
0x10	DES–ECB
0x11	DES–CBC
0x20	TDES–ECB
0x21	TDES–CBC
0x30	RSA
0x40	SHA–1
0x41	SHA–224
0x42	SHA–256
0x43	SHA–384
0x44	SHA–512
0x45	MD5
0x46	HMAC–SHA–1
0x47	HMAC–SHA–256
0x50	TRNG

6.1.4.2.1. AES–ECB 描述符

表 6–5 AES–ECB 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–5 AES–ECB 描述符 (续)

字段	位域	描述
		• 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption
	7:0	Algorithm tag: AES–ECB 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
Reserved	28 Bytes	–

6.1.4.2.2. AES–CBC 描述符

表 6–6 AES–CBC 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–6 AES–CBC 描述符 (续)

字段	位域	描述
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption
	7:0	Algorithm tag: AES–CBC 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
IV address	31:0	初始化向量地址 地址应是 SRAM/ DRAM 的地址。 地址应 8 字节对齐。
Reserved	24 Bytes	–

6.1.4.2.3. AES–CTR 描述符

表 6–7 AES–CTR 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–7 AES–CTR 描述符 (续)

字段	位域	描述
	7:0	Algorithm tag: AES–CTR 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
Counter input	31:0	初始化计数值地址 地址应是 SRAM/ DRAM 的地址。 地址应 8 字节对齐。
Counter output	31:0	计数值输出地址 地址应是 SRAM/ DRAM 的地址。 地址应 8 字节对齐。 输出下一个数据块的计数值。
Reserved	20 Bytes	–

6.1.4.2.4. DES–ECB 描述符

表 6–8 DES–ECB 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–8 DES–ECB 描述符 (续)

字段	位域	描述
	7:0	Algorithm tag: DES–ECB 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
Reserved	28 Bytes	–

6.1.4.2.5. DES–CBC 描述符

表 6–9 DES–CBC 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption
	7:0	Algorithm tag: DES–CBC 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
IV address	31:0	初始化向量地址 地址应是 SRAM/ DRAM 的地址。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–9 DES–CBC 描述符 (续)

字段	位域	描述
		地址应 8 字节对齐。
Reserved	24 Bytes	–

6.1.4.2.6. TDES–ECB 描述符

表 6–10 TDES–ECB 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小 • 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption
	7:0	Algorithm tag: TDES–ECB 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
Reserved	28 Bytes	–

6.1.4.2.7. TDES–CBC 描述符

表 6–11 TDES–CBC 描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Key size，密钥大小

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–11 TDES–CBC 描述符 (续)

字段	位域	描述
		• 0x00: 64（不支持） • 0x01: 128 • 0x02: 192 • 0x03: 256 • 0x04: 512（不支持） • 0x05: 1024（不支持） • 0x06: 2048（不支持）
	19:16	密钥源的选择 • 0x00: User/RAM • 0x01: eFuse SSK • 0x02: eFuse HUK
	15:9	–
	8	Direction,运算方向 • 0x00: Encryption • 0x01: Decryption
	7:0	Algorithm tag: TDES–CBC 具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址
IV address	31:0	初始化向量地址 地址应是 SRAM/ DRAM 的地址。 地址应 8 字节对齐。
Reserved	24 Bytes	–

6.1.4.2.8. Message Digest 描述符

表 6–12 Message Digest 描述符

字段	位域	描述
Algorithm config	31:12	–
	11	Input IV Flag，初始化向量标记 • 0x00: 使用内部默认的初始化向量值 • 0x01: 使用用户提供的初始化向量值
	10:8	–
	7:0	Algorithm tag

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–12 Message Digest 描述符 (续)

字段	位域	描述
		具体参考 算法标记值列表。
Key address	31:0	密钥地址 仅当密钥源类型为 RAM 时配置。 地址应是 SRAM/ DRAM 或 Secure SRAM 的地址 仅 HMAC 算法需要配置，为任意长度数据。
IV address	31:0	初始化向量地址（Input IV Flag 为 1 时） 地址应是 SRAM/ DRAM 的地址。 地址应 8 字节对齐。 初始化向量的长度，应参考对应算法的规定。
Reserved	24 Bytes	–

6.1.4.2.9. PKC 算子描述符

表 6–13 PKC 算子描述符

字段	位域	描述
Algorithm config	31:24	–
	23:20	Operand size，操作数大小 • 0x00: 64（不支持） • 0x01: 128（不支持） • 0x02: 192（不支持） • 0x03: 256（不支持） • 0x04: 512 • 0x05: 1024 • 0x06: 2048
	19:8	–
	7:0	Algorithm tag: RSA 具体参考 算法标记值列表。
Modulus address	31:0	模(n) 的地址 地址应是 SRAM/ DRAM/ Secure SRAM 的地址。 地址应 8 字节对齐。
Exp address	31:0	指数（即素数 d、e）的地址 地址应是 SRAM/ DRAM/ Secure SRAM 的地址。 地址应 8 字节对齐。
Reserved	24 Bytes	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.1.4.2.10. TRNG 描述符

表 6–14 TRNG 描述符

字段	位域	描述
Algorithm config	31:8	–
	7:0	Algorithm tag: TRNG 具体参考 算法标记值列表。
Reserved	32 Bytes	–

6.1.4.3. 数据描述符

表 6–15 数据描述符

字段	位域	描述
Data information	31:24	Hash data total length high8 数据摘要总数据长度的高 8 位，在数据摘要算法中使用
	23:2	–
	1	Last Flag, 结束数据块标记 • 0：当前数据数据非结束数据块 • 1：当前数据数据为结束数据块
	0	First Flag, 开始数据块标记 • 0：当前数据数据非开始数据块 • 1：当前数据数据为开始数据块
Hash data total length low32	31:0	数据摘要总数据长度的低 32 位 仅在数据摘要算法中使用，表示所有处理的数据长度
Input address	31:0	当前输入数据地址 必须是 SRAM/ DRAM 的有效地址，不可以为 Secure SRAM 的地址。 地址应 8 字节对齐。
Input data length	31:0	当前输入数据长度 • 对 AES 算法，数据长度都必须为 16 字节对齐。 • CTR 模式向上取整到 16 字节对齐。 • DES/ TDES 算法，数据长度必须 8 字节对齐。 • RSA 算法，数据长度应与密钥长度一致即 64 字节、128 字节或者 256 字节。 • 数据摘要算法对输入数据没有长度要求。
Output address	31:0	当前输入数据地址 应为 SRAM/ DRAM 或 Secure SRAM 的有效地址。 地址应 8 字节对齐。
Output data length	31:0	当前输出数据长度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–15 数据描述符 (续)

字段	位域	描述
		• 对 AES 算法，数据长度都必须为 16 字节对齐。 • CTR 模式向上取整到 16 字节对齐。 • DES/ TDES 算法，数据长度都必须 8 字节对齐，与输入数据长度一致。

6.1.5. 寄存器列表

表 6–16 CE 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	CE_IRQ_CTL	中断控制	0x000 CE_IRQ_CTL
0x004	CE_IRQ_STA	中断状态	0x004 CE_IRQ_STA
0x008	CE_TSK_ADDR	任务描述符地址	0x008 CE_TSK_ADDR
0x00C	CE_TSK_CTL	任务控制	0x00C CE_TSK_CTL
0x010	CE_TSK_STA	任务状态	0x010 CE_TSK_STA
0x014	CE_TSK_ERR	任务错误	0x014 CE_TSK_ERR
0xFFC	CE_VER	版本	0xFFC CE_VER

6.1.6. 寄存器描述

6.1.6.1. 0x000 CE_IRQ_CTL

默认值：0x00000000			中断控制（Interrupt Request Control）
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x0	非对称密钥算法单元的中断使能位 0x0：关闭 0x1：打开
1	R/W	0x0	数据摘要算法单元的中断使能位 0x0：关闭 0x1：打开
0	R/W	0x0	对称密钥算法单元的中断使能位 0x0：关闭 0x1：打开

6.1.6.2. 0x004 CE_IRQ_STA

默认值：0x00000000			中断状态（Interrupt Request Status）
位域	类型	默认值	描述
31:3	–	–	–
2	R/W1C	0x0	非对称密钥算法单元的中断使能位 0x0：关闭

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态（Interrupt Request Status）
位域	类型	默认值	描述
			0x1：打开
1	R/W1C	0x0	数据摘要算法单元的中断使能位 0x0：关闭 0x1：打开
0	R/W1C	0x0	对称密钥算法单元的中断使能位 0x0：关闭 0x1：打开

6.1.6.3. 0x008 CE_TSK_ADDR

默认值：0x00000000			任务描述符地址（Task Address Register）
位域	类型	默认值	描述
31:0	R/W	0x0	任务链表的首地址

6.1.6.4. 0x00C CE_TSK_CTL

默认值：0x00000000			任务控制（Task Control Register）
位域	类型	默认值	描述
31	R/W	0x0	任务加载将该比特设置为 1，则 CE 开始加载将 CE_TSK_ADDR 所指向的任务到指定算法所属的算法单元执行。任务开始加载时，该比特位自动清零。
30:8	–	–	–
7:0	R/W	0x0	任务对应的算法标记 指明当前任务所用的算法，CE 根据该算法标记将任务加载到对应的算法单元。具体值可参考 算法标记值列表。

6.1.6.5. 0x010 CE_TSK_STA

默认值：0x00FFFFFF			任务状态（Task Status Register）
位域	类型	默认值	描述
31:24	–	–	–
23:16	RO	0xFF	非对称密钥算法单元正在执行的算法类型，具体值可参考算法标记值列表
15:8	RO	0xFF	数据摘要算法单元正在执行的算法类型，具体值可参考算法标记值列表。
7:0	RO	0xFF	对称密钥算法单元正在执行的算法类型，具体值可参考算法标记值列表。

6.1.6.6. 0x014 CE_TSK_ERR

默认值：0x00000000			任务错误（Task Error Register）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W1C	0x0	非对称密钥算法单元的错误类型 0x01：算法不支持 0x02：数据长度错误

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			任务错误（Task Error Register）
位域	类型	默认值	描述
			0x04：安全 SRAM 访问错误 0x08：地址非 4 字节对齐 0x10：密钥长度不正确
15:8	R/W1C	0x0	数据摘要算法单元的错误类型
7:0	R/W1C	0x0	对称密钥算法单元的错误类型

6.1.6.7. 0xFFC CE_VER

默认值：0x00000101			版本（Version Register）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version（模块版本号） 采用 BCD 码显示，V1.1

6.2. Serial Peripheral Interface Encryption (SPI_ENC)

SPI ENC 模块用于对 SPI 总线上的数据进行在线加密和解密，实现对 CPU 透明的 SPI 数据加密存储。即 CPU 对 SPI 存储设备的读写数据是明文，但存储在 SPI 设备上的数据是密文，数据的加密和解密操作在数据传输过程中完成。


SPI ENC 用于 SPI 存储设备，即 SPI NOR/ SPI NAND，需要配合 SPI 控制器使用。

6.2.1. 特性说明

- 支持 AES-128-CTR 加密和解密
- 通过配置连接到不同的 SPI 控制器
- 通过 eFuse 配置密钥
- 支持明文和密文混合传输
- 不影响 SPI 总线传输带宽
- 不支持 SPI 全双工模式
- 内置 64 字节分组密钥 Buffer
- 支持全 0xFF 空页检测

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.2.2. 原理框图



6.2.3. 功能描述

6.2.3.1. 密钥来源

SPI 数据加密使用 AES-128-CTR 算法，其算法原理可参照图 6-6 : AES-128-CTR 算法原理 中 AES-128-CTR 的算法原理。具体计算过程如下：

1. 以 16 字节为单位对数据进行分组，并且为每个数据分组产生对应的 Counter 值。
2. 使用一个 128 bit 的 AES 密钥，对 Counter 值进行加密运算，产生数据分组的对应分组密钥。

   产生数据分组对应的 Counter 值，需要使用一个 Nonce，在 SPI ENC 使用过程中，Nonce 作为密钥数据的一部分提供。
3. 使用分组密钥与数据进行异或运算，得到密文。

密钥数据的来源有两个：

- SPI 加密模块从 eFuse 中读取 AES KEY 和 Nonce。
- 用户通过相应的寄存器配置 AES KEY 和 Nonce，该配置主要用于内部调试。

eFuse 中保存的密钥数据如下：

名称	长度	说明
SPI_ENC_KEY	128 bit	加密密钥，仅 SPI_ENC 模块可见。
SPI_ENC_NONCE	64 bit	生成 Counter，仅 SPI_ENC 模块可见。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.2.3.2. 计算分组密钥




图 6–6 AES–128–CTR 算法原理

图 6–6 : AES–128–CTR 算法原理中，使用 AES–128–CTR 进行加密或者解密的过程分为三个步骤：

1. 生成数据分组的 Counter 值。
2. 生成分组密钥。
3. 使用分组密钥对数据进行异或运算，产生加密数据。

   Counter 值的产生方式如下：

```
ID = (SPIE_ADDR & 0xFFFFFFF0) / 16
Counter(ID) = (Nonce << 64) +(SPIE_TWEAK << 32) +  ID
```

   a. 使用数据地址寄存器 SPIE_ADDR 中的地址值，计算分组 ID。

   b. 分组 ID 与 Nonce 和 Tweak 值组成 Counter 值。

   c. 使用 AES–128–ECB 加密算法，用 AES KEY 对 Counter 值进行加密，得到分组密钥。

   SPI ENC 一次可产生 16 字节的分组密钥，输出到内部 Key buffer。

   模块开始工作后，只要 Key buffer 有空间，计算分组密钥就会继续，并且总是按地址顺序自动计算下一组密钥，直到控制寄存器 SPIE_CTL[0] 被设置为 0。

> **注：**
> 如 图 6–6 : AES–128–CTR 算法原理所示，数据的加密和解密的分组密钥计算流程完全一致。

6.2.3.3. 输出分组密钥

SPI ENC 模块仅计算 AES–128–CTR 的分组密钥，最后一步使用分组密钥对数据进行异或运算由 SPI 控制器完成。因此在启用 SPI ENC 的情况下，SPI 控制器需要为发送到总线或者从总线接收到的每一字节数据读取分组密钥。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 6–7 SPI 数据传输模式

如 图 6–7 : SPI 数据传输模式所示，在与 SPI NOR/NAND 通信过程中，传输的数据可能出现明文和密文混合传输的情形。

SPI ENC 输出分组密钥的规则如下：

- SPI 控制器每收发一个字节数据，都要读取一个字节的分组密钥
- 明文数据位置对应的分组密钥，总是读取到 0。
- 密文数据位置对应的分组密钥，总是计算得到的分组密钥。

分组密钥的计算总是以 16 字节为单位，但用户访问的地址可能并不是 16 字节对齐，如从 0x0000_0005 地址开始读取数据。 这种情况下，SPI ENC 计算的第一个分组密钥仍然为 16 字节，只是对应的数据地址为 0x0000_0000 ~ 0x0000_000F。SPI ENC 输出数据分组密钥时，应输出 0x05~0x0F 数据对应的分组密钥值。

注：
SPI ENC 模块要准确的计算和输出分组密钥，依赖于用户开始传输前配置的数据地址、长度、加密数据的起始地址和长度等信息。

6.2.3.4. 数据加解密

使用分组密钥与对应的数据分组进行异或运算，即可完成数据的加密或者解密。

注：
由于 SPI ENC 输出的密钥，只能应用于接收的数据，或者发送的数据，不可以同时应用于两组数据，因此使能 SPI ENC 时，不支持 SPI 全双工模式，

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 对于发送数据，数据会先被写入 TXFIFO，SPI 控制器在将数据发送到 SPI 总线上之前执行：
  1. 读取一个字节的分组密钥数据。
  2. 将分组密钥数据与要发送的一个字节数据进行异或运算。
  3. 将结果发送到 SPI 总线。
- 对于接收数据：
  1. 从 SPI 总线读取到一个字节数据的同时，读取一个字节的分组密钥。
  2. 将分组密钥数据与接收的数据进行异或运算。
  3. 将解密后的数据，写入 RXFIFO。

6.2.4. 编程指南

开始配置之前，确保 SPI ENC 模块已经初始化。初始化步骤如下：

1. 根据系统配置，将 SPI ENC 模块连接到正确的 SPI 控制器。

   通过设置 SPIE_CTL[13:12] 选择连接的 SPI 控制器。
2. 设置密钥。默认使用 eFuse 中的密钥数据，也可通过 SPIE_DBGR, SPIE_KDBG, SPIE_NDBG 设置密钥。
3. 通过设置 SPIE_ICR 寄存器使能相应中断。

SPI_ENC 模块的配置步骤如下：

1. 读写 SPI 存储，传输时确保 SPIE_CTL[0] = 0 (KEY_START = 0)。
   读写 SPI 存储时，不需要对命令和 SPI 器件的 OTP 读写操作进行加解密。
2. 设置以下参数以进行 SPI 存储的加密数据传输。
   - SPIE_ADDR：当前访问的数据地址
   - SPIE_TWEAK：用于调整 Counter 值
   - SPIE_CPOS, SPIE_CLEN：当前传输的密文数据位置
3. 设置 SPIE_CTL[0] = 1 (KEY_START = 1) 值，开始计算分组密钥。
   产生密钥 (SPIE_ISR[0])。

   确保密钥已经产生。如密钥产生，则 SPI 控制器开始传输数据。
4. 通过 SPIE_ISR 检查加解密是否完成，并查看读取的数据是否为空数据（全为 0xFF）。

6.2.5. 寄存器列表

表 6–17 SPIENC 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	SPIE_CTL	控制寄存器	0x000 SPIE_CTL
0x004	SPIE_ICR	中断控制寄存器	0x004 SPIE_ICR
0x008	SPIE_ISR	中断状态寄存器	0x008 SPIE_ISR
0x00C	SPIE_KCNT	密钥计数寄存器	0x00C SPIE_KCNT
0x010	SPIE_OCNT	输出计数寄存器	0x010 SPIE_OCNT
0x014	SPIE_ADDR	数据地址寄存器	0x014 SPIE_ADDR
0x018	SPIE_TWEAK	计数调整寄存器	0x018 SPIE_TWEAK
0x01C	SPIE_CPOS	密文位置寄存器	0x01C SPIE_CPOS
0x020	SPIE_CLEN	密文长度寄存器	0x020 SPIE_CLEN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–17 SPIENC 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x03C	SPIE_DBGR	调试使能寄存器	0x03C SPIE_DBGR
0x040	SPIE_KDBG0	调试密钥寄存器 0	0x040 SPIE_KDBG0
0x044	SPIE_KDBG1	调试密钥寄存器 1	0x044 SPIE_KDBG1
0x048	SPIE_KDBG2	调试密钥寄存器 2	0x048 SPIE_KDBG2
0x04C	SPIE_KDBG3	调试密钥寄存器 3	0x04C SPIE_KDBG3
0x050	SPIE_NDBG0	调试随机数寄存器 0	0x050 SPIE_NDBG0
0x054	SPIE_NDBG1	调试随机数寄存器 1	0x054 SPIE_NDBG1
0xFFC	SPIE_VER	SPIENC 版本	0xFFC SPIE_VER

6.2.6. 寄存器描述

6.2.6.1. 0x000 SPIE_CTL

默认值：0x00000000			控制寄存器（Control Register）
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	XIP_EN SPI XIP 的总线数据加密使能 使能后，硬件自动连接 SPI 控制器。
15:14	–	–	–
13:12	R/W	0x0	SPI_SEL SPI 控制器选择 选择连接的总线，加密器对所选总线上的数据进行加解密。 • 0x0：BY PASS，不连接任何总线 • 0x1：连接 SPI0 • 0x2：连接 SPI1 XIP_EN 时，本字段设置无效。
11:1	–	–	–
0	R/W	0x0	KEY_START 开始计算分组密钥 数据加解密开始之前或者同时，必须先计算分组密钥，否则加解密单元会一直等待密钥生成，导致传输失败。传输完成，需要清零以停止密钥计算。 • 0：停止计算分组密钥 • 1：开始计算分组密钥 XIP_EN 时，本字段设置无效。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.2.6.2. 0x004 SPIE_ICR

默认值：0x00000000			中断控制寄存器（Interrupt Control Register）
位域	类型	默认值	描述
31:6	–	–	–
5	R/W	0x0	KEY_OVF 分组密钥 FIFO 上溢中断使能
4	R/W	0x0	KEY_UDF 分组密钥 FIFO 下溢中断使能
3	R/W	0x0	READ_HALF_EMPTY 读过半空数据中断使能
2	R/W	0x0	READ_EMPTY_DATA 读空数据中断使能
1	R/W	0x0	ENC_DEC_FINISHED 加解密完成中断使能
0	R/W	0x0	KEY_GEN 第一组分组密钥生成中断使能

6.2.6.3. 0x008 SPIE_ISR

默认值：0x00000000			中断状态寄存器（Interrupt Status Register）
位域	类型	默认值	描述
31:6	–	–	–
5	W1C	0x0	KEY_OVF 分组密钥 FIFO Overflow 中断状态。 • 0：分组密钥 FIFO 未发生上溢 • 1：分组密钥 FIFO 发生上溢
4	W1C	0x0	KEY_UDF 分组密钥 FIFO Underflow 中断状态。 • 0：分组密钥 FIFO 未发生上溢 • 1：分组密钥 FIFO 发生上溢
3	W1C	0x0	READ_HALF_EMPTY 读过半空数据中断，即读取的密文位置的数据，过半都是 0xFF。 • 0：中断未发生 • 1：当前读取的密文数据，超过一半都是 0xFF
2	W1C	0x0	READ_EMPTY_DATA 读空数据中断，即读取的密文位置的数据全部为 0xFF，即 Flash 擦除后的状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态寄存器（Interrupt Status Register）
位域	类型	默认值	描述
			• 0：中断未发生 • 1：当前读取的密文数据，全部为 0xFF 软件可以根据该中断判断当前读取的 Page，是否为擦除后的数据。
1	W1C	0x0	ENC_DEC_FINISHED 加解密完成中断。 • 0：中断未发生 • 1：对密文位置的数据加密或者解密完成 若当前传输的密文长度为 0 时，该中断不会产生。
0	W1C	0x0	KEY_GEN 第一组分组密钥生成的中断状态。 • 0：中断未发生 • 1：第一组分组密钥已经产生 SPI 控制器可以开始传输数据。 在数据传输前，应确保该中断状态位为 1。 由于 ENC 模块产生密钥的速度比 SPI 数据传输的速度快，因此可以保证传输过程中，密钥总是能跟上数据传输的速度。

6.2.6.4. 0x00C SPIE_KCNT

默认值：0x00000000			密钥计数寄存器（Key Counter Register）
位域	类型	默认值	描述
31:0	RO	0x0	KEY_CNTSPI ENC 输出对应密文区域的分组密钥个数，单位为字节。

6.2.6.5. 0x010 SPIE_OCNT

默认值：0x00000000			输出计数寄存器（Output Counter Register）
位域	类型	默认值	描述
31:0	RO	0x0	OUTPUT_CNT SPI ENC 输出的分组密钥个数，以字节为单位计数。 SPI ENC 为每一个传输的 SPI 数据输出分组密钥，但是如果对应输出的位置是明文，SPI ENC 输出的分组密钥为 0。所以此处计数是输出的 0 的个数和密文对应的分组密钥个数之和。

6.2.6.6. 0x014 SPIE_ADDR

默认值：0x00000000			数据地址寄存器（Data Address Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DATA_ADDR 本次访问的 Flash 数据地址。从 0 开始，是相对 Flash 开始位置的访问偏移值，单位为字节。 该地址信息有两个用途：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			数据地址寄存器（Data Address Register）
位域	类型	默认值	描述
			1. 计算数据分组对应的 Counter 值 2. 输出分组密钥数据 XIP_EN 时，本字段设置无效。

6.2.6.7. 0x018 SPIE_TWEAK

默认值：0x00000000			计数调整寄存器（Tweak Register）
位域	类型	默认值	描述
31:0	R/W	0x0	CTR_TWEAK 用于产生数据分组的 Counter 值。数据分组的 Counter 值由 eFuse 中的 SPI_ENC_NONCE、SPIE_ADDR 以及 TWEAK 值共同产生，其中 NONCE 与数据的分组地址是固定的，TWEAK 值软件可调。 通过配置 TWEAK 值，软件可以根据实际情况调整 Counter 值，以免每次产生的分组密钥相同。

6.2.6.8. 0x01C SPIE_CPOS

默认值：0x00000000			密文位置寄存器（Ciphertext Position Register）
位域	类型	默认值	描述
31:0	R/W	0x0	CIPHERTEXT_POS 本次传输的密文数据开始位置。 用于指示本次传输的数据中密文数据所在的偏移位置。如果当前传输包含了发送和接收，则位置总是从发送开始计算。 值 M：表示本次传输的数据，从第 M 个字节开始是密文 XIP_EN 时，本字段设置无效

6.2.6.9. 0x020 SPIE_CLEN

默认值：0x00000000			密文长度寄存器（Ciphertext Length Register）
位域	类型	默认值	描述
31:0	R/W	0x0	CIPHERTEXT _LEN 本次传输的密文数据长度。 值 N：表示本次传输的密文数据为 N 字节 XIP_EN 时，本字段设置无效

6.2.6.10. 0x03C SPIE_DBGR

默认值：0x00000000			调试使能寄存器（Debug Enable Register）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	DBG_MAGIC 内部调试寄存器。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			调试使能寄存器（Debug Enable Register）
位域	类型	默认值	描述
			内部调试功能。当往 [31:0] 写入 0x1602DEB1 时，进入调试模式，SPI ENC 模块从调试寄存器读取密钥数据，不再从 eFuse 读取密钥，此时 Bit0 被置 1。当写入寄存器的值不是 0x1602DEB1 时，SPI ENC 模块从 eFuse 读取密钥数据，此时 Bit0 被清零。

6.2.6.11. 0x040 SPIE_KDBG0

默认值：0x00000000			调试密钥寄存器 0（Debug Key Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_KEY0 内部调试寄存器。 4 个寄存器的值组成 128bit AES 密钥，比特位分布如下：DBG_KEYn << (n * 32)。

6.2.6.12. 0x044 SPIE_KDBG1

默认值：0x00000000			调试密钥寄存器 1（Debug Key Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_KEY1 内部调试寄存器。 四个寄存器的值组成 128–bit AES 密钥，比特位分布为 DBG_KEYn << (n * 32)。

6.2.6.13. 0x048 SPIE_KDBG2

默认值：0x00000000			调试密钥寄存器 2（Debug Key Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_KEY2 内部调试寄存器。 四个寄存器的值组成 128–bit AES 密钥，比特位分布为 DBG_KEYn << (n * 32)。

6.2.6.14. 0x04C SPIE_KDBG3

默认值：0x00000000			调试密钥寄存器 3（Debug Key Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_KEY3 内部调试寄存器。 四个寄存器的值组成 128–bit AES 密钥，比特位分布为 DBG_KEYn << (n * 32)。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.2.6.15. 0x050 SPIE_NDBG0

默认值：0x00000000			调试随机数寄存器 0（Debug Nonce Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_NONCE0 内部调试寄存器。 两个寄存器的值组成 64–bit Nonce，比特位分布为 DBG_NONCEn << (n * 32)。

6.2.6.16. 0x054 SPIE_NDBG1

默认值：0x00000000			调试随机数寄存器 1（Debug Nonce Register）
位域	类型	默认值	描述
31:0	R/W	0x0	DBG_NONCE1 内部调试寄存器。 两个寄存器的值组成 64–bit Nonce，比特位分布为 DBG_NONCEn << (n * 32)。

6.2.6.17. 0xFFC SPIE_VER

默认值：0x00000101			SPIENC 版本（Version Register）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version（模块版本号） 采用 BCD 码显示，V1.1

6.3. Secure ID (SID)

Secure ID (SID) 模块主要用于读写 eFuse，包括每颗芯片独立 ID、每颗芯片量产校准以及安全管理用到的 KEY 和 HASH 码等信息。

6.3.1. 特性说明

- 4Kbit eFuse 双备份实现2Kbit空间，软件读写按照4Kbit空间，以 32bit 为单位
- 2Kbit 空间，以 32 bits 为单位，可烧写禁止读操作或写操作
- 提供 CE 安全密钥功能 (SSK/ HUK/ PNK/ PSK0/ PSK1/ PSK2/ PSK3)
- 提供 SPI_ENC 烧录的 KEY
- 支持烧写关闭 JTAG 功能，并可通过安全认证再打开 JTAG
- 提供 128bits Chip ID，每颗芯片唯一
- 提供量产测试电阻电压校准值
- 每次烧写之间需要延迟至少 3US 以上

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.3.2. 原理框图




图 6–8 SID 原理框图

6.3.3. 功能描述

6.3.3.1. eFuse 和 SRAM 空间映射

软件读写 eFuse 空间，在4Kbit 范围内以 32 bit 为单位读写。

为提升可靠性，采用双备份方案，在对 Efuse 进行烧写时，建议先后往 eFuse word[n]和 word[64+n]写入相同的值。

开机时，硬件自动读取 eFuse Cell 到 eFuse Buffer 空间，针对两个 word 空间进行按位或操作， 任意一位为 1 则 eFuse Buffer 对应位 结果为 1，起到双备份的目的， 如 图 6–9 : eFuse Cell 和 eFuse Buffer 空间映射所示。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 6–9 eFuse Cell 和 eFuse Buffer 空间映射

6.3.3.2. 2Kbit 空间映射定义

地址	用途	位数	禁止位	禁写	禁读	归属	备注
0~7	DIS RD	64	0~1	Y	–	CSTM	eFuse 读禁止配置区域
8~F	DIS WR	64	2~3	–	–	–	eFuse 写禁止配置区域
10~1F	CHIP ID	128	4~7	Y	–	AIC	芯片主编号
20~27	CHIP LOCK	64	8~9	Y	–	AIC	芯片规格锁定
28~2F	CALI	64	10~11	Y	–	AIC	模拟校准使用
30~37	BROM	64	12~13	Y	–	CSTM	BROM 参数配置区域
38~3F	SECURE	64	14~15	Y	–	CSTM	安全和调试功能开关
40~4F	ROTPK(2)	128	16~19	Y	–	CSTM	安全，RSA 公钥的 Hash 值
50~5F	SSK(3)	128	20~23	Y	Y	CSTM	安全，连接到 CE，对称密钥
60~6F	HUK(4)	128	24~27	Y	Y	AIC	安全，连接到 CE，硬件唯一密钥
70~77	PSK0(5)	64	28~29	Y	Y	CSTM	安全，连接到 CE，合作伙伴密钥
78~7F	PSK1	64	30~31	Y	Y	CSTM	安全，连接到 CE，合作伙伴密钥
80~87	PSK2	64	32~33	Y	Y	CSTM	安全，连接到 CE，合作伙伴密钥
88~8F	PSK3	64	34~35	Y	Y	CSTM	安全，连接到 CE，合作伙伴密钥
90~9F	Reserved	128	36~39	–	–	AIC	AIC 可自定义使用

(2) Root Of Trust Public Key
(3) Symmetric Secure Key
(4) Hardware Unique Key
(5) Partner Secret Key

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

地址	用途	位数	禁止位	禁写	禁读	归属	备注
A0~AF	SPI_ENC KEY	128	40~43	Y	Y	CSTM	安全，连接到 SPI_ENC，对称密钥
B0~B7	SPI_ENC NONCE	64	44~45	Y	Y	CSTM	安全，连接到 SPI_ENC，随机数
B8~BF	PNK(6)	64	46~47	Y	Y	AIC	安全，连接到 CE，型号唯一密钥
C0~FF	Reserved	512	48~63	–	–	CSTM	OEM 可自定义使用

6.3.3.3. CALI 区域定义

表 6–18 偏移地址: 0x20

比特位	名称	描述	备注
31:24	THS_ENV_TEMP	THS 环境温度	–
23:12	THS1_ADC_VAL	THS ADC1 采样值	–
11:0	THS0_ADC_VAL	THS ADC0 采样值	–

表 6–19 偏移地址: 0x24

比特位	名称	描述	备注
31:20	–	–	–
19:16	CP_THS_ENV_TEMP	THS 环境温度	–
15:8	USB0_RES_VAL	USB0 电阻校准值	–
7:0	USB1_RES_VAL	USB1 电阻校准值	–

表 6–20 偏移地址: 0x28

比特位	名称	描述	备注
31:24	OSC24_OUT_TR	24MHz 振荡器校准值	配置到0x0A4 PLL_INOSC_OUT_TR24M
23:16	–	–	–
15:8	AVCC_BG_CTRL	AVCC BG 校准值	配置到0x020 LDO25_CFGBG_CTRL
7:4	–	–	–
3	THS_VAL_VALID	THS 烧写值有效	–
2	OSC24_OUT_VDLID	24MHz 振荡器校准值有效	–
1	USB_RES_VALID	USB 电阻校准值有效	–
0	AVCC_BG_VALID	AVCC BG 校准值有效	–

表 6–21 偏移地址: 0x2C

比特位	名称	描述	备注
31:24	THS_ENV_TEMP	THS 环境温度	–
23:12	THS1_ADC_VAL	THS ADC1 采样值	–
11:0	THS0_ADC_VAL	THS ADC0 采样值	–

6.3.3.4. BROM 区域定义

表 6–22 偏移地址: 0x30

比特位	名称	描述
31:27	–	–
26:22	PLL_CINT_CFG	CMU PLL_INT1_CFG 寄存器 PLL_CINT[6:2] 的值

(6) Part Number Key

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–22 偏移地址: 0x30 (续)

比特位	名称	描述
		注： 此值由 BROM 直接写入 PLL_CINT 相关位，不对 PLL_CLINT bit4, bit6 进行交换
21	PLL_CINT_EN	1: BROM 读取 PLL_CINT_CFG 的值，并且设置到 CMU 相关寄存器
20	SDMC_EXT_MUX_DIV	设置 SDMC 外部时钟选择
19:18	SDMC_SMP_PHASE	设置 SDMC 采样时钟的相位
17:16	SDMC_DRV_PHASE	设置 SDMC 驱动时钟的相位
15	CPU_HS_EN	1：BROM 使能 CPU 高速模式，CPU 216MHz，AXI/AHB 200MHz
14	CHECKSUM_DIS	1：启动过程中 BROM 不检查固件的 Checksum
13	PLL_FRA0_DIS	1：BROM 不启用 PLL_FRA0
12	PLL_INT1_DIS	1：BROM 不启动 PLL_INT1，USB 不能使用
11	SPI_DMA_DIS	1：BROM 访问 SPI 存储时，不使用 DMA
10	MD5_VERI_DIS	1: BROM 不使用 MD5 进行固件的校验
9	SD/eMMC_DMA_DIS	1：BROM 访问 SD/eMMC 时，不使用 DMA
8	SKIP_SD_PHASE	1：BROM 在访问 PRIMARY、SECONDARY 存储前不访问 SD 卡。设置为 1 影响卡量产
7:4	SECONDARY	指定 BROM 的次选启动设备
3:0	PRIMARY	指定 BROM 的首选启动设备

6.3.3.5. SECURE 区域定义

表 6–23 偏移地址: 0x38

比特位	名称	描述
31:25	–	–
24	PBP_ENC_EN	BROM 读取使用，使能 PBP 程序加密功能。
23:20	–	–
19	SPI_ENC_EN	BROM 读取使用，使能 SPI 总线数据加密功能。
18	–	–
17	ENCRYPT_BOOT_EN	BROM 读取使用，使能固件加密启动功能。
16	SECURE_BOOT_EN	BROM 读取使用，使能安全启动功能。
15:1	–	–
0	JTAG_LOCK	逻辑组合后连接到 CPU 屏蔽 TDO，关闭 JTAG 调试功能，在安全方案中烧录为 1。

6.3.3.6. JTAG 安全保护

JTAG 使能受 SID 控制，用于对芯片做安全保护。图 6–10 : JTAG 安全保护硬件逻辑及使用场景如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 6–10 JTAG 安全保护硬件逻辑及使用场景

对于关闭 JTAG 的安全芯片方案，用户可以使用安全密钥进行认证， 认证成功后由 BROM 开启 UNLOCK 位来打开 JTAG。

注：
JTAG_UNLOCK 位只在 BROM 中进行读写，通过 BROM_PRIVILEGE_LOCK 实现。

6.3.4. 编程指南

6.3.4.1. 初始化流程

每次系统上电复位后，SID 自动读取所有 eFuse Cell 值到 eFuse Buffer，软件只需读取 eFuse Buffer 对应地址值即可。

注：
第一次烧写后，不断电的情况下， eFuse Buffer 值不会自动更新，需通过软件读操作将对应地址的值读到寄存器。

6.3.4.2. eFuse 烧写流程

1. 检查 eFuse 控制寄存器 0x000 EFUSE_CTL 状态位，即 EFUSE_WRITE_START/ EFUSE_READ_START/ EFUSE_AUTO_STATUS ），若为非空闲则等待，若都为空闲则继续第 2 步。
2. 配置要烧写 eFuse 地址到 eFuse 地址寄存器 0x004 EFUSE_ADDR 。
3. 配置要烧写 eFuse 数据到 eFuse 写数据寄存器 0x008 EFUSE_WDATA。
4. 配置 eFuse 控制寄存器 0x000 EFUSE_CTL 启动烧写流程，EFUSE_WRITE_START 和 EFUSE_OP_CODE 均需配置。
5. 等待 EFUSE_WRITE_START 自动清零，硬件自动关闭 LDO。

为达到双备份目的，要求针对备份地址，即偏移 2Kbit 地址，重复步骤 1~步骤 5 烧写。

6.3.4.3. eFuse 读取流程

1. 检查 eFuse 控制寄存器 0x000 EFUSE_CTL 状态位，即 EFUSE_WRITE_START/ EFUSE_READ_START/ EFUSE_AUTO_STATUS ），若为非空闲则等待，若都为空闲则继续第 2 步。
2. 配置要读取 eFuse 地址到 eFuse 地址寄存器 0x004 EFUSE_ADDR 。
3. 配置 eFuse 控制寄存器 0x000 EFUSE_CTL 启动读取流程，EFUSE_READ_START 和 EFUSE_OP_CODE 都需要配置。
4. 等待 EFUSE_READ_START 自动清零，读取 eFuse 读数据寄存器 (EFUSE_RDATA) 获得 eFuse 的值。

6.3.5. 寄存器列表

表 6–24 SID 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	EFUSE_CTL	eFuse 控制寄存器	0x000 EFUSE_CTL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 6–24 SID 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x004	EFUSE_ADDR	eFuse 地址	0x004 EFUSE_ADDR
0x008	EFUSE_WDATA	eFuse 写数据	0x008 EFUSE_WDATA
0x00C	EFUSE_RDATA	eFuse 读数据	0x00C EFUSE_RDATA
0x010	EFUSE_TIMING_LOW	eFuse 时序低位	0x010 EFUSE_TIMING_LOW
0x014	EFUSE_PWR_CTL	eFuse 电源控制	0x014 EFUSE_PWR_CTL
0x0FC	SID_VER	SID 版本	0x0FC SID_VER
0x200~0x2FF	EFUSE_BUFFER	eFuse 数据	0x200~0x2FF EFUSE_BUFFER

6.3.6. 寄存器描述

6.3.6.1. 0x000 EFUSE_CTL

默认值：0x00000200			eFuse 控制（eFuse Control）
位域	类型	默认值	描述
31:29	–	–	–
28	R/W	0x0	BROM_PRIV_LOCK BROM 特权锁，特权包括： • eFuse NV CNTR 区域可写。 • JTAG 解锁功能可使能。 • eFuse SSK 的 CE 运算结果可输出到 SRAM。 • 0：BROM 特权可用，软件可以使用相关特权功能 • 1：BROM 特权关闭，软件无法使用相关特权功能。写 1 后在下次 POR 之前无法清零。 BROM 中会配置该位为 1，确保相关特权功能仅在 BROM 中可用，其他软件无法更改。
27:16	WO	0x0	EFUSE_OP_CODE eFuse 操作码 为防止误操作，设置为写入 0xA1C 后允许 eFuse 进行读写操作。
15:13	–	–	–
12:8	RO	0x2	EFUSE_STATUS eFuse 状态机状态 • 1：开机自动读取中 • 2：空闲中 • 4：烧录中 • 8：读取中 • 异步设计，开机自动读取结束状态查询该字段为 2。 • 写结束状态建议查询 EFUSE_WRITE_START。 • 读结束状态建议查询 EFUSE_READ_START。
7:5	–	–	–
4	R/WAC	0x0	EFUSE_READ_START

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000200			eFuse 控制（eFuse Control）
位域	类型	默认值	描述
			eFuse 读启动寄存器 • 0：无操作 • 1：启动 eFuse 写操作。 写该位时与 EFUSE_OP_CODE = 0xA1C 同时写入。写 1 启动 eFuse 读取，读取完该位自动清零。
3:1	–	–	–
0	R/WAC	0x0	EFUSE_WRITE_START eFuse 写启动寄存器： • 0：无操作 • 1：启动 eFuse 写操作。 写该位时与 EFUSE_OP_CODE = 0xA1C 同时写入。 写 1 启动 eFuse 烧写，烧写完该位自动清零。期间会自动开关 LDO，无需配置开关 LDO。

6.3.6.2. 0x004 EFUSE_ADDR

默认值：0x00000000			eFuse 地址（eFuse Address）
位域	类型	默认值	描述
31:9	–	–	–
8:0	R/W	0x0	EFUSE_ADDR eFuse 读写地址寄存器 全 4Kbit 空间读写，以 BYTE 为单位，由于读写操作按照 32 位进行，低两位需配置为 0。

6.3.6.3. 0x008 EFUSE_WDATA

默认值：0x00000000			eFuse 写数据（eFuse Write Data）
位域	类型	默认值	描述
31:0	R/W	0x0	EFUSE_WDATA eFuse 写数据寄存器 **注意 eFuse 为单次烧写，默认未烧写时候为 0，烧写为 1 后无法再变回为 0该字段对应的 bits 为 1，则对应进行烧写，对应的 bits 为 0 即不进行烧写， 32bits 可以分多次针对不同 bits 进行烧写**

6.3.6.4. 0x00C EFUSE_RDATA

默认值：0x00000000			eFuse 读数据（eFuse Read Data）
位域	类型	默认值	描述
31:0	RO	0x0	EFUSE_RDATA eFuse 读数据寄存器

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6.3.6.5. 0x010 EFUSE_TIMING_LOW

默认值：0x04026536			eFuse 时序低位（eFuse Timing）
位域	类型	默认值	描述
31:24	R/W	0x04	TAEN_RD 单次读数据处理时间所占的时钟周期数
23:16	R/W	0x02	TRD 单次读数据时高电平所占的时钟周期数
15:8	R/W	0x65	TAEN_PGM 单次写数据处理时间所占的时钟周期数
7:0	R/W	0x36	TPGM 单次写数据时高电平所占的时钟周期数

6.3.6.6. 0x014 EFUSE_PWR_CTL

默认值：0x00000C04			eFuse 电源控制（eFuse Power Control）
位域	类型	默认值	描述
31:16	–	–	–
15:8	R/W	0xC	VCC_EFUSE_DLY
7:5	–	–	–
4	R/W	0x0	PWR_EN_FORCE • 0：硬件自动使能。配置为 0 时由硬件自动使能，硬件使能时序可由 PWR_EN_DLY 字段控制。 • 1：软件强制使能
3:0	R/W	0x4	PWR_EN_DLY 最大有效值为 0xE，设置为 0xF 等同于 0xE，实际延迟为 VCC_EFUSE_DLY × 2 × (PWR_EN_DLY + 1)

6.3.6.7. 0x080 BROM_PRIV

默认值：0x00000000			BROM 特权（BROM Privilege）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0	JTAG_UNLOCK JTAG 解锁 • 0：未启动 JTAG 解锁 • 1：启动 JTAG 解锁 仅在 JTAG_LOCK = 1 时有效。 优先级高于 JTAG_LOCK（来自 eFuse），解锁功能仅在 BROM_PRIVILEGE_LOCK 为 0 时才有效。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			BROM 特权（BROM Privilege）
位域	类型	默认值	描述
			若 BROM_PRIVILEGE_LOCK 为 1，即使 JTAG_UNLOCK 设置为 1，也不会启动 JTAG 解锁。

6.3.6.8. 0x0FC SID_VER

默认值：0x00000101			SID 版本（SID Version）
位域	类型	默认值	描述
31:0	RO	0x00000101	VERSION 模块版本。 V1.1

6.3.6.9. 0x200~0x2FF EFUSE_BUFFER

默认值：0x00000000			eFuse 数据 （EFUSE DATA）
位域	类型	默认值	描述
31:0	RO	0x0	EFUSE_BUFFER eFuse 数据 芯片上电复位，会将 eFuse Cell 值同步到该区域。 配置寄存器发起读操作，也会将 eFuse 值同步到该区域。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

7. 启动

7.1. 模块概述

BROM 程序的位置从地址 0x3000_0000 处开始，大小64 KB。芯片在上电复位 (POR) 时即从地址 0x3000_0000 处按照选择的启动类型和启动介质开始执行启动指令。

BROM 程序支持下列启动相关功能：

启动介质选择	• eMMC • SD Card • SD Card FAT32/ exFAT • SPI NAND • SPI NOR • USB DISK FAT32/exFAT
使用 eFuse 配置启动介质	可通过 eFuse 选择启动介质，在没有设置相关选择 eFuse 的情况下，则按照固定顺序逐个介质尝试启动
安全启动	• 支持固件签名校验（RSA-2048） • 支持加密固件（AES-128）
升级模式	• 通过 USB 升级 • 通过 UART 烧录 • 通过 SD 卡升级

7.2. 选择启动类型

BROM 支持以下两种启动类型：

- 正常启动，即 BROM 从启动介质中读取并且执行镜像文件进行启动。

  正常启动支持多种启动介质，用户可以通 过 eFuse 烧录选择固定的启动介质。如果用户未设置固定启动介质，BROM 则按照 图 7-2 : BROM 默认的启动介质顺序 执行启动。关于如何设置固定启动介质，请查看启动介质选择。

- 升级模式，即 BROM 在所有启动介质中均未读取到合法的启动镜像则进入升级模式。

  在升级模式下，用户可通过以下方式烧录升级镜像：

  - USB 升级
  - UART 升级
  - SiP Flash 烧录：

    直接读写 SiP SPI Flash，仅对合封了 SPI Flash 的芯片有效。在此种模式下，芯片将合封在内部的 SPI Flash 引脚映射到外部，使用特制的板卡，可以使用烧录器对内部的 SPI Flash 进行直接读写。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

7.2.1. 正常启动

7.2.1.1. 启动介质选择

BROM 程序支持以下启动介质：

- eMMC
- SD Card
- SD Card FAT32/ exFAT
- SPI NAND
- SPI NOR
- USB DISK FAT32/exFAT

BROM 支持以下启动介质顺序选择：

1. 通过 eFuse 配置固定的启动介质

   用户可以 正常启动选择固定的启动介质。启动过程中，BROM 会读取对应的配置， 尝试从选择的启动介质进行启动。

2. 默认的启动介质顺序

   如用户未通过 eFuse 配置固定的启动介质，BROM 则按照以下默认的启动介质顺序逐一尝试启动：




图 7–1 BROM 默认的启动介质顺序

> **注：**
> 如果 BROM 通过上述启动介质顺序执行启动时均未成功，则需要进入升级模式。

7.2.1.2. 使用 eFuse 配置启动介质

用户可以通过配置 eFuse 中的以下三个字段选择固定的启动介质：

1. **Skip SD/UDISK Phase**：BROM 跳过可插拔介质。

   BROM 在启动过程中首先执行 SD 卡/ UDISK 检查，检查是否有插入可启动的 SD 量产卡或者量产 U 盘，如有，则优先运行 SD 卡/ U 盘中的固件。

2. **Primary boot device**：通过 eFuse 烧录首选启动介质。如果该字段值有效，BROM 直接尝试从该字段指定的介质读取固件。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

3. **Secondary boot device**：通过 eFuse 烧录次选启动介质。

   如果用户没有烧录有效的 **Primary boot device** 值，或者 BROM 从 **Primary boot device** 读取固件失败且 **Secondary boot device** 值有效，则尝试从 **Secondary boot device** 指定的介质读取固件。

关于 eFuse 中的启动配置，可查看 正常启动。

BROM 在执行启动的过程中，对相同的启动介质只会尝试一次启动。

如果 **Primary boot device** 和 **Secondary boot device** 都设为 SD 卡启动且未设置跳过前置的 SD 卡启动阶段，按照流程，BROM 会尝试从 SD 卡启动三次，但是 BROM 会记录是否已经尝试过通过该介质启动，如果尝试过则不再尝试。因此实际上 BROM 只会尝试一次，后续两次直接被跳过。

启动介质的有效值如下表所示：

表 7–1 启动介质索引值

eFuse 启动介质索引值	描述
0x0	默认值，没有配置启动介质，按照固定顺序尝试
0x1	SPI NAND（仅支持 SPI0 启动）
0x2	SPI NOR（仅支持 SPI0 启动）
0x3	SDMC0 eMMC
0x4	SDMC1 SD Card
0x5	UDISK
其他	无效值，等同 0x0

7.2.1.3. eFuse 中的 BROM 配置区域

下表列出了 eFuse 中的 64 位 BROM 配置位域及其详情：

表 7–2 BROM 配置位域

位域	字段	默认值	功能描述
63:20	–	–	–
19:18	SDMC sample phase	0	• 0: 0 度 • 1：90 度 • 2：180 度 • 3：270 度
17:16	SDMC drive phase	0	• 0：180 度 • 1：270 度 • 2：0 度 • 3：90 度
15	CPU High speed enable	0	• 0：BROM CPU 24MHz，AXI/AHB 60MHz • 1：BROM 设置 CPU 216MHz，AXI/AHB 200MHz
14	Checksum disable	0	• 0：BROM 校验所读取镜像的 32 位累加校验和 • 1：BROM 不校验所读取镜像的 32 位累加校验和

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 7–2 BROM 配置位域 (续)

位域	字段	默认值	功能描述
13	PLL_FRA0 disable	0	• 0：PLL_FRA0 使能，默认输出频率 1008MHz • 1：PLL_FRA0 关闭
12	PLL_INT1 disable	0	• 0：PLL_INT1 使能，默认输出频率 1.2GHz • 1：PLL_INT1 关闭
11	SPI DMA disable	0	• 0：SPI NOR/SPI NAND 读取数据时，使用 DMA • 1：SPI NOR/SPI NAND 读取数据时，不使用 DMA
10	md5_veri_dis	0	• 0：BROM 启动时，使用 MD5 来校验启动镜像，CE 计算 • 1：BROM 启动时，不使用 MD5 来校验启动镜像
9	SD/eMMC DMA disable	0	• 0：SD/eMMC 读取数据时，使用 DMA • 1：SD/eMMC 读取数据时，不使用 DMA
8	Skip SD/UDISK Phase	0	• 0：启动时，总是先尝试从 SD card/U 盘 启动。用于量产或开发调试 • 1：启动时，直接按照选定的启动介质进行启动
7:4	Secondary boot device	0	次选启动介质，具体值参考启动介质索引值。
3:0	Primary boot device	0	首选启动介质，具体值参考 启动介质索引值。

7.2.1.4. 启动介质选择

BROM 程序支持以下启动介质：

- eMMC
- SD Card
- SD Card FAT32/ exFAT
- SPI NAND
- SPI NOR
- USB DISK FAT32/exFAT

BROM 支持以下启动介质顺序选择：

1. 通过 eFuse 配置固定的启动介质

   用户可以 使用 eFuse 配置启动介质选择固定的启动介质。启动过程中，BROM 会读取对应的配置， 尝试从选择的启动介质进行启动。

2. 默认的启动介质顺序

   如用户未通过 eFuse 配置固定的启动介质，BROM 则按照以下默认的启动介质顺序逐一尝试启动：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 7–2 BROM 默认的启动介质顺序

注：
如果 BROM 通过上述启动介质顺序执行启动时均未成功，则需要进入升级模式。

7.2.1.5. 使用 eFuse 配置启动介质

用户可以通过配置 eFuse 中的以下三个字段选择固定的启动介质：

1. **Skip SD/UDISK Phase**：BROM 跳过可插拔介质。

   BROM 在启动过程中首先执行 SD 卡/ UDISK 检查，检查是否有插入可启动的 SD 量产卡或者量产 U 盘，如有，则优先运行 SD 卡/ U 盘中的固件。

2. **Primary boot device**：通过 eFuse 烧录首选启动介质。如果该字段值有效，BROM 直接尝试从该字段指定的介质读取固件。

3. **Secondary boot device**：通过 eFuse 烧录次选启动介质。

   如果用户没有烧录有效的 **Primary boot device** 值，或者 BROM 从 **Primary boot device** 读取固件失败且 **Secondary boot device** 值有效，则尝试从 **Secondary boot device** 指定的介质读取固件。

关于 eFuse 中的启动配置，可查看 eFuse 中的 BROM 配置区域。

BROM 在执行启动的过程中，对相同的启动介质只会尝试一次启动。

如果 **Primary boot device** 和 **Secondary boot device** 都设为 SD 卡启动且未设置跳过前置的 SD 卡启动阶段，按照流程，BROM 会尝试从 SD 卡启动三次，但是 BROM 会记录是否已经尝试过通过该介质启动，如果尝试过则不再尝试。因此实际上 BROM 只会尝试一次，后续两次直接被跳过。

启动介质的有效值如下表所示：

表 7–3 启动介质索引值

eFuse 启动介质索引值	描述
0x0	默认值，没有配置启动介质，按照固定顺序尝试
0x1	SPI NAND（仅支持 SPI0 启动）
0x2	SPI NOR（仅支持 SPI0 启动）
0x3	SDMC0 eMMC
0x4	SDMC1 SD Card
0x5	UDISK

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 7–3 启动介质索引值 (续)

eFuse 启动介质索引值	描述
其他	无效值，等同 0x0

7.2.1.5.1. eFuse 中的 BROM 配置区域

下表列出了 eFuse 中的 64 位 BROM 配置位域及其详情：

表 7–4 BROM 配置位域

位域	字段	默认值	功能描述
63:20	–	–	–
19:18	SDMC sample phase	0	• 0: 0 度 • 1：90 度 • 2：180 度 • 3：270 度
17:16	SDMC drive phase	0	• 0：180 度 • 1：270 度 • 2：0 度 • 3：90 度
15	CPU High speed enable	0	• 0：BROM CPU 24MHz，AXI/AHB 60MHz • 1：BROM 设置 CPU 216MHz，AXI/AHB 200MHz
14	Checksum disable	0	• 0：BROM 校验所读取镜像的 32 位累加校验和 • 1：BROM 不校验所读取镜像的 32 位累加校验和
13	PLL_FRA0 disable	0	• 0：PLL_FRA0 使能，默认输出频率 1008MHz • 1：PLL_FRA0 关闭
12	PLL_INT1 disable	0	• 0：PLL_INT1 使能，默认输出频率 1.2GHz • 1：PLL_INT1 关闭
11	SPI DMA disable	0	• 0：SPI NOR/SPI NAND 读取数据时，使用 DMA • 1：SPI NOR/SPI NAND 读取数据时，不使用 DMA
10	md5_veri_dis	0	• 0：BROM 启动时，使用 MD5 来校验启动镜像，CE 计算 • 1：BROM 启动时，不使用 MD5 来校验启动镜像
9	SD/eMMC DMA disable	0	• 0：SD/eMMC 读取数据时，使用 DMA • 1：SD/eMMC 读取数据时，不使用 DMA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 7–4 BROM 配置位域 (续)

位域	字段	默认值	功能描述
8	Skip SD/UDISK Phase	0	• 0：启动时，总是先尝试从 SD card/U 盘 启动。用于量产或开发调试 • 1：启动时，直接按照选定的启动介质进行启动
7:4	Secondary boot device	0	次选启动介质，具体值参考启动介质索引值。
3:0	Primary boot device	0	首选启动介质，具体值参考 启动介质索引值。


7.2.2. 升级模式

BROM 阶段使用升级模式的具体步骤如下：

1. 选择升级模式启动。使用以下两种方式均可进入升级模式启动：
   - 按住 **UPGRADE–BOOT** 按键，使芯片上电，BROM 进入升级模式。
   - BROM 尝试所有启动介质均未成功启动，则自动进入升级模式。
2. 等待 BROM 轮询检测建立 USB 或 UART 连接连接。

   BROM 支持两种传输方式：USB 和 UART，因此进入在线升级模式之后，BROM 会轮询检测， 分别尝试建立 USB 连接或者 UART 连接。
3. BROM 成功建立其中一种连接，进入升级模式。

详细流程可见下表：



7.2.2.1. 数据通信协议

升级通信协议以 USB 升级为基础，扩展支持 UART。通信协议分为三层结构：

- 应用层
- 传输层
- 物理层

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

其中应用层为物理传输无关的命令通信，传输层将具体的命令和数据进行封装，物理层处理具体物理连接相关的通信操作。




图 7–3 发送数据




图 7–4 接收数据

7.2.2.2. USB 升级

完整的固件升级流程分为两个阶段：

1. BROM 阶段：完成系统运行环境的初始化， 包括初始化 DDR，下载并运行下一级升级程序。
2. U–Boot 阶段：实现固件下载和烧录等功能。

USB 升级功能通过实现基于 USB Bulk 传输的自定义设备来完成的，设备端与主机端通过自定义的 USB 升级协议进行通信。

7.2.2.2.1. 自定义传输设备

端点 (End Point) 是设备与主机之间进行数据传输的逻辑接口。自定义的 USB Bulk 传输设备包含下面几个端点：

1. EP0

   EP0 属于控制端点，数据传输为双向传输，用于对设备进行枚举和基本的控制。在设备完成配置之前， 只有 EP0 端点可用，主机通过 EP0 来发送命令，获取设备的信息，并通过它来配置设备。 EP0 端点没有专门的描述符，只需要在设备描述符中定义它的最大包长度。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

2. EP Bulk–in

   EP Bulk–in 端点，用来从设备端传输数据和状态给主机端，对设备端而言，是一个数据发送端点。该端点采用 Bulk 传输模式。

3. EP Bulk–out

   EP Bulk–out 端点，用来从主机端传输命令和数据给设备端，对设备端而言，是一个数据接收端点。该端点使用 Bulk 传输模式。

初始化过程中，传输设备需要提供下列描述符。

- 设备描述符 (Device Descriptor)
  - 必须提供 idVendor 和 idProduct 信息。
  - Vendor ID 需要向 USB–IF 购买，Product ID 由厂商自定义。

    AIC 购买的 Vendor ID 为 0x33C3，USB 升级所用的 Product ID 为 0x6677 (”fw” 的 ASCII 码值，表示用于 firmware upgrade) 。

Offset	Field	Size	Value	Description
0	*bLength*	Byte	12h	Size of this descriptor in bytes.
1	*bDescriptorType*	Byte	01h	DEVICE descriptor type.
2	*bcdUSB*	Word	????h	*USB Specification* Release Number in Binary-Coded Decimal (i.e. 2.10 = 210h). This field identifies the release of the *USB Specification* with which the device and is descriptors are compliant.
4	*bDeviceClass*	Byte	00h	**Class is specified in the interface descriptor.**
5	*bDeviceSubClass*	Byte	00h	**Subclass is specified in the interface descriptor.**
6	*bDeviceProtocol*	Byte	00h	**Protocol is specified in the interface descriptor.**
7	*bMaxPacketSize0*	Byte	??h	Maximum packet size for endpoint zero. (only 8, 16, 32, or 64 are valid **(08h, 10h, 20h, 40h)**).
8	*idVendor*	Word	????h	Vendor ID (assigned by the USB-**IF**).
10	*idProduct*	Word	????h	Product ID (assigned by the manufacturer).
12	*bcdDevice*	Word	????h	Device release number in binary-coded decimal.
14	*iManufacturer*	Byte	??h	Index of string descriptor describing the manufacturer.
15	*iProduct*	Byte	??h	Index of string descriptor describing this product.
16	*iSerialNumber*	Byte	??h	Index of string descriptor describing the device's serial number. **(Details in 4.1.1 below)**
17	*bNumConfigurations*	Byte	??h	Number of possible configurations.

- 配置描述符 (Configuration Descriptor)

  bNumInterfaces 设置为 1，仅支持一个 Bulk–Only 接口。bmAttributes 设置为 0x80。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

Offset	Field	Size	Value	Description
0	*bLength*	Byte	09h	Size of this descriptor in bytes.
1	*bDescriptorType*	Byte	02h	CONFIGURATION Descriptor Type.
2	*wTotalLength*	Word	????h	Total length of data returned for this configuration. Includes the combined length of all descriptors (configuration, interface, endpoint, and class- or vendor-specific) returned for this configuration.
4	*bNumInterfaces*	Byte	??h	Number of interfaces supported by this configuration. **The device shall support at least the Bulk-Only Data Interface.**
5	*bConfigurationValue*	Byte	??h	Value to use as an argument to the *SetConfiguration()* request to select this configuration.
6	*iConfiguration*	Byte	??h	Index of string descriptor describing this configuration.
7	*bmAttributes*	Byte	?0h	Configuration characteristics: **Bit** **Description** 7 Reserved (set to one) 6 Self-powered 5 Remote Wakeup 4..0 Reserved (reset to zero) **Bit** 7 is reserved and must be set to one for historical reasons. **For a full description of this *bmAttributes* bitmap, see the *USB 1.1 Specification*.**
8	*MaxPower*	Byte	??h	Maximum power consumption of the USB device from the bus in this specific configuration when the device is fully operational. Expressed in 2mA units (i.e. 50 = 100mA)

• 接口描述符 (Interface Descriptor)

bNumEndpoints 设置为 0，包含 Bulk–in, Bulk–out 两个端点。 bInterfaceClass，bInterfaceSubClass 和 bInterfaceProtocol 设置为 0xff ，表示自定义类型。

Offset	Field	Size	Value	Description
0	*bLength*	Byte	09h	Size of this descriptor in bytes.
1	*bDescriptorType*	Byte	04h	INTERFACE Descriptor Type.
2	*bInterfaceNumber*	Byte	0?h	Number of interface. Zero-based value identifying the index in the array of concurrent interfaces supported by this configuration.
3	*bAlternateSetting*	Byte	??h	Value used to select alternate setting for the interface identified in the prior field.
4	*bNumEndpoints*	Byte	??h	Number of endpoints used by this interface (excluding endpoint zero). **This value shall be at least 2.**
5	*bInterfaceClass*	Byte	08h	**MASS STORAGE Class.**
6	*bInterfaceSubClass*	Byte	0?h	Subclass code (assigned by the USB-IF). **Indicates which industry standard command block definition to use. Does not specify a type of storage device such as a floppy disk or CD-ROM drive.** **(See *USB Mass Storage Overview Specification*)**
7	*bInterfaceProtocol*	Byte	50h	**BULK-ONLY TRANSPORT.** **(See *USB Mass Storage Overview Specification*)**
8	*iInterface*	Byte	??h	Index to string descriptor describing this interface.

• Bulk–in 端点描述符 (Bulk–in Endpoint Descriptor)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

Offset	Field	Size	Value	Description
0	*bLength*	Byte	07h	Size of this descriptor in bytes.
1	*bDescriptorType*	Byte	05h	ENDPOINT Descriptor Type.
2	*bEndpointAddress*	Byte	8?h	The address of this endpoint on the USB device. The address is encoded as follows. Bit — Description 3..0 — The endpoint number 6..4 — Reserved, set to 0 7 — 1 = In
3	*bmAttributes*	Byte	02h	This is a Bulk endpoint.
4	*wMaxPacketSize*	Word	00??h	Maximum packet size. Shall be 8, 16, 32 or 64 bytes (08h, 10h, 20h, 40h).
6	*bInterval*	Byte	00h	Does not apply to Bulk endpoints.

- Bulk–out 端点描述符 (Bulk–out Endpoint Descriptor)

Offset	Field	Size	Value	Description
0	*bLength*	Byte	07h	Size of this descriptor in bytes.
1	*bDescriptorType*	Byte	05h	ENDPOINT descriptor type.
2	*bEndpointAddress*	Byte	0?h	The address of this endpoint on the USB device. This address is encoded as follows: Bit — Description 3..0 — Endpoint number 6..4 — Reserved, set to 0 7 — 0 = Out
3	*bmAttributes*	Byte	02h	This is a Bulk endpoint.
4	*wMaxPacketSize*	Word	00??h	Maximum packet size. Shall be 8, 16, 32 or 64 bytes (08h, 10h, 20h, or 40h).
6	*bInterval*	Byte	00h	Does not apply to Bulk endpoints.

具体的细节可以参考《Universal Serial Bus Mass Storage Class Bulk–Only Transfer》。

7.2.2.3. UART 升级

UART 传输涉及以下几个关键字符：

名称	数值	说明
SOH	0x01	Start of Heading
STX	0x02	Start of Text
ACK	0x06	Acknowledge
DC1	0x11	Device Control，定义为切换到主机发送状态
DC2	0x12	Device Control，定义为切换到主机接收状态
NAK	0x15	Negative Acknowledge
CAN	0x18	Cancel
A	0x41	ASCII 字符 ‘A’，从机程序发出的连接信号
C	0x43	ASCII 字符 ‘C’，主机程序发出的连接信号

1. 设置传输波特率

   BROM 阶段使用的串口参数：


波特率	数据位	校验位	停止位	流控制
115200	8	N	1	N

2. 建立连接

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

在连接检测阶段，由从机程序主动发出就绪信号，主机程序检测并回应的方式建立连接。

从机程序运行起来首先发送字符 A，表示就绪，并等待主机程序回应 ACK。如果等待超时， 则重复发送字符 A，进入等待。该过程循环执行，直到收到主机程序的 ACK 回复。 主机程序就绪时接收到字符 A，则应发送 ACK 建立连接。



从机程序的连接处理流程：




图 7–5 从机端建立连接的流程

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

主机程序的连接处理流程：





图 7–6 主机端建立连接的流程

3. 掉线检测。

   在没有传输任务的情况下，主机程序应该每隔 0.5 秒发送一次 C 进行确认连接状态， 如果收到 ACK，表明连接有效，超时则表明连接已经断开。

   从机程序通过命令通信的间隔时间进行掉线检测，即最后一次接收到有效的命令的时间到当前时间之间， 如果间隔超过 3 秒，则认为掉线，重新进入建立连接的状态，主动向外发出字符 A。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



4. 数据传输。

   主机程序与从机程序完成连接阶段即进入数据传输阶段。

   本协议的数据传输过程的一个特点是，数据传输是一个主机驱动的过程，从机总是被动响应。 即主机程序控制整个数据传输过程，从机程序是一个被动响应命令的程序。这也是为了保持与 USB 升级协议的行为一致。 这个特点与 YMODEM 协议相反。YMODEM 协议是一个从机驱动的协议，从机程序驱动数据的传输。

   关键点：

   a. 无论是主机程序还是从机程序，只有处于数据传输阶段才可以传输数据

   b. 数据传输阶段，主机程序和从机程序都要区分两个状态：数据发送状态和数据接收状态

   c. 从机程序不会主动传输数据，传输数据的动作，总是被动触发

   状态切换

   为了描述方便，在数据传输阶段的状态统一分为两个状态进行描述：

   - 主机发送状态
   - 主机接收状态

   默认情况下，系统处于主机发送状态（从机程序的角度为数据接收状态）。 在该状态下主机程序仅向外发送数据帧，并且等待 ACK。从机程序等待读取数据帧， 读取校验正确之后，发送 ACK。


   状态切换由主机程序执行。当主机程序需要接收数据时，通过发送 DC2(RECV) 给从机程序， 从机程序回复 ACK 之后，通信状态切换为主机接收状态，此时从机程序可以发送数据帧， 主机程序等待接收数据帧，并且在校验正确后发送 ACK。

   当主机程序接收数据完毕，需要发送 DC1(SEND) 给从机程序，将状态切换到主机发送状态。

5. 传输流程

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

一个典型的数据传输流程如下图。



7.2.2.4. 升级流程

在进行固件升级的流程中，BROM 阶段需要完成下列任务：

1. 下载 Bootloader 到指定位置
2. 运行 Bootloader 进入 Bootloader 的升级模式

升级过程中，每一个参与升级的部分都视为升级固件的组件。制作升级固件时，每一个组件都有一个对应的组件描述信息。通过抽象化组件描述信息，可以形成一个统一的升级任务处理流程。具体的组件处理流程如下：

1. SET_FWC_META

   工具将对应的组件描述信息发送给设备端。设备端的升级程序依据描述信息，准备接收数据。

2. GET_BLOCK_SIZE

   工具获取本次组件传输的数据块大小，以数据块大小为单位发送组件数据。

3. SEND_FWC_DATA

   工具发送组件数据给设备端。设备端在接收数据的同时，对接收到的数据进行 CRC 校验。 接收完成之后，设备端依据接收的组件描述信息，对数据执行相应操作。例如，在 BROM 阶段， 如果组件是一个可执行程序，则在接收完成之后，运行组件。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

4. GET_FWC_CRC

   工具获取设备端计算的 CRC 校验值，判断组件的传输是否正确。

5. GET_FWC_BURN_RESULT

   工具获取设备端对组件数据的烧录是否正确。此步是一个统一的流程，但 BROM 不支持烧录组件，因此直接回复成功。

6. GET_FWC_RUN_RESULT

   工具获取组件运行的返回值。对于可执行组件，则将组件运行返回值传给工具端。 对于不可执行组件，则统一返回 0.

固件升级时，主机从固件包中顺序读取上述组件，按照流程逐个组件发送给设备端，即可完成 BROM 阶段的任务。

7.2.2.5. 通信和调试命令

BROM 阶段的升级模式支持以下命令：

1. 应用命令：

表 7–5 应用命令

命令	值	功能
GET_HWINFO	0x00	获取硬件相关信息。
GET_TRACEINFO	0x01	获取 BROM 的一些调试跟踪信息，AIC 内部命令。
WRITE	0x02	写数据到 CPU 可访问的地址空间。
READ	0x03	从 CPU 可访问的地址空间读取数据。
EXEC	0x04	指定位置开始运行程序。
JTAG_UNLOCK	0x06	解锁 JTAG。
BOOT_CONTINUE	0x07	跳出升级模式的循环，重新从存储设备启动。
SET_FWC_META	0x10	发送固件组件(Firmware Component)的描述信息。
GET_BLOCK_SIZE	0x11	获取传输的数据块大小，发送的有效数据须以该块大小为单位。
SEND_FWC_DATA	0x12	发送固件组件数据。
GET_FWC_CRC	0x13	获取设备端对所接收数据计算的 CRC 值，以确认传输是否出错。
GET_FWC_BURN_RESULT	0x14	获取组件烧录后，设备端的校验结果。
GET_FWC_RUN_RESULT	0x15	获取组件在运行之后的返回结果。

2. 调试命令：

   BROM 阶段的升级协议支持下列调试命令，用于芯片验证等调试场景，可以完成诸如读写内存，读写寄存器，以及下载一段程序并执行等操作。

   - WRITE
   - READ
   - EXEC

7.2.3. SiP Flash 烧录

对于量产场景，本芯片提供一种功能，即通过设置 SiP 在芯片内部的 SPI Flash 引脚映射，使得外部可访问，用于量产烧录。在量产场景下，由于没有启动镜像，BROM 会按照默认顺序尝试从所有的启动介质。当所有启动介质都尝试启动失败时，可通过设置引脚映射，使用此功能。以下为详细步骤：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. 设置以下引脚映射：

> **注：**
> Hold 和 WP 引脚没有做映射，内部为上拉状态。

引脚	功能
PB6	CS
PB7	MISO
PB8	MOSI
PB9	CLK

2. 引脚设置完成之后，BROM 即进入升级模式。

   如果在升级模式下，成功进行 USB 或者 UART 的连接， 此时引脚映射会被取消。

3. 如果启动失败，则打开所有可能的烧录方式，包括引脚映射到外部。

   引脚映射只是 SiP Flash 烧录的一种方式，其他烧录方式仍然适用于 SiP Flash。

4. 固件烧录。使用引脚映射的方式进行烧录量产时，需要将芯片插到特制的板卡，然后使用烧录器进行烧录。

7.3. 时钟配置

BROM 阶段使用的总线和模块，以及各模块的时钟配置如下表所示。

表 7–6 BROM 阶段模块时钟配置

名字	量产工作频率(MHz)	量产时钟来源	时钟源频率(MHz)	时钟除频
AXI	24	OSC24M	24	-
AHB	60	PLL_INT1	1200	20
APB0	24	OSC24M	24	-
APB1	24	OSC24M	24	-
CPU	24	OSC24M	24	-
SRAM	60	PLL_INT1	1200	20
SID	24	OSC24M	24	-
UART	24	OSC24M(APB1)	24	-
TIMER	24	OSC24M(APB1)	24	-
DMA	60	PLL_INT1(AHB)	1200	20
SDMC	24	PLL_FRA0	1008	21
SPI	24	PLL_FRA0	1008	21
SPIENC	60	PLL_INT1(AHB)	1200	20
CE	200	PLL_INT1	1200	6
USB	60	PLL_INT1(AHB)	1200	20

说明：


- SDMC/SPI 模块输入的频率为 48MHz，内部二分频，因此最大工作频率为 24MHz
- USB/DMA/SPIENC/SRAM/ROM 直接使用 AHB 的时钟频率

7.4. 安全启动

BROM 一般启动流程包括以下两个步骤：


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. 通过启动介质读取镜像。如图所示：



2. 验证镜像文件，即实现安全启动功能。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



安全启动功能可以帮助用户实现以下安全目标：

防止篡改	只有合法的固件才能在安全设备上运行，保护平台和数据。
防止抄板	固件只能在已授权的平台上运行，防止被复制到其他非授权平台。保护固件。

7.4.1. 安全启动配置

安全启动支持以下功能配置：

1. 密钥管理

   密钥分为签名秘钥 和固件加解密的密钥。有部分密钥在出厂阶段烧录在 eFuse 相关密钥区域， 部分密钥嵌入到启动镜像中，保存在存储介质。

   a. 签名密钥

      芯片支持对启动镜像进行签名，固定使用 RSA-2048 进行签名和验证。涉及的密钥和相关数据有：

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

a. RSA–2048 非对称密钥对（公钥和私钥）

RSA 密钥对可由 Openssl 工具生成。RSA 私钥用于对启动镜像进行签名，在生成量产固件时使用，厂商必须严密保管以防泄露。 RSA 公钥保存为标准的 DER 公钥文件，并且保存在启动镜像中，设备启动过程中 BROM 用其对加载的启动镜像进行签名认证。

b. ROTPK

为了保证公钥的真实性，需要将 RSA 公钥的数据摘要信息 (MD5) 烧录到 eFuse 的 ROTPK 区域， BROM 在使用公钥前首先要检查其数据摘要信息与 ROTPK 中的数据摘要信息是否一致。 ROTPK 需要在出厂时设置写保护，以防被恶意修改。

b. AES 密钥

芯片支持使用 AES–128 算法对启动镜像的可执行代码区域进行加密，其使用的密钥在出厂阶段烧录在 eFuse 的 SSK 区域。BROM 在启动时会使用 SSK 对固件进行解密。

SSK 区域需要在出厂时设置为仅硬件加解密模块可以读访问，CPU 不可读写，以防被攻击者读取到密钥的信息。

2. 签名验证：
   a. 将启动镜像加载到芯片内部 RAM 中。
   b. 首先计算公钥数据的数据摘要（MD5），与 ROTPK 中的值进行对比。
   c. 如果公钥有效，则使用公钥对镜像的签名数据进行解密，得到镜像的原始数据摘要。
   d. 重新计算镜像的数据摘要，并与原始数据摘要进行比较。
   e. 结果一致，则签名验证通过。
3. 固件解密
   a. 配置硬件加解密模块 (CE)，使用 SSK 对代码区域进行 AES–CBC 解密。
   b. 解密是原地进行的，直接覆盖原来的加密数据区域。
4. 安全 eFuse 配置

   eFuse 中与启动安全相关的区域有：
   a. SECURE
   b. SSK
   c. ROTPK

7.4.2. 镜像格式要求

BROM 在启动过程中解析专有的启动镜像，第一级引导程序的镜像格式必须符合下表的要求。

表 7–7 启动镜像格式

数据区域	数据分块	字段	字节	描述
Signed Area	HEAD1 (8B)	Magic	4	特征字符串，固定为 ” AIC ”
		Checksum	4	32 bit 累加和校验的校验值。安全启动方案设为 0.
	HEAD2 (248B)	Header version	4	本文件头结构的版本号，当前版本为 v1.0: 0x00010001
		Image length	4	从文件开头到结束的总数据长度
		Firmware version	4	固件版本号，不同版本之间应单调递增
		Loader length	4	第一级引导程序的有效数据的长度，不包括填充数据

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 7–7 启动镜像格式 (续)

数据区域	数据分块	字段	字节	描述
		Load address	4	镜像数据加载到内存的目标地址
		Entry point	4	第一级引导程序的可执行代码入口地址
		Signature algorithm	4	0：没有签名，仅计算 Checksum。1：RSA–2048。
		Encryption algorithm	4	0：固件不加密。1：AES–128–CBC 加密
		Signature result offset	4	数字签名数据区域的偏移，从文件头开始计算
		Signature result length	4	数字签名的长度
		Signature key offset	4	RSA 公钥数据区域的偏移
		Signature key length	4	RSA 公钥数据的长度
		IV data offset	4	AES–CBC IV 数据区域的偏移
		IV data length	4	IV 的长度
		Private data offset	4	第一级引导程序私有数据区域的偏移
		Private data length	4	第一级引导程序私有数据区域的长度
		PBP offset	4	PBP 数据区域的偏移
		PBP length	4	PBP 数据的长度
		Padding	176	填充，使得头部刚好 256 字节
	DATA1	Loader binary data	X	第一级引导程序的保存区域
		Padding	X	增加填充，使得 256 字节对齐
	DATA2	Private data area	X	存放镜像代码中可能使用的私有数据。
		Signature key area	X	存放 RSA 公钥，DER 格式的密钥文件。应 4 字节对齐。
		IV data area	16	存放 AES IV 数据，16 字节。应 4 字节对齐。
		PBP area	X	存放 PBP 程序。应 16 字节对齐。
		Padding	X	填充，使得 256 byte 对齐，方便计算数字签名
–	SIGN	Signature result area	256	前面所有内容的数字签名或 MD5

这里所描述的启动镜像是 BROM 读取的第一级引导程序（First Stage Boot Loader）。BROM 需要启动镜像提供必要的信息，以帮助 BROM 做初始化，并且找到正确的引导代码运行。在打开安全启动的情况下，还需要提供必要的信息以帮助 BROM 对镜像进行签名认证，甚至对相关数据段进行解密。这里的安全镜像格式固定前面 256 字节保存相关的信息，第一级引导程序的内容固定存放在 DATA1 区域中。

在安全启动的应用中，如果方案中需要对第一级引导程序进行加密，则只需要加密 DATA1 的内容。安全启动的应用中，总是需要对 HEAD1/HEAD2/DATA1/DATA2 的数据进行签名。在签名和加密都使能的情况下，主机工具总是先对 DATA1 进行加密，再对 HEAD1/HEAD2/DATA1/DATA2 进行签名。

注：

RSA 签名，使用的签名方案为 RSASSA–PKCS1–v1_5。具体格式参考《RFC 3447》第 9.2 章节。

7.4.2.1. 校验值的计算

1. MD5 校验

   当 RSA 签名没有启用时，BROM 优先使用 MD5 来校验启动镜像的完整性，BROM 中使用 CE 计算 MD5 的值，以加快校验速度。

   - MD5 计算区域：镜像格式的 HEAD2、DATA1、DATA2 区域
   - MD5 结果的存放：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- SIGN 区域存放 16 字节的 MD5 结果
- `Signature result offset` 存放 MD5 的开始位置
- `Signature result length` 存放 MD5 结果的长度

- MD5 的校验

a. BROM 计算 HEAD2、DATA1、DATA2 区域的 MD5 值

b. 新计算的结果，与 SIGN 区域的 MD5 值进行比较

2. Checksum

在不打开安全启动的情况下，BROM 可以使用 Checksum 对读取的固件数据进行校验，Checksum 的计算和校验方法如下：

- 计算的方法首先将固件的 check sum 字段置为 0。然后按照 32 bit 的方式计算整个固件的累加和。将累加和的值按位取反，然后填写到 check sum 字段中。
- 校验的方法将固件按照 32 bit 的方式，计算整个固件的累加和。累加和的结果应该是 0xFFFFFFFF， 或者加 1 应该是 0。如果不是，则校验失败。

注：

- 非安全启动时，BROM 默认使用 MD5 进行启动镜像校验，但是也可以通过 eFuse 关闭 MD5 校验，回退到 Checksum 校验
- 如果 Checksum 与 MD5 同时提供，则主机计算校验值时，应先生成 MD5 校验值，再计算 Checksum

7.4.2.2. Load address 和 entry point

制作启动镜像时，可以根据实际需要，指定 load_address。

load_address 和 entry_point 如果设置为 0，则表示当前固件应在当前位置运行，并且 entry_point 就在 DATA1 区域的开始位置。

注：
SRAM 的前 16KB 是给 BROM 使用的，指定 load address 时，需要避开相应的地址空间。

7.4.2.3. 版本号信息

固件的版本号格式为：Major.Minor.Revision 与版本号相对应的还有一个防回滚版本计数值（Anti-Rollback Version Counter），每一次版本变更，该计数值都应该累加 1。 在使能固件防回滚功能时，BROM 会检查该值。

上述版本信息在镜像格式头（Firmware version）中的存放顺序如下：


名字	字节	说明
Anti-Rollback Version Counter	1	第一字节，防回滚版本计数值，应从 1 开始计数
Revision	1	第二字节，修改编号
Minor	1	第三字节，小版本号
Major	1	第四字节，主版本号

注：
固件版本号是给用户填写，用来进行固件版本管理使用的。BROM 程序不会对固件版本号的 Major.Minor.Revision 值进行检查。本芯片不支持防回滚版本计数。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

7.4.3. JTAG 安全保护

JTAG 使能受 SID 控制，用于对芯片做安全保护。图 7–7 : JTAG 安全保护硬件逻辑及使用场景如下：



	JTAG_LOCK	JTAG_UNLOCK	JTAG_EN
默认出厂芯片	0	0/1	1
关闭JTAG的芯片	1	上电默认值为0 BROM认证失败写0	0
关闭JTAG的芯片	1	BROM认证成功写1	1

图 7–7 JTAG 安全保护硬件逻辑及使用场景

对于关闭 JTAG 的安全芯片方案，用户可以使用安全密钥进行认证， 认证成功后由 BROM 开启 UNLOCK 位来打开 JTAG。

注：
JTAG_UNLOCK 位只在 BROM 中进行读写，通过 BROM_PRIVILEGE_LOCK 实现。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8. 时钟和电源

8.1. Clock Manage Unit (CMU)

Clock Management Unit (CMU) 用于配置系统时钟，包括 PLL 频率和展频、 AXI/ AHB/ APB 总线时钟、各模块输入时钟、以及 IO 输出时钟。

8.1.1. 特性说明

- 两种锁相环共四个 PLL
- 两个 PLL_INT，无小数分频和展频功能，可旁路直接输出 CLK_24M 时钟
- 两个 PLL_FRA，带小数分频和展频功能，可旁路直接输出 CLK_24M 时钟
- CPU 时钟可选 CLK_24M 或 PLL_INT0 进行 1~32 分频
- AXI/ AHB/ APB0 时钟可选 CLK_24M 或 PLL_INT1 进行 1~32 除频
- APB1 固定 使用 CLK_24M 时钟
- 每个模块固定时钟如图所示，模块时钟可选 1~32 除频
- 每个模块总线时钟、模块时钟和复位三个开关可独立配置

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.2. 原理框图




图 8–1 CMU 原理框图

8.1.3. 功能描述

8.1.3.1. PLL

模拟电路 PLL 用于产生时钟供给整个芯片。

下表列出了各个 PLL 的用途及特性。

注：
为保证 PLL 性能要求，PLL_VCO = 24 MHz ÷ (P + 1) × (N + 1) 频率建议在 720 MHz~1584 MHz 之间。

表 8–1 CMU PLL 用途及特性

名称	用途	典型频率	展频
PLL_INT0	CPU	480 MHz	不支持

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 8–1 CMU PLL 用途及特性 (续)

名称	用途	典型频率	展频
PLL_INT1	AXI/ AHB/ APB/CE/DE/GE/VE/DVP/PWM CS/TA_IF/EDT_IF/BISS_IF/SD FM/UART/PWM/I2S/AUDIO	1.2 GHz	不支持
PLL_FRA0	XSPI/ SPI/ SDMC	792 MHz	展频
PLL_FRA2	LCD/ LVDS/ MIPI_DSI	–	展频

PLL 内部结构如下图所示， PLL 频率计算公式为：PLL_OUT = 24MHz*(N+1+F/0x1FFFF)/(P+1)/(M+1)。其中，F 为 FRA_IN 小数分频系数，当不使用小数分频时，F=0，频率计算公式简化为：PLL_OUT = 24 MHz * (N+1)/(P+1)/(M+1)




图 8–2 CMU PLL 内部框图

PLL 配置流程

为保证 PLL 正常开启，需要遵循以下的配置流程：

- PLL 输出配置旁路为 24 MHz， PLL_FRAn_GEN.PLL_OUT_MUX = 0，选择为 24M 时钟
- PLL 电路关闭， PLL_FRAn_GEN.PLL_EN = 0
- PLL 频率系数配置，
  PLL_FRAn_GEN.FACTOR_P，PLL_FRAn_GEN.FACTOR_N，PLL_FRAn_GEN.FACTOR_M，PLL_FRAn_GEN.FACTOR_M_EN
- PLL 展频/小数分频配置， PLL_FRAn_CFG PLL_FRAn_SDM
- PLL 电路打开， PLL_FRAn_GEN.PLL_EN = 1，延迟 200 us
- PLL 输出使能， PLL_FRAn_GEN.PLL_OUT_EN = 1
- PLL 输出配置切换为高频时钟， PLL_FRAn_GEN.PLL_OUT_MUX = 1

展频配置

展频相关参数如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 展频幅度：寄存器为 PLL_FRAn_SDM.SDM_BOT，对应幅度为 24 MHz / (P+1)*(0x1FFFF–SDM_BOT)/0x1FFFF
- 展频频率：寄存器为 PLL_FRAn_SDM.SDM_FREQ，建议设置为 3 (33KHz)
- 展频模式：寄存器为 PLL_FRAn_SDM.SDM_MODE，建议设置为 2 (三角波)

展频配置公式如下：

- 根据展频幅度需求，求得 SDM_BOT = 0x1FFFF–SDM_AMP*0x1FFFF*(P+1) / 24MHz
- 根据展频频率需求，求得 STEP_NUM = 24MHz / (P+1) / (SDM_FREQ / 2) = 24000000/(P+1)/(33000/2)
- 根据展频幅度和展频步数，求得 SDM_STEP = (0x1FFFF–SDM_BOT)/STEP_NUM

注：

- PLL_FRAn_SDM.SDM_STEP 设置值需要和展频幅度和展频频率匹配，以产生正常的展频波形
- 当 P=0 时，最大展频幅度为 24MHz，如果 N=32，则 PLL 频率为 792MHz，展频深度为 24/792 ≈ 3.0%
- 当 P=1 时，最大展频幅度为 12MHz，如果 N=65，则 PLL 频率为 792MHz，展频深度为 12/792 ≈ 1.5%

8.1.3.2. CLKOUT

时钟输出用于输出时钟给芯片外设使用， 总共四路 CLKOUT，可选来源为 PLL_INT1/PLL_FRA2，可配置 1~256 除频，CLKOUT 通路如下图所示。




图 8–3 CLKOUT 通路

8.1.3.3. OSC24M 和 XTAL

时钟源输入 CLK_24M 用于给芯片提供时钟，总共两个时钟源选择：

- 内部 OSC24M
- 外部 XTAL。

时钟源选择的规则如下：

- 当引脚 SYS_TEST 配置的值为 1 时，无论 BID_1 为何值，只能选择外部 XTAL 作为芯片时钟源输入。
- 当引脚 SYS_TEST 配置的值为 0 时，根据 BID_1 的值选择芯片的输入时钟源：
  - 若 BID_1 值为 1，则选择外部 XTAL 时钟源。
  - 若 BID_1 值为 0，则选择内部 OSC24M 时钟源。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 8–4 时钟源选择

8.1.3.4. 模块时钟

模块名称	总线时钟	模块时钟源	模块时钟极限频率	备注
E907 CORE	–	PLL_INT0	480 MHz	–
E907 PLIC	–	PLL_INT0 ÷ 2	240 MHz	–
E907 CLINT	–	PLL_INT0 ÷ 2	240 MHz	–
E907 DM	–	CLK_24M	24 MHz	–
AXI	AXI	–	200 MHz	–
AHB	AHB	–	200 MHz	–
APB0	APB0	–	100 MHz	–
APB1	APB1	–	24 MHz	–
BROM	AXI	–	–	–
SRAM	AXI	–	–	–
AHB Matrix	AHB	–	–	–
DMA	AHB	–	–	–
CE	AHB	PLL_INT1	200 MHz	–
USB DEV	AHB	–	–	–
USB PHY	–	CLK_24M	–	–
EMAC	AHB	PLL_INT1	50 MHz	–
XSPI	AHB	PLL_FRA0	400 MHz	–
SPI0	AHB	PLL_FRA0	100 MHz	–
SPI1	AHB	PLL_FRA0	100 MHz	–
SPI2	AHB	PLL_FRA0	100 MHz	–
SPI3	AHB	PLL_FRA0	100 MHz	–
CORDIC	AHB	–	–	–
HCL	AHB	–	–	–
PBUS	AHB	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

模块名称	总线时钟	模块时钟源	模块时钟极限频率	备注
SYSCFG	APB0	CLK_24M	24 MHz	–
CMU	APB0	–	–	–
SPI_ENC	APB0	HCLK	–	–
PWMCS	APB0	PLL_INT1	200 MHz	–
ADC	APB0	PLL_INT1	100 MHz	–
AXICFG	APB0	–	–	–
MTOP	APB0	–	–	–
I2S	APB0	PLL_INT1	26MHz	–
AUDIO	APB0	PLL_INT1	26MHz	–
GPIO	APB0	–	–	–
UART0	APB0	PLL_INT1	60 MHz	–
UART1	APB0	PLL_INT1	60 MHz	–
UART2	APB0	PLL_INT1	60 MHz	–
UART3	APB0	PLL_INT1	60 MHz	–
UART4	APB0	PLL_INT1	60 MHz	–
UART5	APB0	PLL_INT1	60 MHz	–
UART6	APB0	PLL_INT1	60 MHz	–
UART7	APB0	PLL_INT1	60 MHz	–
TA_IF	APB0	PLL_INT1	240 MHz	–
EDT-IF	APB0	PLL_INT1	240 MHz	–
BISS_IF	APB0	PLL_INT1	240 MHz	–
SDFM	APB0	PLL_INT1	240 MHz	–
LCD	APB0	PLL_FRA2	400MHz	DISP_PIXCLK:200MHz
LVDS	APB0	PLL_FRA2	1000MHz	DISP_PIXCLK:200MHz
DSI	APB0	PLL_FRA2	1200MHz	DISP_PIXCLK:200MHz
DVP	APB0	PLL_INT1	200MHz	–
DE	APB0	PLL_INT1	200MHz	DISP_PIXCLK:200MHz
GE	APB0	PLL_INT1	200MHz	–
VE	APB0	PLL_INT1	200MHz	–
WDOG	APB1	CLK_32K	32 KHz	–
WRI	APB1	CLK_24M	24 MHz	–
SID	APB1	CLK_24M	24 MHz	–
RTC	APB1	XTAL_32K	1MHz	–
GTC	APB1	–	–	–
I2C0	APB1	–	–	–
I2C1	APB1	–	–	–
I2C2	APB1	–	–	–
I2C3	APB1	–	–	–
CAN0	APB1	–	–	–
CAN1	APB1	–	–	–
PWM	APB1	PLL_INT1	100 MHz	–
ADCIM	APB1	PLL_INT1	100 MHz	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

模块名称	总线时钟	模块时钟源	模块时钟极限频率	备注
THS	APB1	–	–	–
CPM	APB1	–	–	–

8.1.3.5. 模块开关控制和时序

模块一般有三个控制位：

- MOD_RSTN（模块复位控制）：同时复位模块和模块总线。
- MOD_BUS_EN（模块总线时钟开关）：控制模块的所有总线时钟，包括 AXI/AHB/APB，如果模块使用到多个总线，由于只有一个控制位，该控制位同时控制多个总线时钟。
- MOD_CLK_EN（模块时钟开关）： 控制除了总线时钟以外的模块时钟，如果模块用到多个时钟，由于只有一个控制位，该控制位同时控制多个模块时钟。

模块开启和关闭具有一定的时序要求，其中 SP_USBD 时序要求较为特殊，其他模块统一开关时序，具体描述如下。

USB_DEV

打开时序：

- 打开控制器时钟
- 打开模拟 PHY 时钟
- 延迟 100 微秒
- 放开模拟 PHY 复位
- 放开控制器复位

关闭时序：

- 使能控制器复位
- 使能模拟 PHY 复位
- 关闭模拟 PHY 时钟
- 关闭控制器时钟

其他模块

打开时序：

- 打开模块时钟
- 打开总线时钟
- 放开复位控制

关闭时序：

- 使能复位控制
- 关闭总线时钟
- 关闭模块时钟
- 关闭控制器时钟

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.4. 寄存器列表

表 8–2 CMU 寄存器列表

偏移地址	缩写	寄存器名称	–
0x000	PLL_INT0_GEN	PLL_INT0 通用	0x000 PLL_INT0_GEN
0x004	PLL_INT1_GEN	PLL_INT1 通用	0x004 PLL_INT1_GEN
0x020	PLL_FRA0_GEN	PLL_FRA0 通用	0x020 PLL_FRA0_GEN
0x028	PLL_FRA2_GEN	PLL_FRA2 通用	0x028 PLL_FRA2_GEN
0x040	PLL_INT0_CFG	PLL_INT0 配置	0x040 PLL_INT0_CFG
0x044	PLL_INT1_CFG	PLL_INT1 配置	0x044 PLL_INT1_CFG
0x060	PLL_FRA0_CFG	PLL_FRA0 配置	0x060 PLL_FRA0_CFG
0x068	PLL_FRA2_CFG	PLL_FRA2 配置	0x068 PLL_FRA2_CFG
0x080	PLL_FRA0_SDM	PLL_FRA0 展频	0x080 PLL_FRA0_SDM
0x088	PLL_FRA2_SDM	PLL_FRA2 展频	0x088 PLL_FRA2_SDM
0x0A0	PLL_COM	PLL 公共	0x0A0 PLL_COM
0x0A4	PLL_IN	PLL 输入	0x0A4 PLL_IN
0x0E0	CLK_OUT0	CLK0 输出	0x0E0 CLK_OUT0
0x0E4	CLK_OUT1	CLK1 输出	0x0E4 CLK_OUT1
0x0E8	CLK_OUT2	CLK2 输出	0x0E8 CLK_OUT2
0x0EC	CLK_OUT3	CLK3 输出	0x0EC CLK_OUT3
0x100	CLK_AXI_AHB	AXI AHB 时钟	0x100 CLK_AXI_AHB
0x120	CLK_APB0	APB0 时钟	0x120 CLK_APB0
0x200	CLK_CPU	CPU 时钟	0x200 CLK_CPU
0x20C	CLK_WDOG	WDOG 时钟	0x20C CLK_WDOG
0x220	CLK_DISP	DISP 时钟	0x220 CLK_DISP
0x230	CLK_AUD_SCLK	AUDIO 串行时钟	0x230 CLK_AUD_SCLK
0x240	CLK_PWMCS_SDFM	PWMCS SDFM 时钟	0x240 CLK_PWMCS_SDFM
0x410	CLK_DMA	DMA 时钟	0x410 CLK_DMA
0x418	CLK_CE	CE 时钟	0x418 CLK_CE
0x41C	CLK_USB_DEV	USB_DEV 时钟	0x41C CLK_USB_DEV
0x420	CLK_USB_HOST	USB_HOST 时钟	0x420 CLK_USB_HOST
0x430	CLK_USB_PHY	USB_PHY0 时钟	0x430 CLK_USB_PHY
0x440	CLK_EMAC	EMAC 时钟	0x440 CLK_EMAC
0x45C	CLK_XSPI	XSPI 时钟	0x45C CLK_XSPI
0x460	CLK_QSPI0	QSPI0 时钟	0x460 CLK_QSPI0
0x464	CLK_QSPI1	QSPI1 时钟	0x464 CLK_QSPI1
0x468	CLK_QSPI2	QSPI2 时钟	0x468 CLK_QSPI2
0x46C	CLK_QSPI3	QSPI3 时钟	0x46C CLK_QSPI3
0x470	CLK_SDMC0	SDMC0 时钟	0x470 CLK_SDMC0
0x474	CLK_SDMC1	SDMC1 时钟	0x474 CLK_SDMC1
0x490	CLK_CORDIC	CORDIC 时钟	0x490 CLK_CORDIC
0x494	CLK_HCL	HCL 时钟	0x494 CLK_HCL
0x4A0	CLK_PBUS	PBUS 时钟	0x4A0 CLK_PBUS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 8–2 CMU 寄存器列表 (续)

偏移地址	缩写	寄存器名称	–
0x800	CLK_SYSCFG	SYSCFG 时钟	0x800 CLK_SYSCFG
0x810	CLK_SPI_ENC	SPI_ENC 时钟	0x810 CLK_SPI_ENC
0x814	CLK_PWMCS	PWMCS 时钟	0x814 CLK_PWMCS
0x818	CLK_PSADC	ADC 时钟	0x818 CLK_PSADC
0x81C	CLK_MTOP	MTOP 时钟	0x81C CLK_MTOP
0x820	CLK_I2S	I2S 时钟	0x820 CLK_I2S
0x83C	CLK_GPIO	GPIO 时钟	0x83C CLK_GPIO
0x840	CLK_UART0	UART0 时钟	0x840 CLK_UART0
0x844	CLK_UART1	UART1 时钟	0x844 CLK_UART1
0x848	CLK_UART2	UART2 时钟	0x848 CLK_UART2
0x84C	CLK_UART3	UART3 时钟	0x84C CLK_UART3
0x850	CLK_UART4	UART4 时钟	0x850 CLK_UART4
0x854	CLK_UART5	UART5 时钟	0x854 CLK_UART5
0x858	CLK_UART6	UART6 时钟	0x858 CLK_UART6
0x85C	CLK_UART7	UART7 时钟	0x85C CLK_UART7
0x870	CLK_TA_IF	TA 接口时钟	0x870 CLK_TA_IF
0x874	CLK_EDT_IF	EDT 接口时钟	0x874 CLK_EDT_IF
0x878	CLK_BISS_IF	BISS 接口时钟	0x878 CLK_BISS_IF
0x87C	CLK_SDFM	SDFM 时钟	0x87C CLK_SDFM
0x880	CLK_LCD	LCD 时钟	0x880 CLK_LCD
0x884	CLK_LVDS	LVDS 时钟	0x884 CLK_LVDS
0x888	CLK_MIPI_DSI	MIPI_DSI 时钟	0x888 CLK_MIPI_DSI
0x890	CLK_DVP	DVP 时钟	0x890 CLK_DVP
0x8C0	CLK_DE	DE 时钟	0x8C0 CLK_DE
0x8C4	CLK_GE	GE 时钟	0x8C4 CLK_GE
0x8C8	CLK_VE	VE 时钟	0x8C8 CLK_VE
0x904	CLK_SID	SID 时钟	0x904 CLK_SID
0x908	CLK_RTC	RTC 时钟	0x908 CLK_RTC
0x90C	CLK_GTC	GTC 时钟	0x90C CLK_GTC
0x960	CLK_I2C0	I2C0 时钟	0x960 CLK_I2C0
0x964	CLK_I2C1	I2C1 时钟	0x964 CLK_I2C1
0x968	CLK_I2C2	I2C2 时钟	0x968 CLK_I2C2
0x980	CLK_CAN0	CAN0 时钟	0x980 CLK_CAN0
0x984	CLK_CAN1	CAN1 时钟	0x984 CLK_CAN1
0x990	CLK_PWM	PWM 时钟	0x990 CLK_PWM
0x9A0	CLK_ADCIM	ADCIM 时钟	0x9A0 CLK_ADCIM
0x9A4	CLK_GPAI	GPAI 时钟	0x9A4 CLK_GPAI
0x9A8	CLK_RTP	RTP 时钟	0x9A8 CLK_RTP
0x9AC	CLK_THS	THS 时钟	0x9AC CLK_THS
0x9B0	CLK_CIR	CIR 时钟	0x9B0 CLK_CIR
0x9E4	CLK_CPM	CPM 时钟	0x9E4 CLK_CPM

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 8–2 CMU 寄存器列表 (续)

偏移地址	缩写	寄存器名称	–
0xFFC	CMU_MOD_VER	CMU 模块版本	0xFFC CMU_MOD_VER

8.1.5. 寄存器描述

8.1.5.1. 0x000 PLL_INT0_GEN

默认值：0x88002600			PLL_INT0 通用 (PLL_INT0 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 • 0： PLL 寄存器配置无效 • 1： PLL 寄存器配置有效 **注：** 为保证 PLL 正常输出，该寄存器不可配置为 0。
30:29	–	–	–
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	–	–	–
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 • 0： OSC_24M 输出 • 1： PLL 时钟输出 该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 • 0：关闭 • 1：打开
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 • 0：关闭 • 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 • 0： 未锁定 • 1： 锁定，锁相环稳定工作

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x88002600			PLL_INT0 通用 (PLL_INT0 General)
位域	类型	默认值	描述
			注： 在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 • 0：关闭锁相环电路 • 1：打开锁相环电路 锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x26	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	–	–	–
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	–	–	–
0	R/W	0	FACTOR_P 锁相环输入除频系数

8.1.5.2. 0x004 PLL_INT1_GEN

默认值：0x88003100			PLL_INT1 通用 (PLL_INT1 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 • 0： PLL 寄存器配置无效 • 1： PLL 寄存器配置有效 **注：** 为保证 PLL 正常输出，该寄存器不可配置为 0。
30:29	–	–	–
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	–	–	–
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x88003100			PLL_INT1 通用 (PLL_INT1 General)
位域	类型	默认值	描述
			• 0： OSC_24M 输出 • 1： PLL 时钟输出 该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 • 0：关闭 • 1：打开
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 • 0：关闭 • 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 • 0： 未锁定 • 1： 锁定，锁相环稳定工作 **注：** 在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 • 0：关闭锁相环电路 • 1：打开锁相环电路 锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x31	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	–	–	–
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	–	–	–
0	R/W	0	FACTOR_P 锁相环输入除频系数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.5.3. 0x020 PLL_FRA0_GEN

默认值：0x88002000			PLL_FRA0 通用 (PLL_FRA0 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 • 0： PLL 寄存器配置无效 • 1： PLL 寄存器配置有效 **注：** 为保证 PLL 正常输出，该寄存器不可配置为 0。
30:29	–	–	–
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	–	–	–
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 • 0： OSC_24M 输出 • 1： PLL 时钟输出 该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 • 0：关闭 • 1：打开
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 • 0：关闭 • 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 • 0： 未锁定 • 1： 锁定，锁相环稳定工作 **注：** 在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x88002000			PLL_FRA0 通用 (PLL_FRA0 General)
位域	类型	默认值	描述
			锁相环电路使能 • 0：关闭锁相环电路 • 1：打开锁相环电路 锁相环输出频率 PLL_O = 24 / (P+1)*(N+1) / (M+1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x20	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	–	–	–
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	–	–	–
0	R/W	0	FACTOR_P 锁相环输入除频系数

8.1.5.4. 0x028 PLL_FRA2_GEN

默认值：0x88006201			PLL_FRA2 通用 (PLL_FRA2 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 • 0： PLL 寄存器配置无效 • 1： PLL 寄存器配置有效 **注：** 为保证 PLL 正常输出，该寄存器不可配置为 0。
30:29	–	–	–
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	–	–	–
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 • 0： OSC_24M 输出 • 1： PLL 时钟输出 该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x88006201			PLL_FRA2 通用 (PLL_FRA2 General)
位域	类型	默认值	描述
			锁相环输出除频系数使能 • 0：关闭 • 1： 使能
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 • 0：关闭 • 1： 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 • 0： 未锁定 • 1： 锁定，锁相环稳定工作 **注：** 在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 • 0：关闭锁相环电路 • 1：使能锁相环电路 锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x62	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	–	–	–
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 **FACTOR_M≠0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。**
3:1	–	–	–
0	R/W	0x1	FACTOR_P 锁相环输入除频系数

8.1.5.5. 0x040 PLL_INT0_CFG

默认值：0x240C4040			PLL_INT0 配置 (PLL_INT0 Configuration)
位域	类型	默认值	描述
31	–	–	–
30:28	R/W	0x2	PLL_LOCK_TIME

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x240C4040			PLL_INT0 配置 (PLL_INT0 Configuration)
位域	类型	默认值	描述
27	–	–	–
26:24	R/W	0x4	PLL_IVCO
23:22	–	–	–
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	–	–	–
14:8	R/W	0x40	PLL_B
7	–	–	–
6:0	R/W	0x40	PLL_CINT PLL 初始振荡频率

8.1.5.6. 0x044 PLL_INT1_CFG

默认值：0x240C4040			PLL_INT1 配置 (PLL_INT1 Configuration)
位域	类型	默认值	描述
31	–	–	–
30:28	R/W	0x2	PLL_LOCK_TIME
27	–	–	–
26:24	R/W	0x4	PLL_IVCO
23:22	–	–	–
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	–	–	–
14:8	R/W	0x40	PLL_B
7	–	–	–
6:0	R/W	0x40	PLL_CINT PLL 初始振荡频率

8.1.5.7. 0x060 PLL_FRA0_CFG

默认值：0x00000000			PLL_FRA0 配置 (PLL_FRA0 Configuration)
位域	类型	默认值	描述
31:25	–	–	–
24	R/W	0x0	DITHER_EN 小数分频使能 • 0：关闭 • 1：打开
23:21	–	–	–
20	R/W	0x0	FRA_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PLL_FRA0 配置 (PLL_FRA0 Configuration)
位域	类型	默认值	描述
			小数分频使能 • 0：关闭 • 1：打开
19:17	–	–	–
16:0	R/W	0x0	FRA_IN 小数分频使能 • 0：关闭 • 1：打开

8.1.5.8. 0x068 PLL_FRA2_CFG

默认值：0x00000000			PLL_FRA2 配置 (PLL_FRA2 Configuration)
位域	类型	默认值	描述
31:25	–	–	–
24	R/W	0x0	DITHER_EN 抖动使能 • 0：关闭 • 1： 使能 **该字段为内部调试使用**
23:21	–	–	–
20	R/W	0x0	FRA_EN 小数分频使能 • 0：关闭 • 1：使能
19:17	–	–	–
16:0	R/W	0x0	FRA_IN 小数分频系数

8.1.5.9. 0x080 PLL_FRA0_SDM

默认值：0x00000000			PLL_FRA0 展频 (PLL_FRA0 Spread Spectrum)
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 • 0：关闭 • 1：打开
30:29	R/W	0x0	SDM_MODE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PLL_FRA0 展频 (PLL_FRA0 Spread Spectrum)
位域	类型	默认值	描述
			展频模式 • 0： DC=0 • 1： DC=1 • 2：三角波 • 3：预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	–	–	–
18:17	R/W	0x0	SDM_FREQ 展频频率 • 0： 31.5 KHz • 1： 32.0 KHz • 2: 32.5 KHz • 3: 33.0 KHz
16:0	R/W	0x0	SDM_BOT 展频底线 该位域越小表示幅度越大

8.1.5.10. 0x088 PLL_FRA2_SDM

默认值：0x00000000			PLL_FRA2 展频 (PLL_FRA2 Spread Spectrum)
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 • 0:关闭 • 1:使能
30:29	R/W	0x0	SDM_MODE 展频模式 • 0：DC=0 • 1：DC=1 • 2：三角波 • 3：预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PLL_FRA2 展频 (PLL_FRA2 Spread Spectrum)
位域	类型	默认值	描述
18:17	R/W	0x0	SDM_FREQ 展频频率 • 0: 31.5 KHz • 1: 32.0 KHz • 2: 32.5 KHz • 3: 33.0 KHz
16:0	R/W	0x0	SDM_BOT 展频底线 该位域越小表示幅度越大

8.1.5.11. 0x0A0 PLL_COM

默认值：0x80000009			PLL 公共 (PLL Common)
位域	类型	默认值	描述
31	R/W	0x1	COMMON_GATE 整个电路使能 (包括 PLL/ LDO/ BIAS) • 0：关闭 • 1：打开
30:4	–	–	–
3:1	R/W	0x4	LDO_VSET LDO 电压设置 • 0: 0.90 V • 1: 0.95 V • 2: 1.00 V • 3: 1.05 V • 4: 1.10 V • 5: 1.15 V • 6: 1.20 V • 7: 1.25 V
0	R/W	0x1	LDO_EN LDO 使能 • 0：关闭 • 1：打开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.5.12. 0x0A4 PLL_IN

默认值：0xE0004032			PLL 输入 (PLL Input)
位域	类型	默认值	描述
31:30	R/W	0x3	XTAL_GM24M 晶体驱动调节值 越大表示驱动越强
29	R/W	0x1	XTAL_START24M 晶体启动 • 0：关闭 • 1：打开 该寄存器在晶体起振后可以关闭，节省功耗
28	R/W	0x1	XTAL_ENXTAL 振荡使能 • 0：关闭 • 1：打开
27:15	–	–	–
14:8	R/W	0x40	OSC_OUT_TR24M 振荡器频率配置 • 0：12 MHz • ・・ • 64: 24 MHz • ・・ • 127: 36 MHz **每一档对应 187.5 KHz。**
7	–	–	–
6:4	R/W	0x3	OSC_OUT_SEL(OSC_OUT_TR=1000000)24M 振荡器频率选择输出 • 0： 18 MHz • 1： 20 MHz • 2：22 MHz • 3：24 MHz • 4：26 MHz • 5：28 MHz • 6：30 MHz • 7：32 MHz
3:2	–	–	–
1	R/W	0x1	OSC24M_ENOSC24M

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0xE0004032			PLL 输入 (PLL Input)
位域	类型	默认值	描述
			振荡使能 • 0：关闭 • 1：打开
0	–	–	–

8.1.5.13. 0x0E0 CLK_OUT0

默认值：0x00000000			CLK0 输出 (CLK0 Output)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 • 0： 时钟输出关闭 • 1： 时钟输出打开 **时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。** **除频系数为 1~256，时钟输出为 50% 占空比。**
15	–	–	–
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 • 0：PLL_INT1 • 1：预留 • 2：PLL_FRA2 • 3：预留
11:8	–	–	–
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

8.1.5.14. 0x0E4 CLK_OUT1

默认值：0x00000000			CLK1 输出 (CLK1 Output)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 • 0： 时钟输出关闭 • 1： 时钟输出打开 **时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。**

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CLK1 输出 (CLK1 Output)
位域	类型	默认值	描述
			除频系数为 1~256，时钟输出为 50% 占空比。
15	–	–	–
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 • 0：PLL_INT1 • 1：预留 • 2：PLL_FRA2 • 3：预留
11:8	–	–	–
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

8.1.5.15. 0x0E8 CLK_OUT2

默认值：0x00000000			CLK2 输出 (CLK2 Output)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 • 0： 时钟输出关闭 • 1： 时钟输出打开 时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。 除频系数为 1~256，时钟输出为 50% 占空比。
15	–	–	–
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 • 0：PLL_INT1 • 1：预留 • 2：PLL_FRA2 • 3：预留
11:8	–	–	–
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.5.16. 0x0EC CLK_OUT3

默认值：0x00000000			CLK3 输出 (CLK3 Output)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 • 0： 时钟输出关闭 • 1： 时钟输出打开 **时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。** **除频系数为 1~256，时钟输出为 50% 占空比。**
15	–	–	–
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 • 0：PLL_INT1 • 1：预留 • 2：PLL_FRA2 • 3：预留
11:8	–	–	–
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

8.1.5.17. 0x100 CLK_AXI_AHB

默认值：0x00000000			AXI AHB 时钟 (AXI & AHB Clock)
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 • 0：CLK_24M • 1：PLL_INT1/(DIV+1) 除频系数为 DIV + 1，50% 占空比，支持动态调频。
7:5	–	–	–
4:0	R/W	0x0	BUS_CLK_DIV

8.1.5.18. 0x120 CLK_APB0

默认值：0x00000000			APB0 时钟 (APB0 Clock)
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	BUS_CLK_SEL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			APB0 时钟 (APB0 Clock)
位域	类型	默认值	描述
			总线时钟选择 • 0：CLK_24M • 1：PLL_INT1/(DIV+1) 除频系数为 DIV + 1，50% 占空比，支持动态调频。
7:5	–	–	–
4:0	R/W	0x0	BUS_CLK_DIV

8.1.5.19. 0x200 CLK_CPU

默认值：0x00010000			CPU 时钟 (CPU Clock)
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x1	CPU_CLK_USELESS CPU 时钟无用寄存器 **该字段无实际意义，配置不产生任何效果**
15:9	–	–	–
8	R/W	0x0	CPU_CLK_SEL CPU 时钟源选择 • 0：CLK_24M • 1：PLL_INT0/(DIV+1)，除频系数为 DIV+1 **50% 占空比，支持动态调频。**
7:5	–	–	–
4:0	R/W	0x0	CLK_DIV 输入时钟除频系数

8.1.5.20. 0x20C CLK_WDOG

默认值：0x00000000			WDOG 时钟 (WDOG Clock)
位域	类型	默认值	描述
31:29	–	–	–
28	R/W	0x0	CLK_WDOG_WR_DIS CLK_WDOG 寄存器写失效 • 0： 控制位可写 • 1： 控制位写失效 **注：** 该位一旦写 1 后该寄存器无法写入，即通过软件无法清零，只有在芯片复位时候才能实现清零。。
27:14	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			WDOG 时钟 (WDOG Clock)
位域	类型	默认值	描述
13	R/W	0x0	WDOG_RSTN WDOG 复位控制 • 0：复位有效 • 1：复位无效
12	R/W	0x0	WDOG_BUS_EN WDOG 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	WDOG_CLK_EN WDOG 时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.21. 0x220 CLK_DISP

默认值：0x00000000			DISP 时钟 (DISP Clock)
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0	PIXCLK_DIV_SEL 像素时钟除频设置，像素时钟来源于串行时钟 • 0：整数除频，50% 占空比除频系数为 2L × (M + 1) • 1：固定 3.5 除频，非 50% 占空比
11:10	R/W	0x0	PIXCLK_DIV_L 像素时钟除频系数 L 除频系数为 2L (1/2/4/8)，50% 占空比。
9	–	–	–
8:4	R/W	0x0	PIXCLK_DIV_M 像素时钟除频系数 M 除频系数为 M+1(1~32)，50% 占空比。
3	–	–	–
2:0	R/W	0x0	SCLK_DIV_N 串行时钟除频系数，串行时钟源于 PLL_FRA2。 除频系数为 2N(1/2/4/8/16/32/64/128)，50% 占空比。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.5.22. 0x230 CLK_AUD_SCLK

默认值：0x00000000			AUDIO 串行时钟 (Audio Serial Clock)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	SCLK_DIV SCLK 除频系数，SCLK 来源于 PLL_INT1，固定输出 1.2 GHz： • 0： 除频系数为 49 AUD_SCLK ≈ 24.490 MHz，约为 24.576 MHz（48 KHz 应用）。 • 1： 除频系数为 53 AUD_SCLK ≈ 22.6415 MHz，约为 22.5792 MHz（44.1 KHz 应用），精度偏差在 5‰ 以内。

8.1.5.23. 0x240 CLK_PWMCS_SDFM

默认值：0x00000000			PWMCS SDFM 时钟 (PWMCS & SDFM Clock)
位域	类型	默认值	描述
31:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.24. 0x410 CLK_DMA

默认值：0x00000000			DMA 时钟 (DMA Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.1.5.25. 0x418 CLK_CE

默认值：0x00000000			CE 时钟 (CE Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.26. 0x41C CLK_USB_DEV

默认值：0x00000000			USB_DEV 时钟 (USB_DEV Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB_DEV 时钟 (USB_DEV Clock)
位域	类型	默认值	描述
			• 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.27. 0x420 CLK_USB_HOST

默认值：0x00000000			USB_HOST 时钟 (USB_HOST Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.28. 0x430 CLK_USB_PHY

默认值：0x00000000			USB_PHY0 时钟 (USB_PHY Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：使能模块时钟

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB_PHY0 时钟 (USB_PHY Clock)
位域	类型	默认值	描述
7:0	–	–	–

8.1.5.29. 0x440 CLK_EMAC

默认值：0x00000000			EMAC 时钟 (EMAC Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.30. 0x45C CLK_XSPI

默认值：0x00000000			XSPI 时钟 (XSPI Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			XSPI 时钟 (XSPI Clock)
位域	类型	默认值	描述
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.31. 0x460 CLK_QSPI0

默认值：0x00000000			QSPI0 时钟 (QSPI0 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			QSPI0 时钟 (QSPI0 Clock)
位域	类型	默认值	描述
			模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.32. 0x464 CLK_QSPI1

默认值：0x00000000			QSPI1 时钟 (QSPI1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.33. 0x468 CLK_QSPI2

默认值：0x00000000			QSPI2 时钟 (QSPI2 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			QSPI2 时钟 (QSPI2 Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.34. 0x46C CLK_QSPI3

默认值：0x00000000			QSPI3 时钟 (QSPI3 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			QSPI3 时钟 (QSPI3 Clock)
位域	类型	默认值	描述
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.35. 0x470 CLK_SDMC0

默认值：0x00000000			SDMC0 时钟 (SDMC0 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：使能模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.36. 0x474 CLK_SDMC1

默认值：0x00000000			SDMC1 时钟 (SDMC1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SDMC1 时钟 (SDMC1 Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：使能模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.37. 0x490 CLK_CORDIC

默认值：0x00000000			CORDIC 时钟 (CORDIC Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.38. 0x494 CLK_HCL

默认值：0x00000000			HCL 时钟 (HCL Clock)
位域	类型	默认值	描述
31:14	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HCL 时钟 (HCL Clock)
位域	类型	默认值	描述
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.39. 0x4A0 CLK_PBUS

默认值：0x00000000			PBUS 时钟 (PBUS Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开 **注：** 该寄存器对 USB_PHY 无效
11:0	–	–	–

8.1.5.40. 0x800 CLK_SYSCFG

默认值：0x00000000			SYSCFG 时钟 (SYSCFG Clock)
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0	MOD_BUS_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SYSCFG 时钟 (SYSCFG Clock)
位域	类型	默认值	描述
			总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.41. 0x810 CLK_SPI_ENC

默认值：0x00000000			SPI_ENC 时钟 (SPI_ENC Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.42. 0x814 CLK_PWMCS

默认值：0x00000000			PWMCS 时钟 (PWMCS Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWMCS 时钟 (PWMCS Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.43. 0x818 CLK_PSADC

默认值：0x00000000			PSADC 时钟 (PSADC Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PSADC 时钟 (PSADC Clock)
位域	类型	默认值	描述
			模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.44. 0x81C CLK_MTOP

默认值：0x00000000			MTOP 时钟 (MTOP Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.45. 0x820 CLK_I2S

默认值：0x00000000			I2S时钟 (I2S Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S时钟 (I2S Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.46. 0x830 CLK_AUDIO

默认值：0x00000000			AUDIO 时钟 (AUDIO Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0:寄存器总线关闭 • 1:寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：使能模块时钟
7:0	–	–	–

8.1.5.47. 0x83C CLK_GPIO

默认值：0x00000000			GPIO 时钟 (GPIO Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPIO 时钟 (GPIO Clock)
位域	类型	默认值	描述
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.48. 0x840 CLK_UART0

默认值：0x00000000			UART0 时钟 (UART0 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.49. 0x844 CLK_UART1

默认值：0x00000000			UART1 时钟 (UART1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART1 时钟 (UART1 Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.50. 0x848 CLK_UART2

默认值：0x00000000			UART2 时钟 (UART2 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART2 时钟 (UART2 Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.51. 0x84C CLK_UART3

默认值：0x00000000			UART3 时钟 (UART3 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.52. 0x850 CLK_UART4

默认值：0x00000000			UART4 时钟 (UART4 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART4 时钟 (UART4 Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.53. 0x854 CLK_UART5

默认值：0x00000000			UART5 时钟 (UART5 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART5 时钟 (UART5 Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.54. 0x858 CLK_UART6

默认值：0x00000000			UART7 时钟 (UART7 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.55. 0x85C CLK_UART7

默认值：0x00000000			UART7 时钟 (UART7 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART7 时钟 (UART7 Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.56. 0x870 CLK_TA_IF

默认值：0x00000000			TA 接口时钟 (TA Interface Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			TA 接口时钟 (TA Interface Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.57. 0x874 CLK_EDT_IF

默认值：0x00000000			EDT 接口时钟 (EDT Interface Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.58. 0x878 CLK_BISS_IF

默认值：0x00000000			BISS 接口时钟 (BISS Interface Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			BISS 接口时钟 (BISS Interface Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.59. 0x87C CLK_SDFM

默认值：0x00000000			SDFM 时钟 (SDFM Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SDFM 时钟 (SDFM Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.60. 0x880 CLK_LCD

默认值：0x00000000			LCD 时钟 (LCD Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **此信号同时复位模块和寄存器总线。**
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.61. 0x884 CLK_LVDS

默认值：0x00000000			LVDS 时钟 (LVDS Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			LVDS 时钟 (LVDS Clock)
位域	类型	默认值	描述
			• 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.62. 0x888 CLK_MIPI_DSI

默认值：0x00000000			MIPIDSI 时钟 (MIPI_DSI Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.63. 0x890 CLK_DVP

默认值：0x00000000			DVP 时钟 (DVP Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DVP 时钟 (DVP Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.64. 0x898 CLK_MIPI_CSI

默认值：0x00000000			MIPI CSI 时钟 (MIPI CSI Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MIPI CSI 时钟 (MIPI CSI Clock)
位域	类型	默认值	描述
			模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.65. 0x8C0 CLK_DE

默认值：0x00000000			DE 时钟 (DE Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.66. 0x8C4 CLK_GE

默认值：0x00000000			GE 时钟 (GE Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GE 时钟 (GE Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.67. 0x8C8 CLK_VE

默认值：0x00000000			VE 时钟 (VE Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			VE 时钟 (VE Clock)
位域	类型	默认值	描述
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.68. 0x904 CLK_SID

默认值：0x00000100			SID 时钟 (SID Clock)
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0–	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0x1	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:0	–	–	–

8.1.5.69. 0x908 CLK_RTC

默认值：0x00000000			RTC 时钟 (RTC Clock)
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x1	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.70. 0x90C CLK_GTC

默认值：0x00000000			GTC 时钟 (GTC Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GTC 时钟 (GTC Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.71. 0x960 CLK_I2C0

默认值：0x00000000			I2C0 时钟 (I2C0 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.72. 0x964 CLK_I2C1

默认值：0x00000000			I2C1 时钟 (I2C1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C1 时钟 (I2C1 Clock)
位域	类型	默认值	描述
			总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.73. 0x968 CLK_I2C2

默认值：0x00000000			I2C2 时钟 (I2C2 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.74. 0x980 CLK_CAN0

默认值：0x00000000			CAN0 时钟 (CAN0 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CAN0 时钟 (CAN0 Clock)
位域	类型	默认值	描述
11:0	–	–	–

8.1.5.75. 0x984 CLK_CAN1

默认值：0x00000000			CAN1 时钟 (CAN1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.76. 0x990 CLK_PWM

默认值：0x00000000			PWM 时钟 (PWM Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 时钟 (PWM Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.77. 0x994 CLK_PWM1

默认值：0x00000000			PWM1 时钟 (PWM1 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.78. 0x998 CLK_PWM2

默认值：0x00000000			PWM2 时钟 (PWM2 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM2 时钟 (PWM2 Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.79. 0x99C CLK_PWM3

默认值：0x00000000			PWM3 时钟 (PWM3 Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0	CLK_OUT_EN 模块时钟使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM3 时钟 (PWM3 Clock)
位域	类型	默认值	描述
			• 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.80. 0x9A0 CLK_ADCIM

默认值：0x00000000			ADCIM 时钟 (ADCIM Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:9	–	–	–
8	R/W	0	CLK_OUT_EN 模块时钟使能 • 0：关闭模块时钟 • 1：打开模块时钟
7:5	–	–	–
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

8.1.5.81. 0x9A4 CLK_GPAI

默认值：0x00000000			GPAI 时钟 (GPAI Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 时钟 (GPAI Clock)
位域	类型	默认值	描述
			• 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.82. 0x9A8 CLK_RTP

默认值：0x00000000			RTP 时钟 (RTP Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 **注：** 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.83. 0x9AC CLK_THS

默认值：0x00000000			THS 时钟 (THS Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 时钟 (THS Clock)
位域	类型	默认值	描述
			注： 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.84. 0x9B0 CLK_CIR

默认值：0x00000000			CIR 时钟 (CIR Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.85. 0x9E4 CLK_CPM

默认值：0x00000000			CPM 时钟 (CPM Clock)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	MOD_RSTN 模块复位控制 • 0：复位有效 • 1：复位放开 注： 此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CPM 时钟 (CPM Clock)
位域	类型	默认值	描述
			总线时钟使能 • 0：寄存器总线关闭 • 1：寄存器总线放开
11:0	–	–	–

8.1.5.86. 0xFFC CMU_MOD_VER

默认值：0x00000101			CMU 模块版本 (CMU Module Version)
位域	类型	默认值	描述
31:0	RO	0x00000101	VERSION 版本 V1.1

8.2. System Configuration (SYSCFG)

System Config (SYSCFG) 模块为系统域以及模块顶层提供基础配置， 如 LDO、SRAM、PRS、USB 模式选择等。

8.2.1. 特性说明

- 内置 LDO25，用于系统模拟及 GPADC/ PSADC/ eFuse 供电
- 内置 LDO18，用于 XSPI IO 和合封 PSRAM 颗粒供电
- 内置 LDO1x，用于 CORE 供电或外挂设备供电
- 提供 BIAS 电流到 LVDS 等模块
- 提供 REXT 电阻到 USB PHY 使用
- 提供 PRS 用于检测当前芯片的速度
- 提供参数配置到 SRAM，包含 CPU/ DE/ GE/ VE 等模块
- 模块顶层控制 USB/ EMAC 等
- 调试信息输出配置

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.2.2. 原理框图




图 8–5 SYSCFG 原理框图

8.2.3. 功能描述

8.2.3.1. LDO1x 默认状态

LDO1x 可调范围为 0.90V~1.90V，不同封装芯片表现有两个用途：

- SoC CORE 供电，默认为打开
- SoC 外设供电，默认为关闭

为了区分 LDO1x 默认状态，通过模拟 PAD LDO1x_EN 悬空或者打线到地做区分，由模拟电路在 3.3V 电源域实现。


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

用途	PAD_LDO1x_EN
CORE 供电（默认打开）	悬空（内部已上拉）
外设供电（默认关闭）	打线到地

8.2.3.2. CALI RES

校准电阻结构如图所示，由 Rb 和 Rc 两部分并联实现

- Rb 基准电阻：提供固定阻值
- Rc 校准电阻：提供可配置的电阻值，通过改变 VAL 改变电阻值，Rc 计算公式如下表所示。



–	–	CAL_VAL	Rb 阻值 Ω	Rc 阻值Ω		Rb//Rc 阻值Ω	
模块	需求阻值 Ω	默认值	理论	计算公式	理论默认值	计算公式	理论默认值
USB	200	96	320.36	51257.7/CAL_VAL	534	Rb*Rc/(Rb+Rc)	200

8.2.3.3. PSEN

Process Sensor (PSEN)，工艺传感器，用于监测制造工艺下数字电路的频率范围，典型应用如下：

- CP 测试阶段，根据 PSEN 进行分 BIN 操作，典型如分 CPU 1GHz 和 800MHz 两种 DIE。
- 方案应用阶段，根据 PSEN 来进行调频调压，达到降低功耗的目的。

图 8-6 : PSEN 工作流程：

1. 软件配置好测试参数 (RO_SEL, CNT_TIME)，打开测试(PSEN_EN=1)。
2. PSEN_EN=1 触发数字电路打开 RO_EN，模拟电路 RO 开始振荡工作起来，并进行 16 分频得到低频时钟，用于数字电路计数。
3. 数字电路打开 RO_EN 后延迟打开 CNT_EN，CNT 开始计数，CNT_TIME 时间后，自动关闭 CNT_EN,并延时关闭 RO_EN，将 PSEN_EN 清零表示测试完成。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

4. 软件检测到 PSEN_EN 清零后，读取 CNT_VAL 值为当前 PSEN 的速度。
5. 软件重复测试更多的 RO。




图 8–6 PSEN 工作流程

8.2.3.4. FLASH_CFG

芯片内部合封了 FLASH，对合封的 FLASH 进行烧写和读写访问，通过 CFG 子模块实现，包含了 SRCSEL 和 PINMAP 两个模块，如图 8–7 : FLASH_CFG 框图所示。

- SRCSEL 用于选择控制来源，有以下三种控制源：
  - SPI0
  - SPI1
  - PINMUX：主要用于进行 FLASH 裸片烧录。
- PINMAP 用于对引脚进行映射，兼容各种 DIE 的出 PIN，分为两组，每组三个引脚：
  - PINMAP_012: WP MISO CS → PIN0 PIN1 PIN2
  - PINMAP_345: HOLD SCLK MOSI → PIN3 PIN4 PIN5




图 8–7 FLASH_CFG 框图

8.2.4. 寄存器列表

表 8–3 SYSCFG 寄存器列表

偏移地址	缩写	寄存器名称	–
0x0008	IRQ_CTL	中断控制	0x0008 IRQ_CTL
0x000C	IRQ_STA	中断状态	0x000C IRQ_STA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 8–3 SYSCFG 寄存器列表 (续)

偏移地址	缩写	寄存器名称	–
0x020	LDO25_CFG	LDO25 配置	0x020 LDO25_CFG
0x024	LDO18_CFG	LDO18 配置	0x024 LDO18_CFG
0x028	LDO1x_CFG	LDO1 配置	0x028 LDO1x_CFG
0x03C	CMP_CFG	CMP 配置	0x03C CMP_CFG
0x048	USB_REXT	USB0 外部电阻	0x048 USB_REXT
0x0C0	PSEN_CFG	PSEN 配置	0x0C0 PSEN_CFG
0x0C4	PSEN_CNT_VAL	PSEN 计数值	0x0C4 PSEN_CNT_VAL
0x100	SYS_SRAM_PAR	SYS SRAM 参数	0x100 SYS_SRAM_PAR
0x104	CPU_SRAM_PAR	CPU SRAM 参数	0x104 CPU_SRAM_PAR
0x108	USB_SRAM_PAR	USB SRAM 参数	0x108 USB_SRAM_PAR
0x10C	VE_SRAM_PAR	VE SRAM 参数	0x10C VE_SRAM_PAR
0x110	GE_SRAM_PAR	GE SRAM 参数	0x110 GE_SRAM_PAR
0x114	DE_SRAM_PAR	DE SRAM 参数	0x114 DE_SRAM_PAR
0x140	SRAM_CLK_CFG	SRAM 时钟配置	0x140 SRAM_CLK_CFG
0x160	SRAM_MAP_CFG	SRAM 映射配置	0x160 SRAM_MAP_CFG
0x1F0	FLASH_CFG	FLASH 配置	0x1F0 FLASH_CFG
0x1F4	ENCODER_CFG	ENCODER 配置	0x1F4 ENCODER_CFG
0x40C	USB0_CFG	USB0 配置	0x40C USB0_CFG
0x410	EMAC_CFG	EMAC 配置	0x410 EMAC_CFG
0xF00	DBG_CFG	DBG 配置	0xF00 DBG_CFG
0xF08	DBG_DATA	DBG 数据	0xF08 DBG_DATA
0xFFC	SYSCFG_VER	SYSCFG 版本	0xFFC SYSCFG_VER

8.2.5. 寄存器描述

8.2.5.1. 0x0008 IRQ_CTL

默认值：0x00000000			中断控制 (Interrupt Request Control)
位域	类型	默认值	描述
31	R/W	0x0	CMP_RST_ENCMP 复位使能
30:1	–	–	–
0	R/W	0x0	CMP_IRQ_ENCMP 中断使能

8.2.5.2. 0x000C IRQ_STA

默认值：0x00000000			中断状态 (Interrupt Request Status)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W1C	0x0	CMP_IRQ_STACMP 中断状态 CMP 模式为低压检测时 (CMP_MODE=0):

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态 (Interrupt Request Status)
位域	类型	默认值	描述
			• 0: 引脚输入电压一直高于比较电压 • 1: 引脚输入电压出现低于比较电压 CMP 模式为高压检测时(CMP_MODE=1): • 0: 引脚输入电压一直低于比较电压 • 1: 引脚输入电压出现高于比较电压

8.2.5.3. 0x020 LDO25_CFG

默认值：0x00040011			LDO25 配置 (LDO25 Configuration)
位域	类型	默认值	描述
31:19	–	–	–
18	R/W	0x1	LVDS0_IBIAS_EN LVDS0 参考电流使能 • 0: 关闭 • 1: 使能
17	R/W	0x0	XSPI_DLLC1_IBIAS_EN XSPI DLLC1 参考电流使用 • 0: 关闭 • 1: 使能
16	R/W	0x0	XSPI_DLLC0_IBIAS_EN XSPI DLLC0 参考电流使用 • 0: 关闭 • 1: 使能
15:8	R/W	0x0	BG_CTRL BG 电压控制
7:5	–	–	–
4	R/W	0x1	LDO25_EN LDO25 使能 • 0: LDO 关闭 • 1: LDO 打开
3	–	–	–
2:0	R/W	0x1	LDO25_VAL LDO25 电压设置，为了避免影响 EFUSE 的烧写，此处配置为 2.50V。 • 0: 2.40V • 1: 2.50V • 2: 2.60V

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00040011			LDO25 配置 (LDO25 Configuration)
位域	类型	默认值	描述
			• 3: 2.70V • 4: 2.80V • 5: 2.90V • 6: 3.00V • 7: 3.10V

8.2.5.4. 0x024 LDO18_CFG

默认值：0x00040011			LDO18 配置 (LDO18 Configuration)
位域	类型	默认值	描述
31:28	–	–	–
27	R/W	0x0	ATB2_ANA_EN 模拟测试使能 • 0: 关闭 • 1: 使能
26	–	–	–
25:24	R/W	0x0	ATB2_ANA_SEL 模拟测试模块选择 • 0: ATB2_IN0 输出 • 1: ATB2_IN1 输出 • 2: ATB2_IN2 输出 • 3: ATB2_IN3 输出
23:6	–	–	–
5	R/W	0x0	LDO18_PD_FAST LDO18 快速掉电 • 0: 正常掉电 • 1: 快速掉电
4	R/W	0x0	LDO18_EN LDO18 使能 • 0: LDO 关闭 • 1: LDO 打开
3	–	–	–
2:0	R/W	0x3	LDO18_VAL LDO18 电压设置 • 0: 1.71V • 1: 1.74V • 2: 1.77V

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00040011			LDO18 配置 (LDO18 Configuration)
位域	类型	默认值	描述
			• 3: 1.80V • 4: 1.83V • 5: 1.86V • 6: 1.89V • 7: 1.92V

8.2.5.5. 0x028 LDO1x_CFG

默认值：0x00040011			LDO1 配置 (LDO1 Configuration)
位域	类型	默认值	描述
31:7	–	–	–
6	R/W	0x0	LDO1x_SOFT_EN LDO1x 软件使用 • 0: LDO 关闭 • 1: LDO 打开
5	R/W	0x1	LDO1_PD_FAST LDO1 快速掉电 • 0: 正常掉电 • 1: 快速掉电
4	R/W	0x0	LDO1x_EN LDO1x 使能 • 0: LDO 关闭 • 1: LDO 打开
3:0	R/W	0x6	LDO1x_VAL LDO1x 电压设置 • 0: 0.90 V • 1: 0.95 V • 2: 1.00V • 3: 1.05V • 4: 1.10V • 5: 1.15V • 6: 1.20V • 7: 1.25V • 8: 1.30V • 9: 1.35V • 10: 1.40V • 11: 1.50V

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00040011			LDO1 配置 (LDO1 Configuration)
位域	类型	默认值	描述
			• 12: 1.60V • 13: 1.70V • 14: 1.80V • 15: 1.90V

8.2.5.6. 0x03C CMP_CFG

默认值：0x7F000003			CMP 配置 (Compare Configuration)
位域	类型	默认值	描述
31:24	R/W	0x7F	CMP_DBCMP 去抖 **APB0 时钟周期为单位去抖，去抖周期为 (CMP_DB+1)*Tpclk** **默认 Tpclk 为 10ns**
23:6	–	–	–
5	R/W	0x0	CMP_MODE CMP 模式 • 0: 低压检测 • 1: 高压检测
4	R/W	0x0	CMP_EN CMP 使能 • 0: 关闭 • 1: 打开
3	–	–	–
2:0	R/W	0x3	CMP_SEL CMP 电压选择 • 0: 0.90V • 1: 0.85V • 2: 0.80V • 3: 0.75V • 4: 0.70V • 5: 0.65V • 6: 0.60V • 7: 0.55V

8.2.5.7. 0x048 USB_REXT

默认值：0x00000160			USB0 外部电阻 (USB0 External Register)
位域	类型	默认值	描述
31:9	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000160			USB0 外部电阻 (USB0 External Register)
位域	类型	默认值	描述
8	R/W	0x1	RES_CAL_EN 电阻校准使能 • 0: 关闭 • 1: 打开
7:0	R/W	0x60	RES_CAL_VAL 电阻校准值 调整该值使得校准后阻值为目标值 USB: 200 欧姆

8.2.5.8. 0x0C0 PSEN_CFG

默认值：0x00000000			PSEN 配置 (Process Sensor Configuration)
位域	类型	默认值	描述
31:16	R/W	0x0	CNT_TIME 计数时间 单位为 APB 总线时钟周期
15:4	–	–	–
3:1	R/W	0x0	RO_SEL PSEN 选择 • 0: 无效 • 1: RVT_40 CELL • 2: LVT_40 CELL • 3: ULVT_40 CELL • 4: 无效 • 5: RVT_50 CELL • 6: LVT_50 CELL • 7: ULVT_50 CELL
0	R/W	0x0	PSEN_START PSEN 开启 • 0: 关闭 • 1: 开启 **注：** PSEN 测试结束后，该位自动清零表示测试结束

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.2.5.9. 0x0C4 PSEN_CNT_VAL

默认值：0x00000000			PSEN 计数值 (Process Sensor Counter Value)
位域	类型	默认值	描述
31:16	–	–	–
15:0	RO	0x0	CNT_VAL 计数值

8.2.5.10. 0x100 SYS_SRAM_PAR

默认值：0x22022202			SYS SRAM 参数 (System SRAM Parameter)
位域	类型	默认值	描述
31:0	R/W	0x22022202	SRAM_PAR SRAM 参数

8.2.5.11. 0x104 CPU_SRAM_PAR

默认值：0x55555555			CPU SRAM 参数 (CPU SRAM Parameter)
位域	类型	默认值	描述
31:0	R/W	0x55555555	SRAM_PAR SRAM 参数

8.2.5.12. 0x108 USB_SRAM_PAR

默认值：0x22022202			USB SRAM 参数 (USB SRAM Parameter)
位域	类型	默认值	描述
31:0	R/W	0x22022202	SRAM_PAR SRAM 参数

8.2.5.13. 0x10C VE_SRAM_PAR

默认值：0x22022202			VE SRAM 参数 (VE SRAM Parameter)
位域	类型	默认值	描述
31:0	R/W	0x22022202	SRAM_PARS RAM 参数

8.2.5.14. 0x110 GE_SRAM_PAR

默认值：0x2202			GE SRAM 参数 (GE SRAM Parameter)
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x2202	SRAM_PAR SRAM 参数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.2.5.15. 0x114 DE_SRAM_PAR

默认值：0x22022202			DE SRAM 参数（DE SRAM Parameter）
位域	类型	默认值	描述
31:0	R/W	0x22022202	SRAM_PAR SRAM 参数

8.2.5.16. 0x140 SRAM_CLK_CFG

默认值：0x00000000			SRAM 时钟配置 (SRAM Clock Configuration)
位域	类型	默认值	描述
31:18	–	–	–
17:015:0	R/W	0x0	SRAM_CLK_UNGATE SRAM 时钟不自动关闭 • 0: 自动关闭 • 1: 不自动关闭 每位对应一个模块，定义如下– • BIT17: XSPI • BIT16: SDFM • BIT15: DMIC • BIT14: I2S • BIT13: MIPI • BIT12: SPI • BIT11: USB • BIT10: UART • BIT9: SD • BIT8: CE • BIT7: DE • BIT6: GE • BIT5: VE • BIT4: DVP • BIT3: GMAC • BIT2: DMA • BIT1: DDR • BIT0: SYS

8.2.5.17. 0x160 SRAM_MAP_CFG

默认值：0x00000002			SRAM 映射配置 (SRAM Mapping Configuration)
位域	类型	默认值	描述
31:16	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			SRAM 映射配置 (SRAM Mapping Configuration)
位域	类型	默认值	描述
15:8	R/W	0x0	AXI_MAT_S0_CFG AXI Mattrix Slave0 配置，每位对应一个区域配置，定义如下 • 0: 允许写 • 1: 禁止写 每位对应地址区域分配如下 • 8: 0x30040000~0x3005FFFF • 9: 0x30060000~0x3007FFFF • 10: 0x30080000~0x3009FFFF • 11: 0x300A0000~0x300BFFFF • 12: 0x300C0000~0x300DFFFF • 13: 0x300E0000~0x300FFFFF • 14: 0x30100000~0x3011FFFF • 15: 0x30120000~0x3013FFFF
7	–	–	–
6:4	R/W	0x0	AXI_MAT_S1_SIZE AXI Mattrix S1 容量 • 0: S1 0KB • 1: S1 128KB • 2: S1 256KB • 3: S1 384KB • 4: S1 512KB • 5: S1 640KB • 6~7: S1 768KB **S0 容量为 1024MB 减去 TCM 和 S1 容量** **CPU_TCM_SRAM_CFG=0: S0 容量为 1024KB–S1** **CPU_TCM_SRAM_CFG=1: S0 容量为 768KB–S1**
3:2	–	–	–
1	R/W	0x1	CPU_TCM_SRAM_ACLK_GATE CPU TCM SRAM AXI 时钟关闭 • 0: 关闭 • 1: 打开 **注：** CPU_TCM_SRAM_CFG 使能前，需要先将该位域置 0 **避免出现时钟毛刺**
0	R/W	0x0	CPU_TCM_SRAM_CFG

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			SRAM 映射配置 (SRAM Mapping Configuration)
位域	类型	默认值	描述
			CPU TCM SRAM 配置 • 0: 无 TCM • 1: 使用 TCM **注：** 该版本固定为 KB，DTCM 64KB+64KB

8.2.5.18. 0x1F0 FLASH_CFG

默认值：0x00000000			FLASH 配置 (FLASH Configuration)
位域	类型	默认值	描述
31:15	–	–	–
14:12	R/W	0x0	FLASH_IOMAP_012 FLASH_IO[0:2] 映射 • 0: WP – SO – CS • 1: WP – CS – SO • 2: SO – WP – CS • 3: SO – CS – WP • 4: CS – WP – SO • 5: CS – SO – WP • 6~7: 预留 **注：** BROM 启动后需要从 EFUSE 获取 FLASH_IOMAP 信息配置到该位域
11	–	–	–
10:8	R/W	0x0	FLASH_IOMAP_345 FLASH_IO[3:5] 映射 • 0: HOLD – SCLK – SI • 1: HOLD – SI – SCLK • 2: SCLK – HOLD – SI • 3: SCLK – SI – HOLD • 4: SI – HOLD – SCLK • 5: SI – SCLK – HOLD • 6~7: 预留 **注：** BROM 启动后需要从 EFUSE 获取 FLASH_IOMAP 信息配置到该位域
7:2	–	–	–
1:0	R/W	0x0	FLASH_SRCSELSiP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			FLASH 配置 (FLASH Configuration)
位域	类型	默认值	描述
			Flash 访问接口选择 • 0: NONE，SiP Flash 接口关闭，无法访问 • 1: PIN，SiP Flash 接口通过 PIN 映射的方式进行访问，可被外部设备访问 • 2: SPI0，SiP Flash 通过 SPI0 控制器访问 • 3: SPI1，SiP Flash 通过 SPI1 控制器访问

8.2.5.19. 0x1F4 ENCODER_CFG

默认值：0x00000000			ENCODER 配置 (ENCODER Configuration)
位域	类型	默认值	描述
31:18	–	–	–
17:16	R/W	0x0	ENC1_SEL 编码器选择 • 0: QEP1 • 1: EDT1 • 2: TA1 • 3: BISS1 **编码器三个引脚选择，查看引脚对应关系。** **QEP_S, QEP_H 直接输出到 PINMUX，不经过此映射。**
15:2	–	–	–
1:0	R/W	0x0	ENC0_SEL 编码器选择 • 0: QEP0 • 1: EDT0 • 2: TA0 • 3: BISS0 **编码器三个引脚选择，查看引脚对应关系。** **注：** QEP_S,QEP_H 直接输出到 PINMUX，不经过此映射。

ENC	QEP(SEL=0)	EDT(SEL=1)	TA(SEL=2)	BISS(SEL=3)
IO0	QEP_A	EDT_DE	TA_DE	BISS_MA
IO1	QEP_B	EDT_DIO	TA_DIO	BISS_SLO
IO2	QEP_I	EDT_CLK	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.2.5.20. 0x40C USB0_CFG

默认值：0x00000001			USB0 配置 (USB0 Configuration)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x1	DRD_MODE DRD 模式选择 • 0: HOST • 1: DEVICE

8.2.5.21. 0x410 EMAC_CFG

默认值：0x00000000			EMAC配置 (EMAC Configuration)
位域	类型	默认值	描述
31:30	–	–	–
29	R/W	0x0	EMAC_REFCLK_INV EMAC 参考时钟反向 • 0: 时钟正向 • 1: 时钟反向
28:24	R/W	0x0	EMAC_REFDLY_SEL EMAC 参考时钟延迟
23:18	–	–	–
17	R/W	0x0	EMAC_TXCLK_INV EMAC 发送时钟反向 • 0: 时钟正向 • 1: 时钟反向
16:12	R/W	0x0	EMAC_TXDLY_SEL EMAC 发送时钟延迟
11:8	R/W	0x0	SW_TXCLK_DIV2 软件发送时钟分频 2
7:4	R/W	0x0	SW_TXCLK_DIV1 软件发送时钟分频 1
3	–	–	–
2	R/W	0x0	SW_TXCLK_DIV_EN 软件发送时钟分频使能 • 0: 分频固定 • 1: 分频可配置
1	R/W	0x0	RMII_EXTCLK_SEL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			EMAC配置 (EMAC Configuration)
位域	类型	默认值	描述
			RMII 外部时钟选择 • 0: 使用 INTCLK • 1: 使用 EXTCLK
0	–	–	–

8.2.5.22. 0xF00 DBG_CFG

默认值：0x00000000			DBG 配置 (Debug Configuration)
位域	类型	默认值	描述
31:16	WO	0x0	DBG_KEY 调试关键字 对 DBG_CFG[15:0] 进行写操作时，需要对该字段同时写 0x16DB，写操作才可以生效。
15:14	R/W	0x0	DBG_MODE_SEL 调试模式选择 • 0：调试输出 • 1：RTP 输入输出 • OTHERS：预留
13:8	R/W	0x0	DBG_CLK_SEL 调试时钟选择
7:0	R/W	0x0	DBG_OUT_SEL 调试输出选择

8.2.5.23. 0xF08 DBG_DATA

默认值：0x00000000			DBG 数据（Debug Data）
位域	类型	默认值	描述
31:0	RO	0x0	DBG_DATA 调试数据

8.2.5.24. 0xFFC SYSCFG_VER

默认值：0x00000101			SYSCFG 版本 (SYSCFG Version)
位域	类型	默认值	描述
31:0	RO	0x00000101	VERSION 版本 V1.1

8.3. Warm Reset Information (WRI)


Warm Reset Info (WRI) 可以记录暖复位发生的状态信息， 提供引起死机重启的原因分析。暖复位包括有记录触发硬件复位的复位源等。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.3.1. 特性说明

记录触发硬件复位的复位源。

8.3.2. 原理框图



8.3.3. 功能描述

8.3.3.1. 系统资源

暖复位，也称热复位 (Hot Reset)，相对于冷复位 (Cold Reset)，是指系统不做掉电直接复位。

WRI 模块可用于记录暖复位信息，在暖复位期间稳定工作，使用到的系统资源不受复位影响：

- WRI 模块复位源于 SYS_POR，不受其他复位源影响。
- 时钟来源于 XTAL 24M，不受 CMU 时钟选择影响。

8.3.3.2. 复位源记录

复位源记录，即每个复位源信号经过去抖后，使用其低电平置位对应标志位。对应标志位的值可进行写 1 清 0。

每次启动后，建议检查复位源信息并进行清除，方便记录下次复位源信息。

8.3.4. 寄存器列表

表 8–4 WRI 寄存器列表

偏移地址	缩写	寄存器名称	–
0x000	RST_FLAG	复位标志	0x000 RST_FLAG
0xFFC	WRI_VER	WRI 版本	0xFFC WRI_VER

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.3.5. 寄存器描述

8.3.5.1. 0x000 RST_FLAG

默认值：0x00000001			复位标志（Reset Flag）
位域	类型	默认值	描述
31:13	–	–	–
12	R/W1C	0x0	CMP_RST_FLAG 电压比较复位标志 • 0: 没发生过复位 • 1: 发生过复位
11	R/W1C	0x0	THS_RST_FLAG 温度过高复位标志 • 0: 没发生过复位 • 1: 发生过复位
10	R/W1C	0x0	WDOG_RST_FLAG 看门狗复位标志 • 0: 没发生过复位 • 1: 发生过复位
9	R/W1C	0x0	DM_RST_FLAG 调试模块复位标志 • 0: 没发生过复位 • 1: 发生过复位
8	R/W1C	0x0	EXT_RST_FLAG 外部输入复位标志 • 0: 没发生过复位 • 1: 发生过复位
7:2	–	–	–
1	R/W1C	0x0	RTC_POR_FLAG RTC 上电复位标志 • 0: 没发生过复位 • 1: 发生过复位
0	R/W1C	0x1	SYS_POR_FLAG 系统上电复位标志 • 0: 没发生过复位 • 1: 发生过复位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

8.3.5.2. 0xFFC WRI_VER

默认值：0x00000101			WRI 版本（WRI Version）
位域	类型	默认值	描述
31:0	RO	0x00000101	VERSION 版本，V1.1

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9. 存储

9.1. Secure Digital Host Controller (SDMC)

SoC 包含多套 SD/ MMC 控制器，简称 SDMC。以下控制器均支持访问 SD 卡/ eMMC/ SDIO 设备，每套控制器常用的访问介质如下：

- SDMC0 用于访问 SD 卡和 eMMC 设备。
- SDMC1 用于访问 SD 卡或 SDIO 设备。
- SDMC2 用于访问 SDIO 设备（如蓝牙 WIFI 模组等）。


SDMC 支持的最大接口时钟频率为50 MHz ，支持 1/ 4/ 8 线数据总线模式，支持 eMMC 标准协议和 SD/ SDIO 接口协议。

9.1.1. 功能特性

- 支持 eMMC 4.41，SD 3.01 和 SDIO 3.0，向下兼容。
- 支持 eMMC HS-SDR/ HS-DDR 模式，接口最大传输速度100 MB/s 。
- 支持 3.3 V 工作电压。
- 支持 DDR 4 线和 8 线模式。
- 支持内部 DMA 模式，且具备以下特性：
    - 支持单通道传输
    - 支持双缓存和描述符链表模式，描述符链表模式下每个描述符最大传输 4 KB 数据，双缓存模式下每个描述符最大传输 8 KB 数据
    - 支持可编程的突发传输数据长度和中断
- 支持的 FIFO 大小为 128 * 32 bits。
- 支持 CRC 生成和错误检测。
- 支持可编程的时钟分频系数，内部包含时钟分频器。
- 支持 Host 内部上拉控制。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.2. 原理框图



9.1.3. 功能描述

SDMC 控制器由主机接口模块 (HIF)、卡接口模块 (CIF)、时钟控制器和驱动采样控制器组成，主要的工作流程如下：

- Host 主机通过 AHB 总线访问 HIF 模块和 HIF 寄存器，与 FIFO 进行收发数据。
- HIF 根据寄存器的配置信息，通过 FIFO 控制单元来控制数据传输，并将传输过程中产生的中断信号发送给 CPU 进行中断处理。
- HIF 通过卡检测单元，通知 Host 有卡插入或拔出。
- CIF 模块从 FIFO 中接收或写入数据，通过命令通道发送命令给外部设备，通过数据通道发送 FIFO 数据给外部设备，或从外部设备接收数据写入 FIFO。
- 时钟控制器根据外设的需求，提供适当的工作时钟频率。
- 驱动采样控制器，用于调整驱动时钟或采样时钟与数据之间的相位关系，来解决传输路径的延时问题。

9.1.3.1. 主机接口模块 (HIF)

9.1.3.1.1. 寄存器单元

通过 AHB 接口访问 SDMC 控制器，控制器内部使用 AHB 从机接口连接 AHB 主机。以下为主机接口模块相关单元的具体描述：

寄存器单元提供了寄存器的读写访问功能，寄存器位宽为 32 位。所有的寄存器都属于 HIF 时钟域。

1. 当一个命令发送到 Card 时，设置 0x00C SDMC_CMD 寄存器的 START_CMD 位为 1。

   所有需要 CIF 操作的相关寄存器均发送到 CIF 模块。

2. 一旦 START_CMD 置 1，在没有硬件清零之前，从 HIF 到 CIF 的下列寄存器不能被写入。

> **注：**
> 寄存器单元具有硬件锁功能，防止非法写入寄存器。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- CMD
- CMDARG
- CLKCTRL
- TTMC
- HCTRL2

3. 等待硬件清零 START_CMD 位，即可写入上述寄存器。

9.1.3.1.2. 中断控制单元

中断控制单元用于产生中断信号。中断信号的产生必须满足以下条件：

- 中断使能寄存器 0x03C SDMC_INTEN 相应的中断位置 1。
- 使能全局中断使能位。

一旦中断控制单元检测到某个中断条件，初始中断状态寄存器 0x040 SDMC_INTST 对应的中断状态位会置 1。初始中断状态位保持，直到通过软件写 1 清零。

9.1.3.1.3. FIFO 控制单元

FIFO 控制单元连接内部 FIFO 到 Host 接口以及卡接口模块。FIFO 深度为 128，FIFO 位宽为 32 位。由于读和写传输不会同时发生， 使用共享 FIFO 用于读写传输，以节省芯片面积。

9.1.3.1.4. 卡检测单元

卡检测单元用于检测 SD 卡插入和拔出时信号电平变化。上电后，控制器读取卡检测端口的状态值并将其存储到内存里，每次检测的状态值都与之前的状态值进行异或比较并更新到 0x054 SDMC_CDET 中的 CDET_STAT 位。

> **注：**
> 仅 SDMC1 控制器支持硬件卡检测单元，其他控制器可以通过 GPIO 进行卡检测。

卡检测信号连接到卡座上，需要外部上拉：

- 当没有卡插入时，检测到高电平，CDET_STAT 位为 1。
- 当检测到卡插入时，卡检测引脚通过卡座连接到地， 检测到低电平，CDET_STAT 位为 0。

通过一个去抖计时器来延迟检测时间，避免由于机械插拔造成的信号抖动，并产生一个中断信号发送给 CPU。用户可以通过编程 DEBC_CNT 位域设置去抖时间。

9.1.3.2. 内部 DMA 控制器 (IDMAC)

SDMC 控制器内部包含一套 DMA 控制器（简称 IDMAC），IDMAC 由控制寄存器、状态寄存器和单向的发送/ 接收引擎组成。IDMAC 使用一个有效的描述符将数据从源地址搬移到目标地址，用于发送和接收数据，使 CPU 干预最小化。IDMAC 包含以下特性：

- IDMAC 从 Card 接收数据存储到内存中，并从内存中读取数据发送到 FIFO。
- IDMAC 的描述符存储在内存中，控制器通过内存的指针来获取描述符内容。
- Host 的数据缓存存储在内存中，由完整的数据或部分数据组成，描述符通过指针指向数据缓存：
  - 数据缓存中仅包含数据。
  - 数据缓存的状态包含在描述符中。


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.3.2.1. 描述符

IDMAC 使用两种描述符结构：

- 双缓存结构：每个描述符指向两个数据缓存，两个描述符的间隔，通过 PBUSCFG 寄存器的 DSL 位域进行编程。
- 链式结构：每个描述符指向唯一的缓存和下一个描述符地址。多个描述符可以组成描述符链表，包含以下特性：
  - 链表的基址写入描述符链表基址寄存器 IDMAINTEN。
  - 描述符链表向前连接， 最后一个描述符可以指回到第一个描述符，形成一个环状结构。
  - 描述符链表存储在内存中。
  - 每个描述符可以指向两个数据缓存中容量最大的一个。

两种描述符结构见下图：



描述符地址必须按照 32 位对齐，每个描述符包含 16 字节的控制和状态信息，以及数据缓存的指针和容量。每个描述符由四个 DES 结构体组成，每个 DES 都存储 32 位数据。

- DES0 用于配置控制信息
- DES1 用于配置每个描述符的数据长度
- DES2 用于配置第一个数据缓存的起始地址
- DES3 用于配置第二个数据缓存的起始地址，或第二个描述符的起始地址

关于四个描述符结构体的详细配置说明，可查看 DES 结构体。

9.1.3.2.2. IDMA 控制器初始化

1. 配置 HCTRL1 寄存器的 bit25，使用 IDMAC 访问 FIFO。
2. 写 IDMAC 总线模式寄存器 (PBUSCFG) 。
   a. 配置突发传输的数据长度。
   b. 使能 IDMAC。
   c. 复位 IDMAC 内部寄存器。
   d. 此步骤可选。如果使用双缓存结构的描述符，配置描述符之间跳过的数据长度。
3. 写 IDMAC 中断使能寄存器 (IDMAINTEN)，屏蔽掉不需要的中断。
4. 配置 IDMAC 描述符链表基址寄存器 (IDMASADDR)。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

驱动软件在内存中创建发送或接收的描述符链表，并写入 IDMAC 描述符链表基址寄存器 (IDMASADDR)，为 IDMAC 提供描述符的起始地址。

5. IDMAC 模块从描述符链表获取描述符。

9.1.3.2.3. DES 结构体

描述符地址必须按照 32 位对齐，每个描述符包含 16 字节的控制和状态信息，以及数据缓存的指针和容量。每个描述符由四个 DES 结构体组成，每个 DES 都存储 32 位数据。

DES0 用于配置控制信息，说明如下：

位域	位域名称	说明
31	OWN	• 1，表示描述符由 IDMAC 控制。 • 0，表示描述符由 Host 控制。当数据传输完成时，IDMAC 控制器对该位域清零。
30	CES (Card Error Summary)	错误位 • 表示发送到 Card 或来自 Card 的错误状态。 • 也存在于 OINTST 寄存器，与以下位域为逻辑或的关系： ◦ BE：结束位错误 ◦ TO：响应超时 ◦ CRC：响应数据 CRC 错误 ◦ RTO：数据读超时 ◦ CRC：数据接收 CRC 错误 ◦ RE：响应错误
29:6	RESET	–
5	ER (End of Ring)	置 1，表示描述符链表到达最后一个描述符。IDMAC 返回链表的基址，创建一个描述符环。仅在双缓存描述符结构时有效。
4	CH (Second Address Chained)	置 1，表示描述符的第二个地址是下一个描述符的地址，不是第二个缓存的地址。该位域置 1 时，DES1[25:13] 应该清零。
3	FS (Fist Descriptor)	置 1，表示描述符包含第一个缓存的数据。如果第一个缓存的容量为 0，下一个描述符包含起始数据。
2	LD (Last Descriptor)	与一次 IDMAC 传输的最后一个 block 有关。 • 置 1，表示缓存指向该描述符的最后一个缓存数据。 • 描述符结束后，剩余的字节数为 0。即描述符完成后且该位域置 1 时，剩余的字节数为 0。
1	DIC (Disable Interrupt on Completion)	置 1，防止 IDMAC 状态寄存器的 bit0/ 1 置位。
0	RES	–

DES1 用于配置每个描述符的数据长度，说明如下：

位域	位域名称	说明
31:26	RES	–
25:13	BS2 (Buffer 2 Size)	缓存 2 容量，表示第二个数据缓存的字节容量。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

位域	位域名称	说明
		• 缓存容量必须按 32 位对齐。 • 置 0，DMA 忽略该缓存，跳到下一个双缓存结构的缓存。 • 对于链式结构，该位域无效。此时 DES0[4] 置 1。 • 如果在任意的描述符里该位被置 0，剩下的描述符不能为非零值，直到最后一个描述符。
12:0	BS1 (Buffer 1 Size)	缓存 1 容量，表示第一个数据缓存的字节容量。 • 缓存容量必须按 32 位对齐。 • 该位域不能为 0。 **注：** 如果仅有一个缓存被编程，必须使用缓存 1，而不是缓存 2。

DES2 用于配置第一个描述符的起始地址，说明如下：

位域	位域名称	说明
31:0	缓存地址指针 1	• 使用双缓存结构时，表示第一个数据缓存的物理地址。 • 对于链式结构，表示数据缓存的物理地址。

DES3 用于配置下一个描述符的起始地址，说明如下：

位域	位域名称	说明
31:0	缓存地址指针 2	使用双缓存结构时，表示第二个缓存的物理地址。如果 DES0[4] 置 1，该地址指向下一个描述符的地址。如果不是最后一个描述符，下一个描述符的地址必须按 32 位对齐，即 bit[1:0] 为 0，内部最低有效位被忽略。

9.1.3.3. 卡接口模块 (CIF)

卡接口模块连接 HIF 和 外部 SD/ MMC Card/ SDIO 设备。卡接口模块参与的工作流程如下：


- CPU 向 HIF 的控制寄存器写入命令参数。
- 控制器将命令参数发送至 CIF。
- CIF 根据控制寄存器的值，生成命令和数据。命令和数据会根据不同的设备协议，在对应的通道进行传输。

为了使 CIF 正确的工作，软件必须满足如下要求：

- 同一时间仅能发送一个命令。
- 对于开放式的写数据，如果因为 FIFO 为空造成 Card 时钟停止了，软件必须向 FIFO 填满数据，才能再次启动时钟。
- 对于读数据，如果 Card 时钟因为 FIFO 满而停止，软件应该继续读至少两个 FIFO 地址，再启动 Card 时钟。
- 当 Card 正在处理数据传输时，发送卡复位命令（CMD0、CMD15 或 CMD52），软件必须设置命令寄存器的 STOP_ABORT_CMD 位，确保发送复位命令之前先停止数据传输。
- 对于 SDIO 传输，如果 SDIO 设备挂起，软件想要恢复挂起的传输，在发送新的数据传输命令时，必须复位 FIFO 并发送恢复命令。
- 当 OINTST 寄存器的 EBE 置位，控制器不能及时处理 SDIO 中断。软件应该忽略 SDIO 中断，发送停止或丢弃命令给 SDIO 设备，确保 SDIO 设备停止发送读数据。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

CIF 模块主要包括命令通路、数据通路、中断检测单元、时钟控制单元和驱动采样控制单元，框图如下：



9.1.3.3.1. 命令通道

命令通道主要功能如下：

- 加载时钟参数
- 加载 Card 命令参数
- 发送命令到 Card 总线
- 从 Card 总线接收设备响应
- 发送响应到 HIF

命令通道的工作流程如下：

1. 通过对 HIF 寄存器编程发送一个新的命令，将命令寄存器的 STAT_CMD 位置 1。
2. HIF 的 STAT_CMD 位有效，表示有新的命令被发送。
3. 命令通路加载新的命令，并发送一个应答信号给 HIF。
4. 命令加载后，命令通路的状态机发送命令给 SD/ MMC 总线，包括内部产生的 CRC7 校验码，并接收 Device 返回的响应数据。
5. 状态机发送接收的响应数据和命令完成信号给 HIF，并等待八个时钟周期，再加载新的命令。

9.1.3.3.2. 数据通道

数据通路模块加载新的数据参数，包括是否传输数据、读或写数据传输方向、流传输或块传输方式、数据块容量、字节数量、Card 类型和超时时间。

数据通路在发送和接收数据时的行为如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 在发送数据时，从 FIFO 中取出数据通过 cdata 发送数据。
- 在接收数据时，通过 cdata 将接收到的数据送入 FIFO。

如果命令寄存器的 DATA_EXP 位置 1，新的传输命令会根据如下情况在数据通道执行：

- 如果 TRANS_DIR 位为 1，发送数据。
- 如果 TRANS_DIR 位为 0，接收数据。

9.1.3.3.3. SDIO 中断检测

所有来自卡的中断请求报告给 HIF，中断信号的有效时间需要维持两个时钟周期。对于 SDIO 设备，在中断周期内通过保持 Data[1] 引脚为低电平来产生中断信号。

通过中断控制状态机决定被选中的设备工作在中断周期内。

- 对于未选中的设备，或被选中的设备工作在 1 线模式下，中断周期总是有效的。
- 对于被选中的设备，且工作在 4 线模式下，需要满足以下条件之一，中断周期才是有效的：
  - 设备空闲时产生中断。
  - 没有正在处理的数据传输命令时产生中断。
  - 在两个数据块之间的结束位之后的第三个时钟产生中断。
  - 上一笔数据结束位之后的两个时钟到下一笔数据命令的结束位期间产生中断。

SDIO 中断为电平触发，需要在一个中断周期内进行采样，控制器才不会丢失该中断。当 SDIO 设备工作在 4 线模式时，在以下任意情况下，控制器不会采样被选中卡的 SDIO 中断：

- 读或写恢复：CIF 将恢复命令当作正常的数据传输命令处理。SDIO 中断在恢复命令处理时，与其他数据命令类似。根据 SDIO 协议：
  - 对于正常的数据命令，在命令结束位之后中断周期结束。
  - 对于恢复命令，在响应结束位之后中断周期结束。在恢复命令的结束位之后，停止中断采样。
- 读数据期间挂起：如果读数据传输被控制器挂起，CPU 将 ABORT_RDATA 位域置 1 并复位数据状态机。
  - 在 CIF 中，从恢复命令响应到 ABORT_RDATA 位域置 1 期间，SDIO 中断不会被采样。
  - 在 Host 将 ABORT_RDATA 位域置 1 后，SDIO 中断被处理，启动中断采样。

9.1.3.3.4. 时钟控制单元

时钟控制单元提供了不同的时钟频率来满足 SD/ MMC 不同速度模式下的频率要求。cclk_in 信号是源时钟（频率大于等于 Card 最大工作时钟频率），由 PLL 分频而来，再通过 SDMC 控制器内部的时钟分频器分频后作为输出时钟 cclk_out 发送给 Card。

时钟控制单元包括以下功能：

- 打开和关闭时钟。
- 控制器进入低功耗模式，在传输空闲时，自动关闭时钟。
- 内部包含延时单元和移相器，提供驱动时钟和采样时钟，参考时钟和延时控制的详细描述。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.3.3.5. 错误检测

SDMC 控制器可检测以下错误类型：

表 9–1 错误检测

错误分类	错误详情
响应错误	
响应超时	计时器到达超时寄存器配置的超时时间后，未接收到响应的起始位。
响应 CRC 错误	收到期望的响应并检查响应数据的 CRC 校验码，响应数据中的 CRC7 校验码与内部生成的校验码不匹配。
响应错误	响应的传输位不为 0，命令序列与发送的命令序列不匹配，或响应的结束位不为 1。
数据发送错误	
无 CRC 状态信号	在一次写数据期间，如果在数据块发出之后的两个时钟周期后，CRC 状态信号的起始位没有接收到，产生无 CRC 状态的错误。
无效的 CRC	如果在写数据块发送之后产生无效的 CRC 状态（非 010），数据 CRC 错误信号会发送到 HIF，数据传输继续进行。
由于 FIFO 为空造成的 Data Starvation 错误	如果在写数据时 FIFO 为空，或 Card 时钟停止且数据超时后 FIFO 剩余的数据为空，data–starvation 错误信号会发送到 HIF 单元，数据通道继续等待数据写入 FIFO。
数据接收错误	
数据超时	在读数据时，如果计时器到达超时时间后，没有接收到数据的起始位，会发生数据超时错误。
数据起始位错误	在 4 位或 8 位模式读数据时，如果发生起始位错误，应用程序必须发送 CMD12 或 CMD52 结束错误状态。在命令接收完成后，应用程序必须复位 IDMAC 和 CIF，并清除错误状态。发送任何数据传输命令之前都必须复位 FIFO。
数据 CRC 错误	在读数据块传输期间，如果接受到的 CRC16 校验码与内部产生的 CRC16 校验码不匹配，数据通道发送数据 CRC 错误的信号给 HIF，继续传输数据。
数据结束位错误	在读数据期间，如果接收到的数据结束位不为 1，数据通道发送结束位错误信号给 HIF，并终止数据传输，该信号发送 HIF 则数据传输完成。
由于 FIFO 满造成的 Data Starvation 错误	在读数据传输期间，当 FIFO 为满，Card 时钟停止。如果 FIFO 满并且数据超时，data–starvation 错误信号发送到 HIF（此时 OINTST 寄存器的 bit10 为 1），数据通道继续等待 FIFO 为空。
Host 控制器不能正确的采样到数据	如果在读操作时 Card 时钟因为 FIFO 满而停止，Host 控制器不能正确的采样到数据。

9.1.3.4. 时钟和延时控制


9.1.3.4.1. 时钟域

控制器内部有多种不同的时钟域，各个时钟域之间的关系描述如下：

- clk：HIF 模块工作时钟和 AHB 总线时钟，所有的配置寄存器使用该时钟。
- cclk_in：输入时钟，CIF 模块大部分模块和寄存器工作在该时钟。
- cclk_in_drv：驱动时钟，输入时钟经过移相器和延迟单元输出的驱动时钟，用于数据和命令的输出驱动。该时钟用来满足不同速度模式下保持时间的要求。
- cclk_in_sample：采样时钟，输入时钟经过移相器和延迟单元输出的采样时钟，用于数据和命令接收采样。
- cclk_out：输出时钟，由 cclk_in 分频后输出给 Device 的工作时钟。


控制器时钟域框图如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



9.1.3.4.2. 延时控制

由于控制器内部由多种不同的时钟组成，输出驱动时钟和采样时钟需要经过一个相移器和延迟单元进行延迟，以满足不同速度等级的 SD/ MMC 设备稳定的工作时序要求。 因此，需要在 SDMC 控制器外部实现相移和延迟电路。结构框图如下：



延时控制单元的工作流程如下：

1. CMU 模块对 PLL 进行分频，输入到 SDMC 控制器的模块时钟频率最大为200 MHz 。
2. 配置时钟选择复用器 EXT_CLK_MUX 位域，选择控制器输入时钟。

   为满足不同的速度等级要求，共有以下几种模式选择：

   - 2b'00：25 MHz，对应速度模式：DS，HS–SDR，HS–DDR
   - 2b'01：50 MHz，对应速度模式：HS，HS–SDR，HS–DDR
   - 2b'10：100 MHz，对应速度模式：HS–DDR

   速度模式等级的说明如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- DS：SD 卡默认速度模式，工作电平 3.3 V，工作频率 0~25 MHz，最大传输速率 25 Mbps。
- HS：SD 卡高速模式，工作电平 3.3 V，工作频率 0~50 MHz，最大传输速率 50 Mbps。
- HS-SDR：eMMC 高速 SDR 模式，工作电平 3.3 V，工作频率 0~50 MHz，最大传输速率 50 Mbps。
- HS-DDR：eMMC 高速 DDR 模式，工作电平 3.3 V，工作频 率 0~50 MHz，最大传输速率 100 Mbps。

3. 经过时钟复用器选择后，时钟进入移相器，通过 2 分频产生四个不同相位的时钟。通过 SDMC_DLYCTRL 寄存器对时钟相位编程选择，共有四种相位可编程：
   - 0° ，相位与输入时钟相同
   - 90° ，延时四分之一个时钟周期
   - 180° ，延时二分之一个时钟周期
   - 270° ，延时四分之三个时钟周期
4. 每个相位之后再经过 Delay Chain 进行 32 级的延迟。


   Delay Chain 内部由若干个延时单元组成，每个延时单元的延时时间相同。通过 SDMC_DLYCTRL 寄存器对 Delay Chain 进行编程选择。
   - 未经过相位延迟和 Delay Chain 的时钟作为控制器的输入时钟 cclk_in。
   - 经过控制器内部的分频器分频输出 cclk_out，作为外设的接口时钟。
5. 经过内部时钟分频器进行分频（通过配置 CLK_DIV 位域设置分配系数）后输出符合需求的接口工作时钟。

9.1.4. 编程指南

9.1.4.1. 初始化流程

在进行数据传输之前，需要初始化控制器，初始化流程图如下：


Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved



9.1.4.2. 时钟配置流程


建议按照以下流程进行时钟配置：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




9.1.4.3. 数据传输

读数据流程图



写数据流程图

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



CMD 寄存器配置表如下：

表 9–2 CMD 寄存器配置

位域	值	说明
START_CMD	1	发送命令完成后自动清零
USE_HOLD_REG	1 或 0	基于速度模式选择是否使能保持寄存器
UPD_CLK_REG	–	非时钟参数刷新命令
SEND_INIT	–	非初始化序列
STOP_ABORT_CMD	–	非停止或丢弃命令
AUTO_STOP	0 或 1	根据需要选择是否自动发送停止命令
TRANS_MODE	–	Block 传输
TRANS_DIR	0 或 1	• 0：从 Card 读数据 • 1：写数据到 Card
DATA_EXP	1	数据命令
RESP_LEN	–	响应长度
RESP_EXP	1	命令有响应返回则置 1
CMD_INDEX	命令序列	读或写命令序列
WAIT_PRVDATA_DONE	1	• 0：立即发送命令 • 1：等待之前的数据传输结束后再发送命令
CHECK_RESP_CRC	1	• 0：不检查响应的 CRC 校验值 • 1：检查响应的 CRC 校验值

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


9.1.4.4. 软件 Tuning 采样点

Tuning 用于 Host 纠正读数据时的采样点，利用移相器或 Delay Chain 来寻找最佳的采样点，补偿时序偏差。

时序偏差主要由工艺偏差、PCB 走线、电压和温度变化因素引起。

在 DDR50 模式下，即使此时来自 Card 的输出延迟小于一个时钟周期，但是在 Host 控制器内部输入 PAD 的延迟足够大，使整体的读延时大于一个时钟周期，所以需要进行软件 tuning。

Tuning 最佳采样点，计算 tuning 窗口的流程如下：



9.1.4.5. DDR 模式编程

对于 eMMC 设备，控制器支持 HS-DDR 模式，支持 4 线和 8 线模式。

使用 DDR 模式时需要将时钟控制寄存器的 CLK_DIV 位配置为 0，通过调整采样相位和 Delay Chain 找到最佳的采样点。此时，时钟频率配置有两种方式：

- 通过 CMU 模块分频配置外部 PLL 输入到 SDMC 模块的时钟，最大支持 32 分频。
- 通过外部时钟输入选择控制寄存器，配置输入到 SDMC 模块的时钟，仅支持 1/ 2/ 4 分频。

DDR 模式 tuning 最佳采样点工作流程如下：

1. 初始化 SDMC 控制器和 eMMC，在 SDR 模式下正确读写多个 block 数据。
2. 配置 CLK_DIV 位分频系数为 0，配置工作时钟为 50 MHz。
3. 配置 eMMC 工作模式为 HS-DDR 模式，总线配置为 4 线或 8 线 DDR 模式。
4. 先 tuning 读数据，遍历配置采样相位和 Delay Chain，采样并比较数据，选择窗口最大的一组连续正确的采样点，并计算中间值作为最佳采样点。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

5. 配置最佳采样点的相位值和 Delay Chain 值，tuning 写操作，选择窗口最大的一组连续正确的驱动值，并计算中间值作为最佳的驱动值。

6. 配置最佳的驱动值，再次进行读写测试。

9.1.5. 寄存器列表

表 9-3 SDMC 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	SDMC_BLKCNT	传输块数量	0x000 SDMC_BLKCNT
0x004	SDMC_BLKSIZE	传输块大小	0x004 SDMC_BLKSIZ
0x008	SDMC_CMDARG	命令参数	0x008 SDMC_CMDARG
0x00C	SDMC_CMD	命令配置	0x00C SDMC_CMD
0x010	SDMC_RESP0	响应数据 0	0x010 SDMC_RESP0
0x014	SDMC_RESP1	响应数据 1	0x014 SDMC_RESP1
0x018	SDMC_RESP2	响应数据 2	0x018 SDMC_RESP2
0x01C	SDMC_RESP3	响应数据 3	0x01C SDMC_RESP3
0x020	SDMC_TTMC	传输超时时间控制	0x020 SDMC_TTMC
0x024	SDMC_TCBC	发送到 Card 的字节数	0x024 SDMC_TCBC
0x028	SDMC_TFBC	发送到 FIFO 的字节数	0x028 SDMC_TFBC
0x02C	SDMC_CTRST	控制器状态	0x02C SDMC_CTRST
0x030	SDMC_HCTRL1	主机控制配置 1	0x030 SDMC_HCTRL1
0x034	SDMC_CLKCTRL	时钟控制配置	0x034 SDMC_CLKCTRL
0x038	SDMC_HCTRL2	主机控制配置 2	0x038 SDMC_HCTRL2
0x03C	SDMC_INTEN	中断使能	0x03C SDMC_INTEN
0x040	SDMC_INTST	已使能中断状态	0x040 SDMC_INTST
0x044	SDMC_OINTST	初始中断状态	0x044 SDMC_OINTST
0x048	SDMC_FIFOCFG	FIFO 配置	0x048 SDMC_FIFOCFG
0x054	SDMC_CDET	卡检测配置	0x054 SDMC_CDET
0x080	SDMC_PBUSCFG	外设总线配置	0x080 SDMC_PBUSCFG
0x084	SDMC_IDMARCAP	IDMAC 恢复获取描述符	0x084 SDMC_IDMARCAP
0x088	SDMC_IDMASADDR	IDMAC 描述符起始地址	0x088 SDMC_IDMASADDR
0x08C	SDMC_IDMAST	IDMAC 状态	0x08C SDMC_IDMAST
0x090	SDMC_IDMAINTEN	IDMAC 中断使能	0x090 SDMC_IDMAINTEN
0x094	SDMC_IDMACDA	IDMAC 描述符地址指针	0x094 SDMC_IDMACDA
0x098	SDMC_IDMACBA	IDMAC 缓存地址指针	0x098 SDMC_IDMACBA
0x100	SDMC_CTC	卡门限值配置	0x100 SDMC_CTC
0x104	SDMC_DLYCTRL	延时链和相位控制	0x104 SDMC_DLYCTRL
0x108	SDMC_EMCR	EMMC 配置	0x108 SDMC_EMCR
0x118	SDMC_VERID	控制器版本号	0x118 SDMC_VERID
0x200	SDMC_FIFO	数据 FIFO 缓存地址	0x200 SDMC_FIFO

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6. 寄存器描述

9.1.6.1. 0x000 SDMC_BLKCNT

默认值：0x00000001			传输块数量 (Block Count)
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x1	BLK_CNT 传输块数量 (Block Count) 对于开放式的传输模式，控制器会连续的传输数据，此时该位应该设置为 0。当该位设置为 0 时，需要软件配置发送停止命令，终止当前数据传输。

9.1.6.2. 0x004 SDMC_BLKSIZ

默认值：0x00000200			传输块大小 (Block Size)
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x200	BLK_SIZE 传输块大小 (Block Size) 配置单个传输块的字节数量，默认值为 512 个字节。

9.1.6.3. 0x008 SDMC_CMDARG

默认值：0x00000000			命令参数 (Command Argument)
位域	类型	默认值	描述
31:0	R/W	0x0	CMD_ARG 发送给 Card 的命令参数 (Command Argument)

9.1.6.4. 0x00C SDMC_CMD

默认值：0x20000000			命令配置 (Command Configure)
位域	类型	默认值	描述
31	R/W	0x0	START_CMD 开始发送命令 (Start Send Command) • 一旦命令被 CIF 获取，该位自动清零。 • 当该位置 1，Host 不能再写任何命令到寄存器。如果此时试图写新的命令，硬件锁定错误中断被置 1。 • 一旦命令发出并接收到响应，命令完成中断被置 1。
30	–	–	–
29	R/W	0x1	USE_HOLD_REG 使用保持寄存器 (Use Hold Register) • 0：命令和数据直接发送到卡，保持时间没有附加延时。 • 1：命令和数据通过保持寄存器发送到卡，保持时间增加 0.8 ns 延时。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x20000000			命令配置 (Command Configure)
位域	类型	默认值	描述
28	R/W	0x0	VOLT_SWITCH SD 卡电压切换 (Voltage Switch) • 0：无电压切换 • 1：电压切换使能，对于卡电压切换命令 (CMD11) 必须置位。
27	R/W	0x0	BOOT_MODE 启动引导模式选择 (Boot Mode Select) • 0：执行默认的引导操作 • 1：执行替代的引导操作
26	R/W	0x0	BOOT_DIS 禁止启动引导操作 (Boot Mode Disable) • 不能与 BOOT_EN 位同时置 1。 • 与 START_CMD 同时置 1 时，CIF 会终止引导操作。
25	R/W	0x0	BOOT_ACK_EXP 接收引导操作应答信号 (Boot Ack Expect) • 与 BOOT_EN 位同时置 1 时，CIF 接收来自卡的引导操作应答信号 0–1–0。
24	R/W	0x0	BOOT_EN 使能启动引导操作 (Boot Mode Enable) • BOOT_MODE = 0，即执行默认引导模式时，必须置 1。 • 不能与 BOOT_DIS 位同时置 1。 • 与 START_CMD 位同时置 1 时，CIF 开始发送引导序列，对应卡的命令线为低电平。
23:22	–	–	–
21	R/W	0x0	UPD_CLK_REG 仅更新时钟寄存器 (Update Clock Registers Only) • 0：正常命令序列 • 1：不发送命令，仅更新时钟寄存器的值到相关的时钟域
20:16	–	–	–
15	R/W	0x0	SEND_INIT 发送初始化序列 (Send Initialization Sequence) • 0：发送命令之前不发送初始化序列 • 1：发送命令之前发送初始化序列 上电后，发送第一个命令之前，必须发送 80 个时钟，等待 Card 内部初始化完成。在 Boot 模式下，该位不用置 1。
14	R/W	0x0	STOP_ABORT_CMD 发送停止或丢弃命令 (Send Stop or Abort Command)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x20000000			命令配置 (Command Configure)
位域	类型	默认值	描述
			• 0：在数据传输时，不使用停止或丢弃命令终止当前传输。 • 1：在数据传输时，使用停止或丢弃命令终止当前传输。 当工作在开放或者预定义数据传输模式时，Host 需要发送停止或丢弃命令来终止数据传输。该位应该置 1，确保 CIF 的命令、数据状态机正确的返回到空闲状态。
13	R/W	0x0	WAIT_PRVDATA_DONE 等待之前的数据传输完成 (Wait Previous Data Done) • 0：即使之前的数据传输未完成，也可以再次发送命令 • 1：必须等待之前的数据传输完成，再发送命令 通常，在数据传输期间或者终止当前传输时，如果想要查询外部设备当前的状态，可以将该位清零。
12	R/W	0x0	AUTO_STOP 自动发送停止命令 (Auto Send Stop Command) • 0：数据传输结束时，控制器不自动发送停止命令 • 1：数据传输结束时，控制器自动发送停止命令
11	R/W	0x0	TRANS_MODE 传输模式 (Transfer Mode) • 0：基于块的数据传输命令 • 1：基于字节流的数据传输命令
10	R/W	0x0	TRANS_DIR 传输方向 (Transfer Direction) • 0：从卡读数据 • 1：写数据到卡
9	R/W	0x0	DATA_EXP 有期望数据的传输 (Data Expected) • 0：无数据的命令传输 (read/write) • 1：有期望数据的命令传输 (read/write)
8	R/W	0x0	CHECK_RESP_CRC 检查响应信号的 CRC (Check Response CRC) • 0：不检查响应的 CRC 对于不返回有效 CRC 数据的命令，应禁止 CRC 检查。 • 1：检查响应的 CRC
7	R/W	0x0	RESP_LEN 响应信号长度 (Response Length)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x20000000			命令配置 (Command Configure)
位域	类型	默认值	描述
			• 0：从卡获取短响应数据 (48–bit) • 1：从卡获取长响应数据 (136–bit)
6	R/W	0x0	RESP_EXP 获取响应信号 (Response Expect) • 0：不从卡获取响应信号 • 1：从卡获取响应信号
5:0	R/W	0x0	CMD_INDEX 命令序号 (Command Index)

9.1.6.5. 0x010 SDMC_RESP0

默认值：0x00000000			响应数据 0 (Response 0)
位域	类型	默认值	描述
31：0	R	0x0	RESP0 响应数据的 bit[31:0]

9.1.6.6. 0x014 SDMC_RESP1

默认值：0x00000000			响应数据 1 (Response 1)
位域	类型	默认值	描述
31:0	R	0x0	RESP1 响应数据的 bit[63:32]

9.1.6.7. 0x018 SDMC_RESP2

默认值：0x00000000			响应数据 2 (Response 2)
位域	类型	默认值	描述
31:0	R	0x0	RESP2 响应数据的 bit[95:64]

9.1.6.8. 0x01C SDMC_RESP3

默认值：0x00000000			响应数据 3 (Response 3)
位域	类型	默认值	描述
31:0	R	0x0	RESP3 响应数据的 bit[127:96]

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6.9. 0x020 SDMC_TTMC

默认值：0xffffff40			传输超时时间控制 (Transfer Timeout Control)
位域	类型	默认值	描述
31:8	R/W	0xffffff	DATA_TMO 读数据传输超时时间 (Data Timeout) 超时计数器仅在 Card 时钟停止后启动。 单位：输出时钟的时钟周期 **注：** 如果超时值接近 100 ms，需要使用软件配置 GTC 计时器用于超时检测。在这种情况下，应该屏蔽读数据超时中断（SDMC_INTEN 寄存器的 bit9 清 0）。
7:0	R/W	0x40	RESP_TMO 响应超时时间 (Response Timeout) 单位：输出时钟的时钟周期

9.1.6.10. 0x024 SDMC_TCBC

默认值：0x00000000			发送到卡的字节数 (Transferred Card Byte Count)
位域	类型	默认值	描述
31:0	R	0x0	CBC 传输到卡的字节数 (Transferred Card Byte Count) 表示经过 CIF 模块已传输到 Card 的字节数。

9.1.6.11. 0x028 SDMC_TFBC

默认值：0x00000000			发送到缓存的字节数 (Transferred FIFO Byte Count)
位域	类型	默认值	描述
31:0	R	0x0	FBC 传输到 FIFO 的字节数 (Transferred FIFO Byte Count) 表示 Host 或 DMA 在内存和 HIF FIFO 之间已传输的字节数

9.1.6.12. 0x02C SDMC_CTRST

默认值：0x00000206			控制器状态 (Controller Status)
位域	类型	默认值	描述
31	R	0x0	DMA_REQ DMA 请求信号状态 (DMA Request Status)
30	R	0x0	DMA_ACK DMA 应答信号状态 (DMA Acknowledge Status)
29:17	R	0x0	FIFO_CNT FIFO 数量 (FIFO Count)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000206			控制器状态 (Controller Status)
位域	类型	默认值	描述
			当前 FIFO 中的字节数
16:11	R	0x0	RESP_INDEX 前一个响应的索引值 (Previous Response Index)
10	R	0x0	DATA_MC_BUSY 数据发送或接收状态机忙碌 (Data State Machine Busy)
9	R	0x1 or 0x0	DATA0_BUSY 根据 data[0] 的电平状态判断是否忙碌 • 0：卡数据传输处于非忙碌状态 • 1：卡数据传输处于忙碌状态 **注：** 默认值取决于 data[0] 的初始电平。
8	R	0x1 or 0x0	DATA3_STATUS 根据 data[3] 的电平状态检查是否有卡插入 • 0：没有 SD 卡插入 • 1：有 SD 卡插入 **注：** 卡检测仅支持 SDC1，默认值取决于 data[3] 的初始电平。
7:4	R	0x0	CMD_STAT 命令状态机状态 (Command FSM States) • 0：空闲 • 1：发送初始化序列 • 2：Tx 命令开始位 • 3：Tx 命令 tx 位 • 4：Tx 命令索引值 + 参数 • 5：Tx 命令 CRC7 校验 • 6：Tx 命令结束位 • 7：Rx 响应起始位 • 8：Rx 响应中断请求响应 • 9：Rx 响应 tx 位 • 10：Rx 响应命令索引值 • 11：Rx 响应数据 • 12：Rx 响应 CRC7 校验 • 13：Rx 响应结束位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000206			控制器状态 (Controller Status)
位域	类型	默认值	描述
			• 14：命令通路等待 NCC • 15：等待状态
3	R	0x0	FIFO_FULL FIFO 为满
2	R	0x1	FIFO_EMPTY FIFO 为空
1	R	0x1	FIFO_TX_WMARK FIFO 发送数据的水位 (FIFO TX Watermark) FIFO 水位达到发送数据门限值，不允许数据传输
0	R	0x0	FIFO_RX_WMARK FIFO 接收数据的水位 (FIFO RX Watermark) FIFO 水位达到接收数据门限值，不允许数据传输

9.1.6.13. 0x030 SDMC_HCTRL1

默认值：0x00000008			主机控制配置 1 (Host Control 1)
位域	类型	默认值	描述
31:26	–	–	–
25	R/W	0x0	USE_IDMAC 使用内部 DMA 控制器 (Use Inside DMA Controller) • 0：Host 通过 AHB 从机接口进行数据传输 • 1：仅使用内部 DMA 传输数据
24	R/W	0x0	OD_PUP_EN 外部开漏上拉使能 (Enable Open Drain Pull-up) • 0：禁止 • 1：使能。置 1，命令信号的输出为开漏模式，命令信号驱动为低电平或者高阻态，不能驱动为高电平。
23:11	–	–	–
10:9	–	–	–
8	R/W	0x0	ABORT_RDATA 丢弃读数据 (Abort Read Data)，用于 SDIO 的暂停操作。 • 0：不改变 • 1：在读数据时，发送暂停命令之后，软件循环查询 SDIO 设备是否进入暂停状态。当暂停操作发生时，软件将该位置 1 用于复位数据状态机，等待下一笔数据传输。 一旦数据状态机复位到空闲状态，该位会自动清零。
7	R/W	0x0	SEND_IRQ_RESP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000008			主机控制配置 1 (Host Control 1)
位域	类型	默认值	描述
			发送中断请求响应 (Send IRQ Response) • 0：不改变 • 1：自动发送中断请求并接收响应 一旦响应被发送该位自动清零。 为了等待 MMC 卡中断，Host 发送 CMD40 命令，控制器等待来自 MMC 卡的中断响应。 如果用户想要控制器退出中断状态等待，可以将该位置 1，此时控制器命令状态机自动发送 CMD40，等待总线获取到响应后返回到空闲状态。
6	R/W	0x0	READ_WAIT 读等待 (Read Wait) • 0：清除读等待 • 1：使能读等待 用于 SDIO 卡设备读等待功能。 该位置 1，控制器将 Data[2] 引脚拉低暂时中止读数据，允许发送 CMD52 等其他 I/O 命令。
5	–	–	–
4	R/W	0x0	INT_EN 全局中断使能 (Global Interrupt Enable) • 0：禁止中断 • 1：使能中断 仅当该位置 1，且对应的中断位置 1 时，对应的中断端口才为 1。
3	R/W	0x1	HW_RSTN 硬件 Reset 控制 (Hardware Reset Control) • 0：复位信号有效。Device 进入 pre-idle 状态，需要重新初始化 device。 • 1：复位信号无效
2	R/W	0x0	DMA_RESET DMA 复位 • 0：DMA 状态不改变 • 1：复位 IDMA 接口控制逻辑 经过两个 AHB 时钟周期后该位自动清零。
1	R/W	0x0	FIFO_RESET FIFO 复位 • 0：FIFO 状态不改变 • 1：复位数据 FIFO 和 FIFO 指针，复位完成后自动清零。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000008			主机控制配置 1 (Host Control 1)
位域	类型	默认值	描述
			注： 该位清零后，FIFO 指针在 2 个周期的系统时钟 + 2 个周期的 Card 时钟后被复位。
0	R/W	0x0	CTRL_RESET 控制器复位 (Controller Reset) • 0：控制器状态不改变 • 1：控制器复位 经过两个 AHB 时钟周期后该位自动清零。 复位的模块包括但不限于： • HIF/ CIF 接口 • CIF 和状态机 • 控制寄存器的 ABORT_RDATA/ SEND_IRQ_RESP/ READ_WAIT 位域 • 命令寄存器的 START_CMD 位域 该复位不影响其他寄存器、DMA 接口、FIFO 和 Host 中断。

9.1.6.14. 0x034 SDMC_CLKCTRL

默认值：0x00000000			时钟控制配置 (Clock Control)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	CLK_LP_EN 时钟低功耗模式使能 (Clock Low Power Enable) • 0：无低功耗模式 • 1：低功耗模式 ◦ 当 SD/ MMC 处于空闲状态时，关闭时钟。 ◦ 使用 MMC 或者 SD 卡时，置 1。 ◦ 对于 SDIO 卡，如果使用中断，时钟不能被停止。
15:8	R/W	0x0	CLK_DIV 输出时钟分频值 (Clock Divider Value) 时钟分频为 2*n （ n 为设定值 ）。
7:1	–	–	–
0	R/W	0x0	CLK_EN 输出时钟使能 (Clock Enable) • 0：关闭时钟 • 1：使能时钟

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6.15. 0x038 SDMC_HCTRL2

默认值：0x00000000			主机控制配置 2 (Host Control 2)
位域	类型	默认值	描述
31:30	–	–	–
29:28	R/W	0x0	BUS_WIDTH 总线位宽配置 (Bus Width Configuration) • 0：1 线模式 • 1：4 线模式 • 2：8 线模式 • 3：保留
27:26	–	–	–
25	R/W	0x0	DTO_UNIT 数据超时时间单位 (Data Timeout Unit) • 0：1 x cclk_out • 1：256 x cclk_out
24	R/W	0x0	RTO_UNIT 响应超时时间单位 (Response Timeout Unit) • 0：1 x cclk_out • 1：256 x cclk_out
23:17	–	–	–
16	R/W	0x0	DDR_MODE DDR 传输模式使能 (DDR Mode Enable) • 0：数据传输工作在 SDR 模式 • 1：数据传输工作在 DDR 模式
15:0	–	–	–

9.1.6.16. 0x03C SDMC_INTEN

默认值：0x000000000			中断使能 (Interrupt Enable)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	SDIO_INTEN SDIO 中断使能 (SDIO Interrupt Enable) 当中断被屏蔽后，SDIO 中断检测无效。 • 0：屏蔽中断 • 1：使能中断
15:0	R/W	0x0	INT_EN 中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000000000			中断使能 (Interrupt Enable)
位域	类型	默认值	描述
			对于每个位域的值定义如下： • 0：屏蔽中断 • 1：使能中断 每个位的中断定义如下： • bit 15–EBE（读操作结束位错误或者写操作无 CRC） • bit 14–ACD（自动发送命令完成） • bit 13–SBE（起始位错误） BCI（忙清除中断） • bit 12–HLE（硬件锁定写操作错误） • bit 11–FRUN（FIFO 向下溢出/向上溢出） • bit 10–HTO（Host 获取数据超时）或者电压切换中断 • bit 9–DRTO（读数据超时） • bit 8–RTO（响应超时） • bit 7–DCRC（数据 CRC 错误） • bit 6–RCRC（响应 CRC 错误） • bit 5–RXDR（接收 FIFO 数据请求） • bit 4–TXDR（发送 FIFO 数据请求） • bit 3–DTO（数据传输完成） • bit 2–CD（命令发送完成） • bit 1–RE（响应错误） • bit 0–CD（卡检测中断）

9.1.6.17. 0x040 SDMC_INTST

默认值：0x00000000			已使能中断状态 (Enabled Interrupt Status)
位域	类型	默认值	描述
31:17	–	–	–
16	R	0x0	SDIO_INT_STAT SDIO 中断状态 (SDIO Interrupt Status) • 0：无来自 SDIO 的中断信号 • 1：有来自 SDIO 的中断信号
15:0	R	0x0	INT_STAT 中断状态 (Interrupt Status) 每个位的中断状态定义如下： • bit 15–EBE（读操作结束位错误或者写操作无 CRC) • bit 14–ACD（自动发送命令完成） • bit 13–SBE（起始位错误） BCI（忙清除中断） • bit 12–HLE（硬件锁定写操作错误）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			已使能中断状态 (Enabled Interrupt Status)
位域	类型	默认值	描述
			• bit 11–FRUN（FIFO 向下溢出/向上溢出） • bit 10–HTO（Host 获取数据超时）或者电压切换中断 • bit 9–DRTO（读数据超时） • bit 8–RTO（响应超时） • bit 7–DCRC（数据 CRC 错误） • bit 6–RCRC（响应 CRC 错误） • bit 5–RXDR（接收 FIFO 数据请求） • bit 4–TXDR（发送 FIFO 数据请求） • bit 3–DTO（数据传输完成） • bit 2–CD（命令发送完成） • bit 1–RE（响应错误） • bit 0–CD（卡检测中断）

9.1.6.18. 0x044 SDMC_OINTST

默认值：0x00000000			初始中断状态 (Original Interrupt Status)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W1C	0x0	SDIO_INT_STAT 初始 SDIO 中断状态 (Original SDIO Interrupt Status) • 0：无来自 SDIO 的中断信号 • 1：有来自 SDIO 的中断信号
15:0	R/W1C	0x0	INT_STAT 初始中断状态 (Original Interrupt Status) 每个位的中断状态定义如下： • bit 15–EBE（读操作结束位错误或者写操作无 CRC） • bit 14–ACD（自动发送命令完成） • bit 13–SBE（起始位错误）BCI（忙清除中断） • bit 12–HLE（硬件锁定写操作错误） • bit 11–FRUN（FIFO 向下溢出/向上溢出） • bit 10–HTO（Host 获取数据超时）或者电压切换中断 • bit 9–DRTO（读数据超时） • bit 8–RTO（响应超时） • bit 7–DCRC（数据 CRC 错误） • bit 6–RCRC（响应 CRC 错误） • bit 5–RXDR（接收 FIFO 数据请求） • bit 4–TXDR（发送 FIFO 数据请求）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			初始中断状态 (Original Interrupt Status)
位域	类型	默认值	描述
			• bit 3–DTO（数据传输完成） • bit 2–CD（命令发送完成） • bit 1–RE（响应错误） • bit 0–CDET（卡检测中断）

9.1.6.19. 0x048 SDMC_FIFOCFG

默认值：0x007F0000			FIFO 配置 (FIFO Configuration)
位域	类型	默认值	描述
31	–	–	–
30:28	R/W	0x0	DMA_BL DMA 突发传输长度 (DMA Burst Length) • 0：1 • 1：4 • 2：8 • 3：16 • 4：32 • 5：64 • 6：128 • 7：256 突发传输单位为：word = 32 bits。 突发传输长度应设置为 (RX_WMARK + 1) 和 (FIFO_DEPTH – TX_WMARK) 的公约数。 以 FIFIO_DEPTH = 16 为例： • 允许的 DMA_BL 和 TX_WMARK 的组合如下： ◦ DMA_BL = 1，TX_WMARK = 1 – 15 ◦ DMA_BL = 4，TX_WMARK = 8 ◦ DMA_BL = 4，TX_WMARK= 4 ◦ DMA_BL = 4，TX_WMARK = 12 ◦ DMA_BL = 8，TX_WMARK = 8 ◦ DMA_BL = 8，TX_WMARK = 4 • 允许的 DMA_BL 和 RX_WMARK 的组合如下： ◦ DMA_BL = 1，RX_WMARK = 0 – 14 ◦ DMA_BL = 4，RX_WMARK = 3 ◦ DMA_BL = 4，RX_WMARK = 7 ◦ DMA_BL = 4，RX_WMARK = 11 ◦ DMA_BL = 8，RX_WMARK = 7 推荐值：DMA_BL = 8，TX_WMARK = 8，RX_WMARK = 7

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x007F0000			FIFO 配置 (FIFO Configuration)
位域	类型	默认值	描述
26:16	R/W	0x7F	RX_WMARK FIFO 接收门限值 (FIFO RX Watermark) 当 FIFO 的接收的数据大于 FIFO 接收门限值，DMA/FIFO 请求信号拉高。如果中断信号使能，会产生一个中断。 • 在非 DMA 模式下，当 RXDR 中断使能时，会产生一个中断信号替代 DMA 请求。数据包传输结束后，如果门限值大于剩余的字节数大小，则不会产生中断。当产生数据传输完成中断时， Host 应该读完剩余的字节。 • 在 DMA 模式下，在接收到最后一个数据包时，即使剩下的数据小于门限值，DMA 也会发送一个请求读出 FIFO 里面剩下的数据，然后产生一个数据传输完成的中断。 限制条件：RX_WMARK ≤ FIFO_DEPTH – 2 推荐值：(FIFO_DEPTH)/2 – 1
15:12	–	–	–
11:0	R/W	0x0	TX_WMARK FIFO 发送门限值 (FIFO TX Watermark) 当 FIFO 内数据量小于或等于 FIFO 发送门限值，DMA/FIFO 请求信号拉高。如果中断信号使能，会产生一个中断。 • 在非 DMA 模式下，当 TXDR 中断使能时，会产生一个中断信号替代 DMA 请求信号。发送完最后一个数据包时，Host 应该用剩下的数据填充 FIFO。 • 在 DMA 模式下，最后一个数据包完成后，如果最后一笔传输小于突发数据长度，DMA 控制器会再执行一次传输直到所有数据传输完成。 限制条件：TX_WMARK ≥ 1 推荐值：(FIFO_DEPTH)/2

9.1.6.20. 0x054 SDMC_CDET

默认值：0x01FFFFFF			卡检测配置 (Card Detect Configuration)
位域	类型	默认值	描述
31:25	–	–	–
24	R	0x1	CDET_STAT 表示卡检测信号的电平状态，默认为 1。 • 0：表示有卡插入，电平状态值为 0 • 1：表示卡拔出，电平状态值为 1
23:0	R/W	0xFFFFFF	DEBC_CNT 去除抖动维持的时钟周期数 (Debounce Count) 由于卡插拔是机械动作，会产生电平抖动，导致采样的电平值可能不稳定。去抖逻辑根据去抖维持的时钟周期数来设置计数器的初值。当计数器值变为 0 时，卡检测信号稳定，此时可以采样到正确的电平值。 典型的去抖时间为 5 – 25 ms。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6.21. 0x080 SDMC_PBUSCFG

默认值：0x00000000			外设总线配置 (Peripheral Bus Configuration)
位域	类型	默认值	描述
31:11	–	–	–
10:8	R	0x0	PBL 已编程的突发传输长度 (Programed Burst Length) 表示 IDMAC 执行一次突发传输的最大长度。已编程的突发传输长度值为 FIFOCFG 寄存器中 DMA_BL 位域的镜像值，如需更改，需要写 FIFOCFG 寄存器。 • 0：1 • 1：4 • 2：8 • 3：16 • 4：32 • 5：64 • 6：128 • 7：256 突发传输的单位：word = 32 bits。
7	R/W	0x0	DE 内部 DMA 使能 (Inside DMA Enable) • 0：内部 DMA 禁用 • 1：内部 DMA 使能
6:2	R/W	0x0	DSL 描述符跳过长度 (Description Skip Length) 定义了两个非链式描述之间跳过的数据长度，单位是 32 位。仅用于双缓冲结构的描述应用中。
1	R/W	0x0	FB 固定突发长度 (Fixed Burst Length) 控制 AHB 主机接口是否执行固定长度的突发传输。 • 0：AHB 使用 SINGLE 和 INCR 方式执行突发传输。 • 1：AHB 固定使用 SINGLE、INCR4、INCR8 或 INC16 其中一种方式执行突发传输。
0	R/WAC	0x0	SWR 软件复位 (Software Reset) 置 1，DMA 控制器复位内部寄存器，经过一个时钟周期后自动清零。

9.1.6.22. 0x084 SDMC_IDMARCAP

默认值：0x00000000			恢复获取描述符 (Inside DMA Resume Capture Descriptor)
位域	类型	默认值	描述
31:0	W	0x0	RCAP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			恢复获取描述符 (Inside DMA Resume Capture Descriptor)
位域	类型	默认值	描述
			恢复获取描述符 (Resume Capture Descriptor) 该寄存器为只写。 如果描述的 OWN 位没有置 1，IDMAC 的状态机会进入暂停状态。Host 可以对 RCAP 写任意值，使 IDMAC 的状态机恢复到正常的描述符获取操作。

9.1.6.23. 0x088 SDMC_IDMASADDR

默认值：0x00000000			描述符起始地址 (Descriptor List Start Address)
位域	类型	默认值	描述
31:0	R/W	0x0	DLSA 描述符链表的起始地址 (Descriptor List Start Address) IDMAC 会忽略低有效位 bit[1:0]（只读，对应 32 位总线位宽）的数据，并将其作为全零处理。

9.1.6.24. 0x08C SDMC_IDMAST

默认值：0x00000000			内部 DMA 状态 (Inside DMAC Status)
位域	类型	默认值	描述
31:17	–	–	–
16:13	R	0x0	IDMA_FSM DMA 控制器状态机当前的状态 (IDMA FSM Status) • 0：DMA_IDLE • 1：DMA_SUSPEND • 2：DMAC_RD • 3：DMAC_CHK • 4：DMA_RD_REQ_WAIT • 5：DMA_WR_REQ_WATI • 6：DMA_RD • 7：DMA_WR • 8：DESC_CLOSE
12:10	R	0x0	FBE_CODE 致命的总线错误 (Fatal Bus Error Code) 表示造成总线出错的错误类型，仅在 IDMAST[2] 置 1 时有效。该位域不产生中断。 • 1：在发送数据时 Host 中止 • 2：在接收数据时 Host 中止
9	R/W1C	0x0	ABNORM_INT 异常中断 (Abnormal Interrupt) 以下任意一个中断产生时，触发异常中断：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			内部 DMA 状态 (Inside DMAC Status)
位域	类型	默认值	描述
			• IDMAST[2]：致命的总线中断 • IDMAST[4]：描述符不可用中断 只有未屏蔽的位域才影响异常中断位的值。该位写 1 清零。
8	R/W1C	0x0	NORM_INT 正常中断 (Normal Interrupt) 以下任意一个中断产生时，触发正常中断： • IDMAST[0]：发送中断 • IDMAST[1]：接收中断 只有未屏蔽的位域才影响正常中断位的值。该位写 1 清零。
7:6	–	–	–
5	R/W1C	0x0	CARD_ERR_INT 卡错误中断 (Card Error Interrupt) 表示卡操作的状态信息，也存在于 OINTSTS 寄存器，以下任意中断产生，触发卡错误中断： • EBE–结束位错误 • RTO–响应超时/ Boot 应答超时 • RCRC–响应 CRC • SBE–起始位错误 • DRTO–读数据超时 • DCRC–接收的数据 CRC 错误 • RE–响应错误 该位写 1 清零。
4	R/W1C	0x0	DES_UNU_INT 描述符不可用中断 (Descriptor Unused Interrupt) 该位置 1 表示当前描述符不可用（因为 OWN 位为 0）。 该位写 1 清零。
3	–	–	–
2	R/W1C	0x0	FBE_INT 致命的总线错误中断 (Fatal Bus Error Interrupt) 表示有一个总线错误发生，当该位置 1，DMA 禁止所有的总线访问。 该位写 1 清零。
1	R/W1C	0x0	RX_DONE_INT 接收完成中断 (RX Done Interrupt) 表示一个描述符的数据接收完成。 该位写 1 清零。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			内部 DMA 状态 (Inside DMAC Status)
位域	类型	默认值	描述
0	R/W1C	0x0	TX_DONE_INT 发送完成中断 (TX Done Interrupt) 表示一个描述符的数据发送完成。 该位写 1 清零。

9.1.6.25. 0x090 SDMC_IDMAINTEN

默认值：0x00000000			内部 DMA 中断使能 (Inside DMAC Interrupt Enable)
位域	类型	默认值	描述
31:10	–	–	–
9	R/W	0x0	ABNORM_INTEN 异常中断使能 (Abnormal Interrupt Enable) 置 1 时，使能异常中断，包括以下中断： • IDMAINTEN[2]–致命的总线中断 • IDMAINTEN[4]–描述符不可用中断
8	R/W	0x0	NORM_INTEN 正常中断使能 (Normal Interrupt Enable) 置 1 时，使能正常中断，包括以下中断： • IDMAINTEN[0]–发送完成中断 • IDMAINTEN[1]–接收完成中断
7:6	–	–	–
5	R/W	0x0	CARD_ERR_INTEN 卡错误中断使能 (Card Error Interrupt Enable) 置 1 时，使能卡错误中断。
4	R/W	0x0	DES_UNU_INTEN 描述符不可用中断 (Descriptor Unused Interrupt Enable) 当 ABNORM_INTEN 位域使能时，该位也一起使能。
3	–	–	–
2	R/W	0x0	FBE_INTEN 致命的总线错误中断使能 (Fatal Bus Error Interrupt Enable)
1	R/W	0x0	RX_DONE_INTEN 接收完成中断使能 (RX Done Interrupt Enable)
0	R/W	0x0	TX_DONE_INTEN 发送完成中断使能 (TX Done Interrupt Enable)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6.26. 0x094 SDMC_IDMACDA

默认值：0x00000000			当前描述符地址指针 (Current Descriptor Address)
位域	类型	默认值	描述
31:0	R	0x0	CDA 当前描述符地址指针 (Current Descriptor Address) 该寄存器指向当前描述符的起始地址，复位时清零。IDMAC 操作时指针会自动刷新。

9.1.6.27. 0x098 SDMC_IDMACBA

默认值：0x00000000			当前缓存地址指针 (Current Buffer Address)
位域	类型	默认值	描述
31:0	R	0x0	CBA 当前缓存地址指针 (Current Buffer Address) 该寄存器指向当前数据缓存的地址，复位时清零。IDMAC 操作时指针会自动刷新。

9.1.6.28. 0x100 SDMC_CTC

默认值：0x00000000			卡门限值配置 (Card Threshold Control)
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x0	CTH_SIZE 卡传输门限值大小 (Card Threshold Size) **注：** 仅当 CDWTH_EN 置 1 或 CDRTH_EN 置 1 时，该寄存器有效。
15:3	–	–	–
2	R/W	0x0	CDWTH_EN 卡写操作门限值使能 (Card Write Threshold Enable) • 0：卡写操作门限禁止 • 1：卡写操作门限值使能 仅当发送 FIFO 达到门限值的数据量时，SDMC 控制器初始化写传输。
1	R/W	0x0	BC_INTEN 忙状态清除中断使能 (Busy Clear Interrupt Enable) • 0：忙状态清除中断禁止 • 1：忙状态清除中断使能
0	R/W	0x0	CDRTH_EN 卡读操作门限值使能 (Card Read Threshold Enable) • 0：卡读操作门限值禁止 • 1：卡读操作门限值使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			卡门限值配置 (Card Threshold Control)
位域	类型	默认值	描述
			仅当接收 FIFO 达到门限值的数据量时读数据。

9.1.6.29. 0x104 SDMC_DLYCTRL

默认值：0x00000000			延时链和相位控制 (Delay Chain and Phase Control)
位域	类型	默认值	描述
31:30	R/W	0x0	EXT_CLK_MUX 外部输入时钟选择 (External Clock Multiplex) • 0：输入时钟 4 分频，典型值为 50 MHz（DS，HS-SDR，HS-DDR 模式） • 1：输入时钟 2 分频，典型值为 100 MHz（HS，HS-SDR，HS-DDR 模式） • 2：输入时钟 1 分频，典型值为 200 MHz（HS-DDR 模式）
29:28	R/W	0x0	CLK_DRV_PHASE 驱动时钟相位控制 (Driver Clock Phase) 配置输出驱动时钟 cclk_in_drv 使用的相位值 • 0：0° • 1：90° • 2：180° • 3：270°
27:23	R/W	0x0	CLK_DRV_DELAY 驱动时钟延迟控制 (Driver Clock Delay) 配置输出驱动时钟 cclk_in_drv 使用的延时值
22:21	R/W	0x0	CLK_SMPL_PHASE 采样时钟相位控制 (Sample Clock Phase) 配置采样时钟 cclk_in_sample 使用的相位值 • 0：0° • 1：90° • 2：180° • 3：270°
20:16	R/W	0x0	CLK_SMPL_DELAY 采样时钟延迟控制 (Sample Clock Delay) 配置采样时钟 cclk_in_sample 使用的延时值。
15:14	–	–	–
13:9	–	–	–
8	R/W	0x0	SAMP_SWAP 采样边沿交换 (DDR Sample Edge Swap)

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			延时链和相位控制 (Delay Chain and Phase Control)
位域	类型	默认值	描述
			默认先采样奇数边沿数据。
7	–	–	–
6	R/W	0x0	SAMP_SEQ_EN DDR 模式采样顺序交换使能 (DDR Sample Edge Swap Enable)
5:4	R/W	0x0	EVEN_SHIFT 奇数据时钟移相选择 (Even Data Clock Phase) • 0：选择默认相位 • 1：相位移动 90° • 2：相位移动 180° • 3：相位移动 270°
3:2	–	–	–
1:0	R/W	0x1	SHIFT_EN 时钟相移使能 (Clock Phase Shift Enable) • 0：选择默认相位 • 1：相位移动 90° • 2：相位移动 180° • 3：相位移动 270°

9.1.6.30. 0x108 SDMC_EMCR

默认值：0x00000000			EMMC 配置 (EMMC Configuration)
位域	类型	默认值	描述
31:17	–	–	–
16	–	–	–
15:1	–	–	–
0	R/W	0x0	HALF_START_BIT 起始位保持 对于 eMMC 4.5 版本，起始位可以保持： • 0：完整的时钟周期 • 1：小于一个完整的时钟周期，对于 eMMC 4.5 及以上版本，该位置 1。对于 SD 卡应用，该位清零。 **注：** DDR 模式时该位域会被忽略。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

9.1.6.31. 0x118 SDMC_VERID

默认值：0x00000100			控制器版本号 (Version ID)
位域	类型	默认值	描述
31:0	R	0x00000100	VERID 控制器版本号 (Version ID) 采用 BCD 码显示，V1.0

9.1.6.32. 0x200 SDMC_FIFO

默认值：0x00000000			数据 FIFO 缓存寄存器 (Data FIFO)
位域	类型	默认值	描述
31:0	R/W	0x0000_0000	DATA_FIFO 读写数据缓存 FIFO 寄存器，该寄存器映射到 FIFO 的入口地址。 • 对于写操作，CPU 或 IDMA 通过 AHB 总线写数据到该地址。 • 对于读操作，CPU 或 IDMA 通过 AHB 总线从该地址读数据。 **注：** 读写数据共享相同的 FIFO，不支持同时对该地址进行读或写访问。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10. 多媒体


10.1. Display Engine (DE)

显示引擎 (Display Engine) 从 memory 中读取图像数据，进行格式转换、图像后处理等操作，最后通过显示接口输出。

10.1.1. 特性说明

- 最高性能 1366*768@60fps
- 支持两个显示图层，一个 Video 图层，一个 UI 图层，UI 图层内支持四个矩形窗口
- UI 图层支持图像格式：ARGB8888/ XRGB8888/ RGB888/ ARGB4444/ ARGB1555/ RGB565
- Video 图层支持图像格式：ARGB8888/ XRGB8888/ RGB888/ ARGB4444/ ARGB1555/ RGB565/ NV12/ NV21/ NV16/ NV61/ YUYV/ YVYU/ UYVY/ VYUY/ YUV400
- Video 图层的 YUV 格式支持 1/31.999x ~ 32x 缩放（RGB 格式不支持），采用 bilinear 滤波算法
- 支持色彩矫正矩阵 (CCM)
- 支持 Gamma 矫正
- 支持误差扩散 Dither

10.1.2. 原理框图



10.1.3. 功能描述

10.1.3.1. 影子寄存器 (Shadow Register)

为了实现一组配置同时生效，DE 的大部分寄存器都是对应两个寄存器。

- Preload register：软件可以操作的寄存器。
- Shadow register：软件看不到，硬件操作的寄存器

当软件配置好一组参数到 preload register 后，设置 CONFIG_UPDATE 为 1，即可把所有的 preload register 寄存器值同时更新到 shadow register。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

除了 CRC 校验、CCM 和 Gamma 矫正、QoS、Timing 相关寄存器和 DE 配置更新寄存器之外， 其他的寄存器都有 shadow register。

10.1.3.2. UI 图层

UI 图层有四个矩形窗口，每个窗口可以单独控制开关，四个窗口可以通过设置各自以 UI 图层左上角为原点的坐标，控制显示在 UI 图层的不同位置。四个窗口设置 Buffer 的颜色格式必须一致。矩形窗口对应的 Buffer 可以是对原始图像裁剪的一块区域，通过软件计算出相应矩形区域的 addr，并且四个矩形窗口不可重叠，需要进行有效性检查。




图 10–1 UI 图层

10.1.3.3. Video 图层

Video 图层支持 RGB 和 YUV 格式输入。

- 当输入格式为 YUV420、YUV422 格式时必须开启 scaler。
- 当输入格式 为 RGB 格式时不支持 scaler。
- 输入 Buffer 可以用软件裁剪矩形区域。
  - 对于 RGB 格式 addr 水平和垂直方向 都是 1 像素对齐。
  - 对于 YUV420、YUV422 需要保证 Y 和 U、V 的对应关系。
    - YUV420 格式裁剪的水平偏移需 2 像素对齐，垂直偏移也需 2 像素对齐。
    - YUV422 格式裁剪的水平偏移需要 2 像素对齐，垂直方向 1 像素对齐。

Video 图层 CSC0 YUV 转 RGB 的格式转换公式如下：

```
R=Coef0*Y+Coef1*U+Coef2*V+Coef3
G=Coef4*Y+Coef5*U+Coef6*V+Coef7
B=Coef8*Y+Coef9*U+Coef10*V+Coef11
```

Scaler0 有两个独立的 channel，两个 channel 独立处理。Y 分量由 channel0 处理，U 和 V 分量由 channel1 处理。YUV420/YUV422 经过 scaler0 模块后，都统一输出 YUV444，然后再经过 CSC0 转换成 RGB 格式，作为最终的 Video 图层显示。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.3.4. Blending

UI 图层在 Video 图层顶部，UI 图层和 Video 图层在重叠区域进行 Alpha 叠加和 Color Key 操作，Color Key 操作优先于 Alpha 叠加。在 UI 图层和 Video 图层都没有覆盖到的区域显示背景色。

UI Alpha 有三种模式：

1. Pixels Alpha 模式：ui_alpha = pixel_alpha

   当 pixel alpha 不存在时，ui_alpha = 255。


2. 全局 Alpha 模式：ui_alpha = G_ALPHA

   G_ALPHA 为设置的全局 alpha 值，取值范围为 0~255。

3. 混合 Alpha 模式：ui_alpha = pixels alpha * G_ALPHA/255

UI 图层和 Video 图层透明度混合计算：

```
r_out=(r_ui*alpha_ui+r_video*(255-alpha_ui))/255
g_out=(g_ui*alpha_ui+g_video*(255-alpha_ui))/255
b_out=(b_ui*alpha_ui+b_video*(255-alpha_ui))/255
```



10.1.3.5. 色彩矩阵(CCM)

色彩矩阵 (Color Correction Matrix，CCM) 由一个 3x3 的增益矩阵及 3x1 的偏移矩阵组成。CCM 矩阵如下公式所示。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

$$\begin{bmatrix} R_{out} \\ G_{out} \\ B_{out} \end{bmatrix} = \left(\left(\begin{bmatrix} C_{00} & C_{01} & C_{02} \\ C_{10} & C_{11} & C_{12} \\ C_{20} & C_{21} & C_{22} \end{bmatrix} \times \begin{bmatrix} R_{in} \\ G_{in} \\ B_{in} \end{bmatrix} + 128 \right) \gg 8 \right) + \begin{bmatrix} Offset_0 \\ Offset_1 \\ Offset_2 \end{bmatrix}$$

图 10–2 CCM 公式

$$\begin{bmatrix} R_{out} \\ G_{out} \\ B_{out} \end{bmatrix} = Clip\left(\begin{bmatrix} R_{out} \\ G_{out} \\ B_{out} \end{bmatrix}, 0, (1 \ll Nbit) - 1 \right)$$

图 10–3 CCM 输出范围限制

- 其中 Nbit 是 R，G，B 输入输出，位宽为 8
- Cij：12 bits 有符号数，其中 8 bits 小数
- Offset：9 bits 有符号整数

10.1.3.6. Gamma 矫正

Gamma 矫正 R、G、 B 三个通道分别独立进行矫正，通过查表的方式进行矫正，输入数据的位宽为 8 bits，LUT 的长度为为 64，硬件通过线性插值得到两个节点之间的输入值对应的 gamma 矫正结果

10.1.3.7. 限制条件

- 支持屏幕最小 size 为 64x64
- 模块时钟最高可到 150 MHz
- Pixel clk 要小于 DE 模块时钟
- 当开启 Dither 功能时，屏幕宽度最大到 1366，单位为 pixel
- UI 图层不支持 scaler，仅 Video 图层 YUV 格式支持 scaler
- UI 图层矩形窗支持的最小 size：2x2，单位为 pixel
- Video 图层 YUV 格式支持的最小输入/输出 size：8x8，单位为 pixel
- Video 图层 YUV 格式支持的最大输入宽度：1280，单位为 pixel
- Video 图层 RGB 格式支持的最小 size：2x2，单位为 pixel
- UI 图层和 Video 图层的所有格式的 stride 都要求 8 bytes 对齐

10.1.4. 寄存器列表

表 10–1 DE 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	DE_CTRL	DE 控制	0x000 DE_CTRL
0x004	DE_MODE_SELECT	DE 模式选择	0x004 DE_MODE_SELECT
0x008	DE_CONFIG_UPDATE	DE 配置更新	0x008 DE_CONFIG_UPDATE
0x00C	OUTPUT_COLOR_DEPTH	输出颜色深度	0x00C OUTPUT_COLOR_DEPTH
0x010	DE_VER_ID	DE 版本	0x010 DE_VER_ID
0x014	DITHER_RAND_SEED	Dither 随机种子	0x014 DITHER_RAND_SEED
0x018	DITHER_RAND_MASK_BITS	Dither 随机掩码	0x018 DITHER_RAND_MASK_BITS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–1 DE 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x020	VIDEO_LAYER_CTRL	Video 图层控制	0x020 VIDEO_LAYER_CTRL
0x024	VIDEO_LAYER_INPUT_SIZE	Video 图层输入宽高	0x024 VIDEO_LAYER_INPUT_SIZE
0x030	VIDEO_LAYER_STRIDE	Video 图层行对齐	0x030 VIDEO_LAYER_STRIDE
0x040	VIDEO_LAYER_ADDR0	Video 图层地址 0	0x040 VIDEO_LAYER_ADDR0
0x044	VIDEO_LAYER_ADDR1	Video 图层地址 1	0x044 VIDEO_LAYER_ADDR1
0x070	VIDEO_LAYER_CSC0_COEF0	Video 图层 CSC0 系数 0	0x070 VIDEO_LAYER_CSC0_COEF0
0x074	VIDEO_LAYER_CSC0_COEF1	Video 图层 CSC0 系数 1	0x074 VIDEO_LAYER_CSC0_COEF1
0x078	VIDEO_LAYER_CSC0_COEF2	Video 图层 CSC0 系数 2	0x078 VIDEO_LAYER_CSC0_COEF2
0x07C	VIDEO_LAYER_CSC0_COEF3	Video 图层 CSC0 系数 3	0x07C VIDEO_LAYER_CSC0_COEF3
0x080	VIDEO_LAYER_CSC0_COEF4	Video 图层 CSC0 系数 4	0x080 VIDEO_LAYER_CSC0_COEF4
0x084	VIDEO_LAYER_CSC0_COEF5	Video 图层 CSC0 系数 5	0x084 VIDEO_LAYER_CSC0_COEF5
0x088	VIDEO_LAYER_CSC0_COEF6	Video 图层 CSC0 系数 6	0x088 VIDEO_LAYER_CSC0_COEF6
0x08C	VIDEO_LAYER_CSC0_COEF7	Video 图层 CSC0 系数 7	0x08C VIDEO_LAYER_CSC0_COEF7
0x090	VIDEO_LAYER_CSC0_COEF8	Video 图层 CSC0 系数 8	0x090 VIDEO_LAYER_CSC0_COEF8
0x094	VIDEO_LAYER_CSC0_COEF9	Video 图层 CSC0 系数 9	0x094 VIDEO_LAYER_CSC0_COEF9
0x098	VIDEO_LAYER_CSC0_COEF10	Video 图层 CSC0 系数 10	0x098 VIDEO_LAYER_CSC0_COEF10
0x09C	VIDEO_LAYER_CSC0_COEF11	Video 图层 CSC0 系数 11	0x09C VIDEO_LAYER_CSC0_COEF11
0x0A0	UI_LAYER_CTRL	UI 图层控制	0x0A0 UI_LAYER_CTRL
0x0A4	UI_LAYER_INPUT_SIZE	UI 图层宽高	0x0A4 UI_LAYER_INPUT_SIZE
0x0A8	UI_LAYER_BG_COLOR	UI 图层背景色	0x0A8 UI_LAYER_BG_COLOR
0x0AC	–	–	0x0AC UI_LAYER_COLOR_KEY
0x0B0	UI_LAYER_RECT_CTRL	UI 矩形区控制	0x0B0 UI_LAYER_RECT_CTRL
0x0B4	UI_LAYER_PALETTE_ADDR	UI 图层调色板地址	0x0B4 UI_LAYER_PALETTE_ADDR
0x0C0	UI_RECT_INPUT_SIZE	UI 矩形区输入宽高	0x0C0+N*0x10(N=0:3) UI_RECT_INPUT_SIZE
0x0C4	UI_RECT_OFFSET	UI 矩形区偏移	0x0C4+N*0x10(N=0:3) UI_RECT_OFFSET
0x0C8	UI_RECT_STRIDE	UI 矩形区行对齐	0x0C8+N*0x10(N=0:3) UI_RECT_STRIDE
0x0CC	UI_RECT_ADDR	UI 矩形区地址	0x0CC+N*0x10(N=0:3) UI_RECT_ADDR
0x100	BLENDING_BG_COLOR	Blending 背景颜色	0x100 BLENDING_BG_COLOR
0x104	BLENDING_OUTPUT_SIZE	Blending 输出宽高	0x104 BLENDING_OUTPUT_SIZE
0x10C	UI_LAYER_OFFSET	Blending UI 图层坐标偏移	0x10C UI_LAYER_OFFSET
0x114	VIDEO_LAYER_OFFSET	Blending Video 图层坐标偏移	0x114 VIDEO_LAYER_OFFSET

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–1 DE 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x120	VIDEO_SCALER0_CTRL	Scaler0 控制	0x120 VIDEO_SCALER0_CTRL
0x130	SCALER_CH0_INPUT_SIZE	Scaler0 Chan0 输入宽高	0x130 SCALER_CH0_INPUT_SIZE
0x134	SCALER_CH0_OUTPUT_SIZE	Scaler0 Chan0 输出宽高	0x134 SCALER_CH0_OUTPUT_SIZE
0x138	SCALER0_CH0_H_INIT_PHASE	Scaler0 Chan0 水平初始相位	0x138 SCALER0_CH0_H_INIT_PHASE
0x13C	SCALER0_CH0_H_RATIO	Scaler0 Chan0 水平缩放比例	0x13C SCALER0_CH0_H_RATIO
0x140	SCALER0_CH0_V_INIT_PHASE	Scaler0 Chan0 垂直初始相位	0x140 SCALER0_CH0_V_INIT_PHASE
0x144	SCALER0_CH0_V_RATIO	Scaler0 Chan0 垂直缩放比例	0x144 SCALER0_CH0_V_RATIO
0x150	SCALER0_CH1_INPUT_SIZE	Scaler0 Chan1 输入宽高	0x150 SCALER0_CH1_INPUT_SIZE
0x154	SCALER0_CH1_OUTPUT_SIZE	Scaler0 Chan1 输出宽高	0x154 SCALER0_CH1_OUTPUT_SIZE
0x158	SCALER0_CH1_H_INIT_PHASE	Scaler0 Chan1 水平初始相位	0x158 SCALER0_CH1_H_INIT_PHASE
0x15C	SCALER0_CH1_H_RATIO	Scaler0 Chan1 水平缩放比例	0x15C SCALER0_CH1_H_RATIO
0x160	SCALER0_CH1_V_INIT_PHASE	Scaler0 Chan1 垂直初始相位	0x160 SCALER0_CH1_V_INIT_PHASE
0x164	SCALER0_CH1_V_RATIO	Scaler0 Chan1 垂直缩放比例	0x164 SCALER0_CH1_V_RATIO
0x170	CRC_CTRL	回写控制	0x170 CRC_CTRL
0x194	CRC_CHECK	CRC 校验	0x194 CRC_CHECK
0x198	INPUT_ID	输入 ID	0x198 INPUT_ID
0x19C	OUTPUT_ID	输出 ID	0x19C OUTPUT_ID
0x1D0	TIMING_CTRL	Timing 控制	0x1D0 TIMING_CTRL
0x1D4	TIMING_INT	Timing 中断	0x1D4 TIMING_INT
0x1D8	TIMING_INT_STATUS	Timing 中断状态	0x1D8 TIMING_INT_STATUS
0x1DC	TIMING_LINE_SET	Timing 行数设置	0x1DC TIMING_LINE_SET
0x1E0	TIMING_AICTIVE_SIZE	Timing 有效宽高	0x1E0 TIMING_ACTIVE_SIZE
0x1E4	TIMING_H_PORCH	Timing Horizontal Porch	0x1E4 TIMING_H_PORCH
0x1E8	TIMING_V_PORCH	Timing Vertical Porch	0x1E8 TIMING_V_PORCH
0x1EC	TIMING_SYNC_PLUSE	Timing 同步脉冲	0x1EC TIMING_SYNC_PULSE
0x1F0	TIMING_POL_SET	Timing 极性配置	0x1F0 TIMING_POL_SET
0x880	QOS_V_P0	QOS Video Plane0	0x880 QOS_V_P0
0x884	QOS_V_P1	QOS Video Plane1	0x884 QOS_V_P1
0x88C	QOS_UI	QOS UI	0x88C QOS_UI
0x890	QOS_URGENT	QOS Urgent	0x890 QOS_URGENT
0x900	CCM_C00	CCM 系数 C00	0x900 CCM_C00
0x904	CCM_C01	CCM 系数 C01	0x904 CCM_C01
0x908	CCM_C02	CCM 系数 C02	0x908 CCM_C02
0x90C	CCM_OFFSET0	CCM 偏移 OFFSET0	0x90C CCM_OFFSET0
0x910	CCM_C10	CCM 系数 C10	0x910 CCM_C10
0x914	CCM_C11	CCM 系数 C11	0x914 CCM_C11

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–1 DE 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x918	CCM_C12	CCM 系数 C12	0x918 CCM_C12
0x91C	CCM_OFFSET1	CCM 偏移 OFFSET1	0x91C CCM_OFFSET1
0x920	CCM_C20	CCM 系数 C20	0x920 CCM_C20
0x924	CCM_C21	CCM 系数 C21	0x924 CCM_C21
0x928	CCM_C22	CCM 系数 C22	0x928 CCM_C22
0x92C	CCM_OFFSET2	CCM 偏移 OFFSET2	0x92C CCM_OFFSET2
0x940	GAMMA_RED_LUT	Gamma 红色分量查找表	0x940+4*N(N=0:15) GAMMA_RED_LUT
0x980	GAMMA_GREEN_LUT	Gamma 绿色分量查找表	0x980+4*N(N=0:15) GAMMA_GREEN_LUT
0x9C0	GAMMA_BLUE_LUT	Gamma 绿色分量查找表	0x9C0+4*N(N=0:15) GAMMA_BLUE_LUT

10.1.5. 寄存器描述

10.1.5.1. 0x000 DE_CTRL

默认值：0x00000000			DE 控制（DE Control）
位域	类型	默认值	描述
31:1	–	–	–
2	R/W	0x0	CCM_CTRL CCM 开关控制 • 0：关闭 • 1：开启
1	R/W	0x0	GAMMA_CTRL Gamma 开关控制 • 0：关闭 • 1：开启
0	R/W	0x0	DITHER_EN Dither 开关控制 • 0：关闭 Dither • 1：打开 Dither 当颜色输出深度寄存器设置的输出小于 8 bits 的时候打开 Dither 功能，Dither 功能有效。

10.1.5.2. 0x004 DE_MODE_SELECT

默认值：0x00000000			DE 模式选择（DE Mode Select）
位域	类型	默认值	描述
31:11	–	–	–
10:8	R/W	0x0	COLOR_BAR_MODE • 0：color bar 第一个竖条颜色为 0x000000 • 1：color bar 第一个竖条颜色为 0x0000FF

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DE 模式选择（DE Mode Select）
位域	类型	默认值	描述
			• 2：color bar 第一个竖条颜色为 0x00FF00 • 3：color bar 第一个竖条颜色为 0x00FFFF • 4：color bar 第一个竖条颜色为 0xFF0000 • 5：color bar 第一个竖条颜色为 0xFF00FF • 6：color bar 第一个竖条颜色为 0xFFFF00 • 7：color bar 第一个竖条颜色为 0xFFFFFF 当打开 color bar 模式时，可以选择 color bar 第一个竖条的颜色值。
7:1	–	–	–
0	R/W	0x0	MODE_SELECT 模式选择 • 0：nomal mode 正常模式 • 1：color bar 彩色条纹模式 Nomal mode 模式是 DE 的默认处理模式，从 memory 读取数据，完成图层叠加后，然后通过 timing 接口输出。 Color bar 模式不需要读取外部 memory 的数据，由 DE 内部生成一幅 RGB 的彩色条纹图像，通过 timing 接口或者回写接口输出，主要用来 debug。

10.1.5.3. 0x008 DE_CONFIG_UPDATE

默认值：0x00000000			DE 配置更新（DE Config Update）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	CONFIG_UPDATE 配置更新控制 • 0：配置不更新 • 1：配置准备好更新 软件写 1 后，表示 preload register 配置信息已经准备好，允许硬件更新 preload register 配置信息到 shadow register。当硬件完成更新后，自动清零。 当软件写 1 后，软件也可以在任意时刻写 0，由硬件来保证对此控制阈的操作是原子操作

10.1.5.4. 0x00C OUTPUT_COLOR_DEPTH

默认值：0x00000000			输出颜色深度（Output Color Depth）
位域	类型	默认值	描述
31:18	–	–	–
17:16	R/W	0x0	R_DEPTH R 分量颜色深度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输出颜色深度（Output Color Depth）
位域	类型	默认值	描述
			• 0：8 bits • 1：6 bits • 2：5 bits • 3：保留 当输出为 6 bits 或者 5 bits 时，可以打开 Dither 功能，使图像更平滑，否则直接丢弃低位 bit(s)。
15:10	–	–	–
9:8	R/W	0x0	G_DEPTH G 分量颜色深度 • 0：8 bit • 1：6 bit • 2：5 bit • 3：保留 当输出为 6 bits 或者 5 bits 时，可以打开 Dither 功能，使图像更平滑，否则直接丢弃低位 bit(s)。
7:2	–	–	–
1:0	R/W	0x0	B_DEPTH B 分量颜色深度 • 0：8 bit • 1：6 bit • 2：5 bit • 3：保留 当输出为 6 bits 或者 5 bits 时，可以打开 Dither 功能，使图像更平滑，否则直接丢弃低位 bit(s)。

10.1.5.5. 0x010 DE_VER_ID

默认值：0x00000101			DE 版本（DE Version ID）
位域	类型	默认值	描述
31:16	R0	–	DE_PATCH_ID 修订号
15:0	RO	0x0101	DE_VER_ID [15:8]为主版本号，[7:0]为子版本号，V1.1

10.1.5.6. 0x014 DITHER_RAND_SEED

默认值：0x00000100			Dither 随机种子（Dither Rand Seed）
位域	类型	默认值	描述
31	R/W	0x0	RAND_DITHER_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000100			Dither 随机种子（Dither Rand Seed）
位域	类型	默认值	描述
			• 0：随机 Dither 关闭，RAND_DITHER_EN 无效 • 1：随机 Dither 打开，即打开随机 Dither 功能，误差扩散 Dither 的模板随机选择。 当 DITHER_EN 为 1 的时候，可以选择打开随机 Dither 功能，当选择随机 Dither 的时候，误差扩散 Dither 的模板随机选择。当 EN 为 0 的时候，RAND_DITHER_EN 无效。
30:28	–	–	–
27	R/W	0x0	RAND_TEMPORAL_DITHER_EN • 0：时域随机 Dither 关闭 • 1：时域随机 Dither 打开 当 RAND_DITHER_EN 关闭时，RAND_TEMPORAL_DITHER_EN 无效。
26:24	–	–	–
23:0	R/W	0x100	RAND_DITHER_SEED 当选择随机 Dither 时，需要设置位宽为 24 bits 的随机种子。

10.1.5.7. 0x018 DITHER_RAND_MASK_BITS

默认值：0x00E10000			Dither 随机掩码（Dither Rand Mask Bits）
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0xE10000	DITHER_MASK_BITS 当选择随机 Dither 时，需要设置位宽为 24 bits 的 Bits。

10.1.5.8. 0x020 VIDEO_LAYER_CTRL

默认值：0x00000000			Video 图层控制（Video Layer Control）
位域	类型	默认值	描述
31:15	–	–	–
14:8	R/W	0x0	FORMAT 像素格式 • 0x00: ARGB 8–8–8–8 • 0x01: ABGR 8–8–8–8 • 0x02: RGBA 8–8–8–8 • 0x03: BGRA 8–8–8–8 • 0x04: XRGB 8–8–8–8 • 0x05: XBGR 8–8–8–8 • 0x06: RGBX 8–8–8–8 • 0x07: BGRX 8–8–8–8 • 0x08: RGB 8–8–8 • 0x09: BGR 8–8–8

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Video 图层控制（Video Layer Control）
位域	类型	默认值	描述
			• 0x0A: ARGB 1–5–5–5 • 0x0B: ABGR 1–5–5–5 • 0x0C: RGBA 5–5–5–1 • 0x0D: BGRA 5–5–5–1 • 0x0E: RGB 5–6–5 • 0x0F: BGR 5–6–5 • 0x10: ARGB 4–4–4–4 • 0x11: ABGR 4–4–4–4 • 0x12: RGBA 4–4–4–4 • 0x13: BGRA 4–4–4–4 • 0x20: reserved • 0x21: NV12 • 0x22: NV21 • 0x23: reserved • 0x24: NV16 • 0x25: NV61 • 0x26: YUYV • 0x27: YVYU • 0x28: UYVY • 0x29: VYUY • 0x2a: YUV400
7:1	–	–	–
0	R/W	0x0	EN 图层使能控制 • 0：关闭 • 1：开启

10.1.5.9. 0x024 VIDEO_LAYER_INPUT_SIZE

默认值：0x00000000			Video 图层输入宽高（Video Layer Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT 图层高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH 图层宽度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.10. 0x030 VIDEO_LAYER_STRIDE

默认值：0x00000000			Video 图层行对齐（Video Layer Stride）
位域	类型	默认值	描述
31:16	R/W	0x0	PLANE1_STRIDE Plane1 行对齐宽度，需要 8 bytes 对齐
15:0	R/W	0x0	PLANE0_STRIDE Plane0 行对齐宽度，需要 8 bytes 对齐

10.1.5.11. 0x040 VIDEO_LAYER_ADDR0

默认值：0x00000000			Video 图层地址 0（Video Layer Address0）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR0 Video 图层 plane0 地址

10.1.5.12. 0x044 VIDEO_LAYER_ADDR1

默认值：0x00000000			Video 图层地址 1（Video Layer Address1）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR1 Video 图层 plane1 地址

10.1.5.13. 0x070 VIDEO_LAYER_CSC0_COEF0

默认值：0x000004a8			Video 图层 CSC0 系数 0（Video Layer CSC0 COEF0）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x04a8	COEF0 YUV 转 RGB 系数 COEF0 = coef0 * 1024

10.1.5.14. 0x074 VIDEO_LAYER_CSC0_COEF1

默认值：0x00000000			Video 图层 CSC0 系数 1（Video Layer CSC0 COEF1）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0	COEF1 YUV 转 RGB 系数 COEF1 = coef1 * 1024

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.15. 0x078 VIDEO_LAYER_CSC0_COEF2

默认值：0x00000662			Video 图层 CSC0 系数 2（Video Layer CSC0 COEF2）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0662	COEF2 YUV 转 RGB 系数 COEF2 = coef2 * 1024

10.1.5.16. 0x07C VIDEO_LAYER_CSC0_COEF3

默认值：0x00003212			Video 图层 CSC0 系数 3（Video Layer CSC0 COEF3）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x3212	COEF3 YUV 转 RGB 系数 COEF3 = coef3 * 16

10.1.5.17. 0x080 VIDEO_LAYER_CSC0_COEF4

默认值：0x000004a8			Video 图层 CSC0 系数 4（Video Layer CSC0 COEF4）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x04a8	COEF4 YUV 转 RGB 系数 COEF4 = coef4 * 1024

10.1.5.18. 0x084 VIDEO_LAYER_CSC0_COEF5

默认值：0x00001e70			Video 图层 CSC0 系数 5（Video Layer CSC0 COEF5）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x1e70	COEF5 YUV 转 RGB 系数 COEF5 = coef5 * 1024

10.1.5.19. 0x088 VIDEO_LAYER_CSC0_COEF6

默认值：0x00001cc0			Video 图层 CSC0 系数 6（Video Layer CSC0 COEF6）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x1cc0	COEF6 YUV 转 RGB 系数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001cc0			Video 图层 CSC0 系数 6（Video Layer CSC0 COEF6）
位域	类型	默认值	描述
			COEF6 = coef6 * 1024

10.1.5.20. 0x08C VIDEO_LAYER_CSC0_COEF7

默认值：0x0000087a			Video 图层 CSC0 系数 7（Video Layer CSC0 COEF7）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x087a	COEF7 YUV 转 RGB 系数 COEF7 = coef7 * 16

10.1.5.21. 0x090 VIDEO_LAYER_CSC0_COEF8

默认值：0x000004a8			Video 图层 CSC0 系数 8（Video Layer CSC0 COEF8）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x04a8	COEF8 YUV 转 RGB 系数 COEF8 = coef8 * 1024

10.1.5.22. 0x094 VIDEO_LAYER_CSC0_COEF9

默认值：0x00000811			Video 图层 CSC0 系数 9（Video Layer CSC0 COEF9）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0811	COEF9 YUV 转 RGB 系数 COEF9 = coef9 * 1024

10.1.5.23. 0x098 VIDEO_LAYER_CSC0_COEF10

默认值：0x00000000			Video 图层 CSC0 系数 10（Video Layer CSC0 COEF10）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0	COEF10 YUV 转 RGB 系数 COEF10 = coef10 * 1024

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.24. 0x09C VIDEO_LAYER_CSC0_COEF11

默认值：0x00002eb4			Video 图层 CSC0 系数 11（Video Layer CSC0 COEF11）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x2eb4	COEF11 YUV 转 RGB 系数 COEF11 = coef11 * 16

10.1.5.25. 0x0A0 UI_LAYER_CTRL

默认值：0x00000000			UI 图层控制（UI Layer Control）
位域	类型	默认值	描述
31:24	R/W	0x0	G_ALPHA 图层全局 alpha 值 当 alpha 模式为全局 alpha 时，整个图层的 alpha 采用统一的全局 alpha。全局 alpha 的取值范围为 0~255。
23:22	R/W	0x0	ALPHA_MODE Alpha 模式 • 0：pixels alpha 模式。 当不存在 pixels alpha 时，默认 pixels alpha 值为 255，输入 Alpha 值为 pixels alpha • 1：全局 alpha 模式 输入 alpha 的值 为 G_ALPHA • 2:混合 alpha 模式 输入 alpha 为 pixels alpha * G_ALPHA/255
21	R/W	0x0	BG_BLEND_EN • 0：不允许 UI 和背景叠加 • 1：允许 UI 和背景叠加
20:15	–	–	–
14:8	R/W	0x0	INPUT_FORMAT 像素格式 • 0x00: ARGB 8–8–8–8 • 0x01: ABGR 8–8–8–8 • 0x02: RGBA 8–8–8–8 • 0x03: BGRA 8–8–8–8 • 0x04: XRGB 8–8–8–8 • 0x05: XBGR 8–8–8–8 • 0x06: RGBX 8–8–8–8 • 0x07: BGRX 8–8–8–8 • 0x08: RGB 8–8–8

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UI 图层控制（UI Layer Control）
位域	类型	默认值	描述
			• 0x09: BGR 8–8–8 • 0x0A: ARGB 1–5–5–5 • 0x0B: ABGR 1–5–5–5 • 0x0C: RGBA 5–5–5–1 • 0x0D: BGRA 5–5–5–1 • 0x0E: RGB 5–6–5 • 0x0F: BGR 5–6–5 • 0x10: ARGB 4–4–4–4 • 0x11: ABGR 4–4–4–4 • 0x12: RGBA 4–4–4–4 • 0x13: BGRA 4–4–4–4 • 0x14: PALETTE_8BITS
7:3	–	–	–
2	R/W	0x0	ALPHA_EN Alpha 控制开关 • 0：关闭 不进行 alpha 叠加，UI 图层的覆盖区域显示 UI 图层图像。 • 1：开启 UI 图层和 Video 图层的重叠区域进行 Alpha 混合叠加。如果 BG_BLEND_EN 标记为 1，UI 图层和 Blending 背景的重叠区域也进行 Alpha 混合叠加。
1	R/W	0x0	COLOR_KEY_EN Color Key 控制开关 • 0：关闭 如关闭，UI 图层和 Video 图层的重叠区域显示 UI 图层的画面。 ◦ 如果 BG_BLEND_EN 标记为 1，UI 图层和 Blending 背景的重叠区域也进行 Color Key 混合叠加。 ◦ 如果 Color Key 和 Alpha 控制开关同时打开，优先进行 Color Key，然后进行 alpha 混合。 • 1：开启 如开启，在 UI 图层和 Video 图层的重叠区域，UI 图层进行 Color Key 匹配： ◦ 如果匹配成功，重叠区域显示 Video 图层图像。 ◦ 如果匹配不成功，显示 UI 图层图像。
0	R/W	0x0	EN 图层使能控制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UI 图层控制（UI Layer Control）
位域	类型	默认值	描述
			• 0：关闭 • 1：开启

10.1.5.26. 0x0A4 UI_LAYER_INPUT_SIZE

默认值：0x00000000			UI 图层宽高（UI Layer Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	LAYER_HEIGHT 图层输入高度
15:13	–	–	–
12:0	R/W	0x0	LAYER _WIDTH 图层输入宽度

10.1.5.27. 0x0A8 UI_LAYER_BG_COLOR

默认值：0x00000000			UI 图层背景色（UI Layer Backgroud Color）
位域	类型	默认值	描述
31:24	R/W	0x0	ALPHA_VALUE 透明度分量
23:16	R/W	0x0	R_VALUE 红色分量
15:8	R/W	0x0	G_VALUE 绿色分量
7:0	R/W	0x0	B_VALUE 蓝色分量

10.1.5.28. 0x0AC UI_LAYER_COLOR_KEY

默认值：0x00000000			UI 图层 Key（UI Layer Color Key）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	R_VALUE Color Key 功能打开时和 UI 图层像素进行匹配的红色值
15:8	R/W	0x0	G_VALUE Color Key 功能打开时和 UI 图层像素进行匹配的绿色值
7:0	R/W	0x0	B_VALUE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UI 图层 Key（UI Layer Color Key）
位域	类型	默认值	描述
			Color Key 功能打开时和 UI 图层像素进行匹配的蓝色值

10.1.5.29. 0x0B0 UI_LAYER_RECT_CTRL

默认值：0x00000000			UI 矩形区控制（UI Layer Rectangle Control）
位域	类型	默认值	描述
31:24	–	–	–
3	R/W	0x0	RECT_EN_3 矩形区域 3 开关控制 • 0：关闭 • 1：开启
2	R/W	0x0	RECT_EN_2 矩形区域 2 开关控制 • 0：关闭 • 1：开启
1	R/W	0x0	RECT_EN_1 矩形区域 1 开关控制 • 0：关闭 • 1：开启
0	R/W	0x0	RECT_EN_0 矩形区域 0 开关控制 • 0：关闭 • 1：开启

10.1.5.30. 0x0B4 UI_LAYER_PALETTE_ADDR

默认值：0x00000000			UI 图层调色板地址（UI Layer Palette Address）
位域	类型	默认值	描述
31:7	R/W	0x0	PALETTE_ADDR[31:7] UI 图层调色板地址 调色板空间的大小为 1K bytes，按照索引顺序排列，包含 A、R、G 和 B 四个通道，总共可以索引 256 色。
6:0	RO	0x00	调色板地址低 7 bits 固定为 0。

10.1.5.31. 0x0C0+N*0x10(N=0:3) UI_RECT_INPUT_SIZE

默认值：0x00000000			UI 矩形区输入宽高（UI Rectangle Input Size）
位域	类型	默认值	描述
31:29	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UI 矩形区输入宽高（UI Rectangle Input Size）
位域	类型	默认值	描述
28:16	R/W	0x0	INPUT_HEIGHT 图层输入高度
15:13	–	–	–
12:0	R/W	0x0	INPUT _WIDTH 图层输入宽度

10.1.5.32. 0x0C4+N*0x10(N=0:3) UI_RECT_OFFSET

默认值：0x00000000			UI 矩形区偏移（UI Rectangle Offset）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	Y_OFFSET 垂直偏移
15:13	–	–	–
12:0	R/W	0x0	X_OFFSET 水平偏移

10.1.5.33. 0x0C8+N*0x10(N=0:3) UI_RECT_STRIDE

默认值：0x00000000			UI 矩形区行对齐（UI Rectangle Stride）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	STRIDE 矩形区 memory 行对齐宽度，需要 8 bytes 对齐。

10.1.5.34. 0x0CC+N*0x10(N=0:3) UI_RECT_ADDR

默认值：0x00000000			UI 矩形区地址（UI Rectangle Address）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR 矩形区地址

10.1.5.35. 0x100 BLENDING_BG_COLOR

默认值：0x00000000			Blending 背景颜色（Blending BackGround Color）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	PIXELS_R 背景颜色 Red 分量
15:8	R/W	0x0	PIXELS_G

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Blending 背景颜色（Blending BackGround Color）
位域	类型	默认值	描述
			背景颜色 Green 分量
7:0	R/W	0x0	PIXELS_B 背景颜色 Blue 分量

10.1.5.36. 0x104 BLENDING_OUTPUT_SIZE

默认值：0x00000000			Blending 输出宽高（Blending Output Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	OUT_HEIGHT 输出高度
15:13	–	–	–
12:0	R/W	0x0	OUT_WIDTH 输出宽度

10.1.5.37. 0x10C UI_LAYER_OFFSET

默认值：0x00000000			Blending UI 图层坐标偏移（UI Layer Offset）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	Y_OFFSET 垂直偏移
15:13	–	–	–
12:0	R/W	0x0	X_OFFSET 水平偏移

10.1.5.38. 0x114 VIDEO_LAYER_OFFSET

默认值：0x00000000			Blending Video 图层坐标偏移（Video Layer Offset）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	Y_OFFSET 垂直偏移
15:13	–	–	–
12:0	R/W	0x0	X_OFFSET 水平偏移

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.39. 0x120 VIDEO_SCALER0_CTRL

默认值：0x00000000			Scaler0 控制（Scaler0 Control）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	SCALE0_EN 使能控制 • 0：关闭 • 1：开启

10.1.5.40. 0x120 VIDEO_SCALER0_CTRL

默认值：0x00000000			Scaler0 控制（Scaler0 Control）
位域	类型	默认值	描述
31:1	–	–	–
7	R/W	0x0	CH1_V_COEF_SELECT Channel 1 垂直滤波系数选择 当 scaler 采用多相位滤波算法的时候用来选择不同的系数表来源。可以选择内置系数或者查表。 • 0：内置系数 选择内置系数，scaler 采用芯片内部的 scaler 系数，不需要软件再配置 scaler 系数表。 • 1：查表 选择查表，则需要软件配置 scaler 系数表。
0	R/W	0x0	EN Scaler0 使能控制 • 0：关闭 • 1：开启

10.1.5.41. 0x130 SCALER_CH0_INPUT_SIZE

默认值：0x00000000			Scaler0 Chan0 输入宽高（Scaler0 Ch0 Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT Channel 0 输入高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH Channel 0 输入宽度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.42. 0x134 SCALER_CH0_OUTPUT_SIZE

默认值：0x00000000			Scaler0 Chan0 输出宽高（Scaler0 Ch0 Output Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	OUTPUT_HEIGHT Channel 0 输出高度
15:13	–	–	–
12:0	R/W	0x0	OUTPUT_WIDTH Channel 0 输出宽度

10.1.5.43. 0x138 SCALER0_CH0_H_INIT_PHASE

默认值：0x00000000			Scaler0 Chan0 水平初始相位（Scaler0 Ch0 H Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	H_INIT_PHASE_INT 水平初始相位整数部分
15:0	R/W	0x0	H_INIT_PHASE_FRAC 水平初始相位小数部分

10.1.5.44. 0x13C SCALER0_CH0_H_RATIO

默认值：0x00000000			Scaler0 Chan0 水平缩放比例（Scaler0 Ch0 H Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	H_RATIO_INIT 水平缩放比例整数部分
15:0	R/W	0x0	H_RATIO_FRAC 水平缩放比例小数部分

10.1.5.45. 0x140 SCALER0_CH0_V_INIT_PHASE

默认值：0x00000000			Scaler0 Chan0 垂直初始相位（Scaler0 Ch0 V Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	V_INIT_PHASE_INIT 垂直初始相位整数部分
15:0	R/W	0x0	V_INIT_PHASE_FRAC 垂直初始相位小数部分

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.46. 0x144 SCALER0_CH0_V_RATIO

默认值：0x00000000			Scaler0 Chan0 垂直缩放比例（Scaler0 Ch0 V Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	V_RATIO_INIT 垂直缩放比例整数部分
15:0	R/W	0x0	V_RATIO_FRAC 垂直缩放比例小数部分

10.1.5.47. 0x150 SCALER0_CH1_INPUT_SIZE

默认值：0x00000000			Scaler0 Chan1 输入宽高（Scaler0 Ch1 Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT Channel 1 输入高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH Channel 1 输入宽度

10.1.5.48. 0x154 SCALER0_CH1_OUTPUT_SIZE

默认值：0x00000000			Scaler0 Chan1 输出宽高（Scaler0 Ch1 Output Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	OUTPUT_HEIGHT Channel 1 输出高度
15:13	–	–	–
12:0	R/W	0x0	OUTPUT_WIDTH Channel 1 输出宽度

10.1.5.49. 0x158 SCALER0_CH1_H_INIT_PHASE

默认值：0x00000000			Scaler0 Chan1 水平初始相位（Scaler0 Ch1 H Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	H_INIT_PHASE_INIT 垂直初始相位整数部分
15:0	R/W	0x0	H_INIT_PHASE_FRAC 垂直初始相位小数部分

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.50. 0x15C SCALER0_CH1_H_RATIO

默认值：0x00000000			Scaler0 Chan1 水平缩放比例（Scaler0 Ch1 H Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	H_RATIO_INIT 水平缩放比例整数部分
15:0	R/W	0x0	H_RATIO_FRAC 水平缩放比例小数部分

10.1.5.51. 0x160 SCALER0_CH1_V_INIT_PHASE

默认值：0x00000000			Scaler0 Chan1 垂直初始相位（Scaler0 Ch1 V Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	V_INIT_PHASE_INIT 垂直初始相位整数部分
15:0	R/W	0x0	V_INIT_PHASE_FRAC 垂直初始相位小数部分

10.1.5.52. 0x164 SCALER0_CH1_V_RATIO

默认值：0x00000000			Scaler0 Chan1 垂直缩放比例（Scaler0 Ch1 V Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	V_RATIO_INIT 垂直缩放比例整数部分
15:0	R/W	0x0	V_RATIO_FRAC 垂直缩放比例小数部分

10.1.5.53. 0x170 CRC_CTRL

默认值：0x00000000			回写控制（CRC Control）
位域	类型	默认值	描述
31	R/W	0x0	CRC_EN • 0：关闭 CRC 校验功能 • 1：打开 CRC 校验功能
30:17	–	–	–
16	R/W	0x0	SOFT_RESET_EN • 0：关闭软复位 • 1：开启软复位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			回写控制（CRC Control）
位域	类型	默认值	描述
15:0	–	–	–

10.1.5.54. 0x194 CRC_CHECK

默认值：0x00000000			CRC 校验（CRC Check）
位域	类型	默认值	描述
31:0	R/W	0x0	CRC_CHECK 打开 CRC 校验功能后，在帧结束后可以查看到 CRC 校验值。

10.1.5.55. 0x198 INPUT_ID

默认值：0x00000000			输入 ID（Input ID）
位域	类型	默认值	描述
31:0	R/W	0x0	INPUT_ID 输入 ID 寄存器

10.1.5.56. 0x19C OUTPUT_ID

默认值：0x00000000			输出 ID（Output ID）
位域	类型	默认值	描述
31:0	R/W	0x0	OUTPUT_ID 输出 ID 寄存器

10.1.5.57. 0x1D0 TIMING_CTRL

默认值：0x0000FF00			Timing 控制（Timing Control）
位域	类型	默认值	描述
31:24	–	–	–
23:8	R/W	0xFF	TE 脉冲宽度
7:6	–	–	–
5:4	R/W	0x0	DE 模式 • 0：连续模式 • 1：单帧模式 • 2：自动单帧模式。自动单帧模式需要配置，TE 脉冲宽度 • 3：reserved
3:1	–	–	–
0	R/W	0x0	TIMING_EN • 0：关闭时序输出 • 1：开启时序输出

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.58. 0x1D4 TIMING_INT

默认值：0x00000000			Timing 中断（Timing Interrupt）
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	SF_END_INT TE 中断 • 0：关闭 • 1：开启
7:3	–	–	–
2	R/W	0x0	UNDERFLOW_INT 读取数据下溢中断 • 0：关闭 • 1：开启
1	R/W	0x0	LINE_INT 行中断 • 0：关闭 • 1：开启
0	R/W	0x0	V_BLANK_INT 垂直消隐中断 • 0：关闭 • 1：开启

10.1.5.59. 0x1D8 TIMING_INT_STATUS

默认值：0x00000000			Timing 中断状态（Timing Interrupt Status）
位域	类型	默认值	描述
31:3	–	–	–
2	R/W1C	0x0	UNDERFLOW_FLAG 读取数据下溢标记 • 0：未溢出 • 1：溢出
1	R/W1C	0x0	LINE_FLAG 行中断状态标记 • 0：未到所设置行 • 1：到达所设置行
0	R/W1C	0x0	V_BLANK_FLAG 垂直消隐中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Timing 中断状态（Timing Interrupt Status）
位域	类型	默认值	描述
			• 0：未到达垂直消隐区 • 1：已到达垂直消隐区

10.1.5.60. 0x1DC TIMING_LINE_SET

默认值：0x00020000			Timing 行数设置（Timing Line Set）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x2	PREFETCH_LINE 预取行数
15:13	–	–	–
12:0	R/W	0x0	LINE_NUM 行中断行数

10.1.5.61. 0x1E0 TIMING_ACTIVE_SIZE

默认值：0x00000000			Timing 有效宽高（Timing Active Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	ACTIVE_H 有效高度
15:13	–	–	–
12:0	R/W	0x0	ACTIVE_W 有效宽度

10.1.5.62. 0x1E4 TIMING_H_PORCH

默认值：0x00000000			Timing Horizontal Porch（Timing Horizontal Porch）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	H_B_PORCH 水平后肩
15:13	–	–	–
12:0	R/W	0x0	H_F_PORCH 水平前肩

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.63. 0x1E8 TIMING_V_PORCH

默认值：0x00000000			Timing Vertical Porch（Timing Vertical Porch）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	V_B_PORCH 垂直后肩
15:13	–	–	–
12:0	R/W	0x0	V_F_PORCH 垂直前肩

10.1.5.64. 0x1EC TIMING_SYNC_PULSE

默认值：0x00000000			Timing 同步脉冲（Timing Sync Pulse）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	V_SYNC_WIDTH 垂直同步脉冲宽度
15:13	–	–	–
12:0	R/W	0x0	H_SYNC_WIDTH 水平同步脉冲宽度

10.1.5.65. 0x1F0 TIMING_POL_SET

默认值：0x00000000			Timing 极性配置（Timing Polarization Set）
位域	类型	默认值	描述
31:2	–	–	–
1	R/W	0x0	V_SYNC_POL 垂直同步脉冲极性 • 0：负极 • 1：正极
0	R/W	0x0	H_SYNC_POL 水平同步脉冲极性 • 0：负极 • 1：正极

10.1.5.66. 0x1F4 TIMING_DEBUG

默认值：0x00000000			Timing 调试（Timing Debug）
位域	类型	默认值	描述
31:13	–	–	–
12:0	RO	0x0	CUR_LINE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Timing 调试（Timing Debug）
位域	类型	默认值	描述
			调试时候可以读取当前正在输出行数

10.1.5.67. 0x880 QOS_V_P0

默认值：0x00000000			QOS Video Plane0（QOS_V_P0）
位域	类型	默认值	描述
31:28	R/W	0x0	DMAR_QOS_GREEN
27:26	–	–	–
25:16	R/W	0x0	DMAR_QOS_HIGH RGB/YUV: 0 – 127
15:12	R/W	–	DMAR_QOS_RED
11:10	–	–	–
9:0	R/W	0x0	DMAR_QOS_LOW RGB/YUV: 0 – 127

10.1.5.68. 0x884 QOS_V_P1

默认值：0x00000000			QOS Video Plane1（QOS_V_P1）
位域	类型	默认值	描述
31:28	R/W	0x0	DMAR_QOS_GREEN
27:26	–	–	–
25:16	R/W	0x0	DMAR_QOS_HIGH YUV：0 – 63
15:12	R/W	0x0	DMAR_QOS_RED
11:10	–	–	–
9:0	R/W	0x0	DMAR_QOS_LOW YUV：0 – 63

10.1.5.69. 0x88C QOS_UI

默认值：0x00000000			QOS UI（QOS_UI）
位域	类型	默认值	描述
31:28	R/W	0x0	DMAR_QOS_GREEN
27:26	–	–	–
25:16	R/W	0x0	DMAR_QOS_HIGH RGB: 0 – 127
15:12	R/W	–	DMAR_QOS_RED
11:10	–	–	–
9:0	R/W	0x0	DMAR_QOS_LOW

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			QOS UI（QOS_UI）
位域	类型	默认值	描述
			RGB: 0 – 127

10.1.5.70. 0x890 QOS_URGENT

默认值：0x00000000			QoS Urgent（QOS_URGENT）
位域	类型	默认值	描述
31:16	–	–	–
15	R/W	0x0	DMAR_URGENT_EN 0: disable 1: enable
14	R/W	0x0	ONLY_ACTIVE_REGION_EN 0: disable 1: enable
13:10	–	–	–
9:0	R/W	0x0	DMAR_URGENT_TH 0 – 127

10.1.5.71. 0x900 CCM_C00

默认值：0x00000000			CCM 系数 C00（CCM_C00）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C00 12 bits 有符号数，8 bits 小数

10.1.5.72. 0x904 CCM_C01

默认值：0x00000000			CCM 系数 C01（CCM_C01）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C01 12 bits 有符号数，8 bits 小数

10.1.5.73. 0x908 CCM_C02

默认值：0x00000000			CCM 系数 C02（CCM_C02）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C02

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CCM 系数 C02（CCM_C02）
位域	类型	默认值	描述
			12 bits 有符号数，8 bits 小数

10.1.5.74. 0x90C CCM_OFFSET0

默认值：0x00000000			CCM 偏移 OFFSET0（CCM_OFFSET0）
位域	类型	默认值	描述
31:9	–	–	–
8:0	R/W	0x000	CCM_OFFSET0 9 bits 有符号整数

10.1.5.75. 0x910 CCM_C10

默认值：0x00000000			CCM 系数 C10（CCM_C10）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C10 12 bits 有符号数，8 bits 小数

10.1.5.76. 0x914 CCM_C11

默认值：0x00000000			CCM 系数 C11（CCM_C11）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C11 12 bits 有符号数，8 bits 小数

10.1.5.77. 0x918 CCM_C12

默认值：0x00000000			CCM 系数 C12（CCM_C12）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C12 12 bits 有符号数，8 bits 小数

10.1.5.78. 0x91C CCM_OFFSET1

默认值：0x00000000			CCM 偏移 OFFSET1（CCM_OFFSET1）
位域	类型	默认值	描述
31:9	–	–	–
8:0	R/W	0x00	CCM_OFFSET0 9 bits 有符号整数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.79. 0x920 CCM_C20

默认值：0x00000000			CCM 系数 C20（CCM_C20）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C20 12 bits 有符号数，8 bits 小数

10.1.5.80. 0x924 CCM_C21

默认值：0x00000000			CCM 系数 C21（CCM_C21）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C21 12 bits 有符号数，8 bits 小数

10.1.5.81. 0x928 CCM_C22

默认值：0x00000000			CCM 系数 C22（CCM_C22）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x000	CCM_C22 12 bits 有符号数，8 bits 小数

10.1.5.82. 0x92C CCM_OFFSET2

默认值：0x00000000			CCM 偏移 OFFSET2（CCM_OFFSET2）
位域	类型	默认值	描述
31:9	–	–	–
8:0	R/W	0x00	CCM_OFFSET2 9 bits 有符号整数

10.1.5.83. 0x940+4*N(N=0:15) GAMMA_RED_LUT

默认值：0x00000000			Gamma 红色分量查找表（GAMMA_RED_LUT）
位域	类型	默认值	描述
31:24	R/W	0x0	RED_LUT[4*N + 3]，取值范围为 0 ~ 255
23:16	R/W	0x0	RED_LUT[4*N + 2]，取值范围为 0 ~ 255
15:8	R/W	0x0	RED_LUT[4*N + 1]，取值范围为 0 ~ 255
7:0	R/W	0x0	RED_LUT[4*N]，取值范围为 0 ~ 255

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.1.5.84. 0x980+4*N(N=0:15) GAMMA_GREEN_LUT

默认值：0x00000000			Gamma 绿色分量查找表（GAMMA_GREEN_LUT）
位域	类型	默认值	描述
31:24	R/W	0x0	GREEN_LUT[4*N + 3]，取值范围为 0 ~ 255
23:16	R/W	0x0	GREEN_LUT[4*N + 2]，取值范围为 0 ~ 255
15:8	R/W	0x0	GREEN_LUT[4*N + 1]，取值范围为 0 ~ 255
7:0	R/W	0x0	GREEN_LUT[4*N]，取值范围为 0 ~ 255

10.1.5.85. 0x9C0+4*N(N=0:15) GAMMA_BLUE_LUT

默认值：0x00000000			Gamma 绿色分量查找表（GAMMA_BLUE_LUT）
位域	类型	默认值	描述
31:24	R/W	0x0	BLUE_LUT[4*N + 3]，取值范围为 0 ~ 255
23:16	R/W	0x0	BLUE_LUT[4*N + 2]，取值范围为 0 ~ 255
15:8	R/W	0x0	BLUE_LUT[4*N + 1]，取值范围为 0 ~ 255
7:0	R/W	0x0	BLUE_LUT[4*N]，取值范围为 0 ~ 255

10.2. Graphics Engine (GE)


Graphics Engine (GE) 是用来进行 2D 图形加速的硬件模块。主要包括格式转换、旋转、镜像、 缩放、Alpha 混合、Color Key、位块搬移、Dither 等功能。

10.2.1. 特性说明

- 最大输入/输出图像大小 4096x4096
- 支持命令队列
- 支持 RGB 转 YUV，支持 YUV 转 RGB
  - RGB 格式包括：ARGB8888/ XRGB8888/ RGB888/ ARGB4444/ ARGB1555/ RGB565
  - YUV 格式包括：YUV420P/ NV12/ NV21/ YUV422P/ NV16/ NV61/ YUYV/ YVYU/ UYVY/ VYUYYUV400/ YUV444
- 支持水平和垂直 Flip
- 所有格式支持 90/ 180/ 270 度旋转
- RGB 格式支持任意角度旋转
- RGB 格式支持 scan order
- 支持 1/16x ~ 16x 缩放，采用 6x4 taps 16 phases 滤波算法
- 支持 duff 规则的 Alpha 混合
- 支持 Color Key
- 支持矩形填充
- 位块搬移(bit block transfer)
- 支持误差扩散 Dither

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.2. 原理框图



10.2.3. 功能描述

GE 模块包含以下子模块：

- Flip/ Rotation0 子模块
- Rotation1 子模块
- Scaler0 子模块可以对特定格式的图像进行缩放，

各模块的功能描述如下：

- Flip/ Rotation0 子模块可以进行水平镜像、垂直镜像、0/90/180/270 度固定角度旋转。

  水平镜像、垂直镜像和固定角度旋转三个功能可分别单独开启，也可同时开启。如果同时开启，水平镜像和垂直镜像旋转功能会在固定角度旋转功能之前生效。

- Rotation1 子模块可以对图像进行任意角度旋转。任意角度旋转只支持 RGB 格式不支持 YUV 格式。关于详细描述，可查看任意角度旋转
- CSC0 和 CSC1 子模块都是 YUV 转 RGB，颜色空间转换模块，

10.2.3.1. 任意角度旋转

Rotation1 子模块可以对图像进行任意角度旋转，任意角度旋转只支持 RGB 格式不支持 YUV 格式，以图像 左上角为原点，原图的旋转中心在（m, n）目标图的旋转中心在（c, d），如下图所示：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–4 旋转示意图

由原图到目标图的旋转变换矩阵为：

$$\begin{bmatrix} x1 \\ y1 \\ 1 \end{bmatrix} = \begin{bmatrix} 1 & 0 & c \\ 0 & -1 & d \\ 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} cosa & sina & 0 \\ -sina & cosa & 0 \\ 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 & -m \\ 0 & -1 & n \\ 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} x0 \\ y0 \\ 1 \end{bmatrix}$$

图 10–5 旋转公式

10.2.3.2. 图像缩放

Scaler0 子模块支持对 RGB 格式图像进行缩放，支持缩放倍数范围为 1/16 ~ 16。

10.2.3.3. Porter/Duff Alpha Blending

```
pixel = (source * fs + destination * fd),
sa = source alpha,
da = destination alpha
```

序号	Blending 模式	fs	fd
0	NONE(默认)	sa	1–sa
1	CLEAR	0	0
2	SRC	1	0
3	DST	0	1
4	SRC_OVER	1	1–sa
5	DST_OVER	1–da	1
6	SRC_IN	da	0
7	DST_IN	0	sa
8	SRC_OUT	1–da	0
9	DST_OUT	0	1–sa
10	SRC_ATOP	da	1–sa
11	DST_ATOP	1–da	sa
12	XOR	1–da	1–sa
13	ADD	1	1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.3.4. 误差扩散 Dither

Dither 子模块支持输入 ARGB8888 或者 RGB888 格式，输出 ARGB4444、RGB565、ARGB1555，当像素格式从高位宽，转化为低位宽的时候，打开 Dither 功能，可以使图像渐变区域更平滑。误差扩散算法采用 algorithm， X 为当前像素，当前像素的量化误差扩散到相邻的像素，Sierra Lite algorithm 误差扩散模板如下图所示：




图 10–6 误差扩散模板

10.2.3.5. 格式化输出

FMT 子模块是格式化输出模块， 对接收到的像素按照像素格式的排列要求写入 memory。

10.2.3.6. 2D 加速操作

1. 矩形填充（Fill Rectangle）：指定内存中的一块矩形区域，然后向矩形区域填充固定颜色，如下图所示：

   Output Image Addr 为要矩形填充图像的基地址，坐标（x_offset，y_offset）为填充区域相对于基 地址的坐标偏移，由软件计算出坐标（x_offset，y_offset）地址 addr 配置给硬件，计算方法如下：

   ```
   bpp: 每个像素占用的字节 (Bytes Per Pixel)
   addr = output_image_addr + output_image_stride * y_offset  +  x_offset * bpp
   ```




图 10–7 矩形填充

2. 位块搬移（Bit BLT/ Stretch BLT）：把内存中源图像的一块矩形区域，搬移到目标图像中的一块矩形区域中，在进行位块搬移 过程中，源图和目标图可以同时进行 alpha blending/CK 操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

a. 原图的矩形区域搬移到目标图的矩形区域中不进行缩放（Bit BLT），如下图所示：




图 10–8 位图搬移

b. 原图的矩形区域搬移到目标图的矩形区域中同时进行放大或者缩小（Stretch BLT），如下图所示：




图 10–9 位图搬移同时缩放

3. 性能：GE 的最高工作频率为 150MHz，开启不同功能的性能如下表所示。

序号	2D 加速操作	性能（关闭 Rotation1）	性能（开启 Rotation1）
0	Fill Rectanle	1 pixel/cycle	N/A
1	Blit	0.95 pixel/cycle	0.45 pixel/cycle
2	Stretch BLT	0.7 pixel/cycle	N/A


- 设 mclk（单位为 Hz）为 GE 的工作时钟，GE 的性能为 P (单位为 pixel/ cycle)，则每秒钟可以处理的像素个数为：pixel_num = mclk * P
- 每一帧处理的像素个数：frame_pixel = width * height，（当使用功能 Stretch BLT 的时候，选择输入或者输出中最大图片进行计算）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- GE 可以处理的最大帧率（frame per second）为：fps = pixel_num / frame_pixel
- 当受到系统实际带宽限制的时候，可以用分配给 GE 的实际带宽量来计算实际帧率

10.2.3.7. 命令队列 (Command Queue)

命令队列 (Command Queue) 涉及以下几个关键要素：

要素	说明
Task	GE（Graphics Engine）可以执行的最小任务单元，比如一次 blit 操作、一次矩形填充。 Task 由多个 CMD Group 组成： 
Batch	软件控制 GE 的最小单位，是一系列命令的集合，可以包含一个或者多个 Task。
Command Queue	对 Batch 进行管理的命令队列，硬件通过 Command Queue 来读取控制命令。

不采用 Command Queue：GE 每个 task 结束都要触发一次中断。

采用 Command Queue：GE 可以完成多个 Task 后， 才触发一次中断，减少系统调度开销。

命令队列采用 ring buffer 方式实现。




图 10–10 Ring buf

- 软件以 Batch 为单位向 CMD Ring Buffer 中写入控制命令，当控制命令写到 CMD Ring Buffer 尾部没有空间时，写地址跳到 CMD Ring Buffer 起始地址。完成此过程需要配给硬件的信息：
  - CMD Buf Start Address：CMD Ring Buffer 的起始地址
  - CMD Buf End Address： CMD Ring Buffer 的结束地址
  - CMD Buf Address Offset：硬件读取 CMD 的地址相对于 CMD Buf Start Address 的偏移
  - CMD Buf Valid Length： 硬件读取命令的有效长度。 假设有效长度 length，当硬件读取长度为 length0 (length0 < length) 的命令，此时 CMD 的读地址大于 CMD Buffer End Address， 硬件会切换 CMD 读地址到 CMD Buffer Start Address，继续读取长度为 length1 的命令， 此时有效长度 length 由 length0 和 length1 两部分组成，length = length0 + length1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. Case 0：CMD Ring Buffer 没有回绕




图 10–11 Ring buf 无回绕

2. Case 1：CMD Ring Buffer 有回绕




图 10–12 Ring buf 有回绕

10.2.3.8. CMD Group 格式

每个 CMD Group 都由 group header 和多个 CMD 共同组成。通过 CMD Group 的方式把设置的命令和 GE 的寄存器建立起映射关系：

group header	4 bytes(little–endian)
CMD 0	4 bytes
……	……
CMD N	4 bytes




图 10–13 Group 格式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

如图所示：

- task end：当此标记为 1，表示此 Group 为当前 Task 的最后一个 Group
- group cmd length：当前 Group 命令的总长度，单位为 byte，由于长度为 4 的倍数，低位 2bits 固定为 0
- group cmd offset：当前 Group 设置的命令，相对于 GE 寄存器的基地址的偏移，单位为 byte，由于 offset 为 4 的倍数，低位 2bits 固定为 0
- CMD 0 ~ N: 由 length 和 group cmd offset 指定的 GE 寄存器的配置

以下是 GE 部分功能寄存器的列表：

寄存器名	偏移地址	寄存器功能描述
GE_CTRL	0x000	GE 控制寄存器
GE_STATUS	0x004	GE 状态寄存器
GE_START	0x008	GE 启动寄存器
GE_RESET	0x00C	GE 复位寄存器
SRC_SURFACE_CTRL	0x010	SRC 控制寄存器
SRC_SURFACE_INPUT_SIZE	0x014	SRC 输入宽高寄存器
SRC_SURFACE_STRIDE	0x018	SRC 行对齐寄存器
SRC_SURFACE_FILL_COLOER	0x01C	SRC 颜色填充寄存器
SRC_SURFACE_ADDR0	0x020	SRC 地址 0 寄存器
–	0x024	–
–	0x028	–
–	0x02C	–
SRC_GRADIENT_A_STEP	0x030	SRC 渐变填充 Alpha 步进寄存器
SRC_GRADIENT_R_STEP	0x034	SRC 渐变填充 Red 步进寄存器
SRC_GRADIENT_G_STEP	0x038	SRC 渐变填充 Green 步进寄存器
SRC_GRADIENT_B_STEP	0x03C	SRC 渐变填充 Blue 步进寄存器

1. 如果 Group 对应 GE 的 0x010、0x014、0x018 3 个寄存器：
   - group cmd length：0x0C
   - group cmd offset：0x10
   - task end: 0

group header	4 bytes (little-endian)	0x0010000C
CMD 0	4 bytes	映射为寄存器 0x010
CMD 1	4 bytes	映射为寄存器 0x014
CMD 2	4 bytes	映射为寄存器 0x018

2. 如果 CMD Group 对应 GE 的 0x030、0x034、0x038、0x03C 4 个寄存器：
   - group cmd length：0x10
   - group cmd offset：0x30
   - task end: 0

group header	4 bytes (little-endian)	0x00300010
CMD 0	4 bytes	映射为寄存器 0x030

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

group header	4 bytes (little-endian)	0x00300010
CMD 1	4 bytes	映射为寄存器 0x034
CMD 2	4 bytes	映射为寄存器 0x038
CMD 3	4 bytes	映射为寄存器 0x03C

3. 如果 Group 对应 GE 的 0x030、0x034、0x038、0x03C 4 个寄存器, 并且当前 Group 为当前 Task 最后一个 Group：

   • group cmd length：0x10

   • group cmd offset：0x30

   • task end: 1

group header	4 bytes (little-endian)	0x00300011
CMD 0	4 bytes	映射为寄存器 0x030
CMD 1	4 bytes	映射为寄存器 0x034
CMD 2	4 bytes	映射为寄存器 0x038
CMD 3	4 bytes	映射为寄存器 0x03C

10.2.3.9. 限制条件

- 任意角度旋转不支持 Dither、DST 和 OUT 地址需要一致。
- Scan order 只在 scaler、rot0、rot1 关闭的情况下开启，并且不 可以开启 Dither。
- 不开启任意角度旋转支持最小 size 为：1x1（单位为 pixel）。
- 开启任意角度旋转支持最小 size 为：4x4（单位为 pixel）。
- 支持最大 size 为：4096x4096（单位为 pixel）。
- 颜色填充模式/渐变填充模式下，不可以开启 scaler、rot0、rot1。
- 配置 queue 的 ring buffer 的起始地址和总长度需要 128 bytes 对齐。
- 任意角度旋转只支持 blending，不支持 key。
- 不支持 YUV 格式

10.2.4. 寄存器列表

表 10-2 GE 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	GE_INT_CTRL	GE 中断控制	0x000 GE_INT_CTRL
0x004	GE_STATUS	GE 状态	0x004 GE_STATUS
0x008	GE_START	GE 启动	0x008 GE_START
0x00C	GE_VER_ID	GE 版本	0x00C GE_VER_ID
0x010	SRC_SURFACE_CTRL	SRC 控制	0x010 SRC_SURFACE_CTRL
0x014	SRC_SURFACE_INPUT_SIZE	SRC 输入宽高	0x014 SRC_SURFACE_INPUT_SIZE
0x018	SRC_SURFACE_STRIDE	SRC 行对齐	0x018 SRC_SURFACE_STRIDE
0x01C	SRC_SURFACE_FILL_COLOR	SRC 颜色填充	0x01C SRC_SURFACE_FILL_COLOR
0x020	SRC_SURFACE_ADDR0	SRC 地址 0	0x020 SRC_SURFACE_ADDR0
0x030	SRC_GRADIENT_A_STEP	SRC 渐变填充 Alpha 步进	0x30 SRC_GRADIENT_A_STEP

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–2 GE 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x034	SRC_GRADIENT_R_STEP	SRC 渐变填充 Red 步进	0x34 SRC_GRADIENT_R_STEP
0x038	SRC_GRADIENT_G_STEP	SRC 渐变填充 Green 步进	0x38 SRC_GRADIENT_G_STEP
0x03C	SRC_GRADIENT_B_STEP	SRC 渐变填充 Blue 步进	0x3C SRC_GRADIENT_B_STEP
0x050	DST_SURFACE_CTRL	DST 控制	0x050 DST_SURFACE_CTRL
0x054	DST_SURFACE_INPUT_SIZE	DST 输入宽高	0x054 DST_SURFACE_INPUT_SIZE
0x058	DST_SURFACE_STRIDE	DST 行对齐	0x058 DST_SURFACE_STRIDE
0x060	DST_SURFACE_ADDR0	DST 地址 0	0x060 DST_SURFACE_ADDR0
0x070	SRC_ROT1_CENTER	SRC 旋转中心	0x070 SRC_ROT1_CENTER
0x074	SRC_ROT1_DEGREE	SRC 旋转角度	0x074 SRC_ROT1_DEGREE
0x078	DST_ROT1_CENTER	DST 旋转中心	0x078 DST_ROT1_CENTER
0x080	HW_TIMEOUT_CYCLE	硬件超时 Cycle	0x080 HW_TIMEOUT_CYCLE
0x088	HW_COUNTER	硬件执行时间计数	0x088 HW_COUNTER
0x08C	SOFT_RESET_CYCLE	软复位 Cycle	0x08C SOFT_RESET_CYCLE
0x090	BLENDING_CTRL	Blending 控制	0x90 BLENDING_CTRL
0x094	COLORKEY_MATCH_COLOR	Colorkey 匹配颜色	0x94 COLORKEY_MATCH_COLOR
0x100	OUTPUT_CTRL	DST 输出控制	0x100 OUTPUT_CTRL
0x104	OUTPUT_SIZE	DST 输出宽高	0x104 OUTPUT_SIZE
0x108	OUTPUT_STRIDE	DST 输出行对齐	0x108 OUTPUT_STRIDE
0x110	OUTPUT_ADDR0	DST 输出地址 0	0x110 OUTPUT_ADDR0
0x120	DITHER_LINE_BUF_ADDR	Dither 行缓冲地址	0x120 DITHER_LINE_BUF_ADDR
0x130	CMD_BUF_START_ADDR	CMD BUF 起始地址	0x130 CMD_BUF_START_ADDR
0x134	CMD_BUF_END_ADDR	CMD BUF 结束地址	0x134 CMD_BUF_END_ADDR
0x138	CMD_BUF_OFFSET	CMD BUF 地址偏移寄存器	0x0138 CMD_BUF_OFFSET
0x13C	CMD_BUF_VALID_LENGTH	CMD BUF 有效长度寄存器	0x013C CMD_BUF_VALID_LENGTH
0x200	SCALER0_CTRL	Scaler0 控制	0x200 SCALER0_CTRL
0x210	SCALER_CH0_INPUT_SIZE	Scaler0 Chan0 输入宽高	0x210 SCALER_CH0_INPUT_SIZE
0x214	SCALER_CH0_OUTPUT_SIZE	Chan0 输出宽高	0x214 SCALER_CH0_OUTPUT_SIZE
0x218	SCALER0_CH0_H_INIT_PHASE	Scaler0 Chan0 水平初始相位	0x218 SCALER0_CH0_H_INIT_PHASE
0x21C	SCALER0_CH0_H_RATIO	Scaler0 Chan0 水平缩放比例	0x21C SCALER0_CH0_H_RATIO
0x220	SCALER0_CH0_V_INIT_PHASE	Scaler0 Chan0 垂直初始相位	0x220 SCALER0_CH0_V_INIT_PHASE
0x224	SCALER0_CH0_V_RATIO	Scaler0 Chan0 垂直缩放比例	0x224 SCALER0_CH0_V_RATIO

10.2.5. 寄存器描述

10.2.5.1. 0x000 GE_INT_CTRL

默认值：0x00000000			GE 中断控制（GE Interrupt Control）
位域	类型	默认值	描述
31:9	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GE 中断控制（GE Interrupt Control）
位域	类型	默认值	描述
8	R/W	0x0	HW_CMDQ_LENGTH_ERR_IRQ_EN 命令队列长度错误中断控制 • 0:不使能 • 1:使能 用于控制命令队列长度出错后，是否发送中断请求。
7:4	–	–	–
3	R/W	0x0	HW_TIMEOUT_IRQ_EN 超时中断控制 • 0:不使能 • 1:使能 用于控制硬件执行时间超时后，是否发送中断请求，如果要使能超时中断，需要通过 HW_TIMEOUT_CYCLE 来设置超时时间。
2	–	–	–
1	R/W	0x0	HW_ERR_IRQ_EN 硬件错误中断控制 • 0:不使能 • 1:使能 HW_ERR_IRQ_EN 用于控制 GE 硬件出错后，是否发送中断请求，当 EN 为 1 的时候，发送中断请求，否则不发送。是否产生中断请求，不影响相应的状态标志位的产生。
0	R/W	0x0	FINISH_IRQ_EN 任务结束中断控制。用于控制任务处理结束后，是否发送中断请求： • 0:关闭，不发送断请求 • 1:开启，发送中断请求 是否产生中断请求，不影响相应的状态标志位的产生。

10.2.5.2. 0x004 GE_STATUS

默认值：0x00000000			GE 状态（GE Status）
位域	类型	默认值	描述
31:16	R/W1C	0	TASK_NUM 启动一次硬件完成任务个数统计，当开启 Command Queue 模式的时候，启动一次硬件可以连续完成多个任务，没有开启 Queue，一次只能完成一个任务。
15:9	–	–	–
8	R/W1C	0x0	HW_CMDQ_LENGTH_ERR_IRQ_STATUS 命令队列长度错误状态 当硬件检测到命令队列长度出错，停止当前任务，由硬件置‘1’，软件向该位写‘1’清除中断状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GE 状态（GE Status）
位域	类型	默认值	描述
7:6	–	–	–
5	R/W1C	0x0	HW_BUSY_STATUS 硬件 busy 状态，如果为 1，表示硬件处于 busy 状态。
4	–	–	–
3	R/W1C	0x0	HW_TIMEOUT_STATUS 硬件超时状态，如果为 1，表示硬件执行时间超时。
2	–	–	–
1	R/W1C	0	HW_ERR_IRQ_STATUS 硬件错误标记状态 当出现硬件错误后，停止当前任务，由硬件置‘1’，软件向该位写‘1’清除中断状态。
0	R/W1C	0	FINISH_IRQ_STATUS 当前任务结束后，由硬件置‘1’，软件向该位写‘1’清除中断状态。

10.2.5.3. 0x008 GE_START

默认值：0x00000000			GE 启动（GE Start）
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x0	SW_RESET • 0:关闭每帧 reset • 1:开启每帧 reset
1	R/W	0x0	GE_CMD_QUEUE_CTRL • 0:关闭 Command Queue • 1:开启 Command Queue
0	R/W	0x0	GE_START GE 启动控制由软件写‘1’启动 GE，启动后由硬件自动清零

10.2.5.4. 0x00C GE_VER_ID

默认值：0x00000101			GE 版本（GE Version ID）
位域	类型	默认值	描述
31:16	R0	–	GE_PATCH_ID
15:0	RO	0x00000101	GE_VER_ID 采用 BCD 码显示，V1.1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.5. 0x010 SRC_SURFACE_CTRL

默认值：0x00000000			SRC 控制（Source Surface Control）
位域	类型	默认值	描述
31:24	R/W	0x0	G_ALPHA 图层全局 alpha 值 0 ~ 255
23:22	R/W	0x0	SOURCE_ALPHA_MODE Source Alpha 模式 • 0:Pixels alpha 模式 Source Alpha 为 alpha，每个 pixel 都有独立的 alpha，当 alpha 不存在时，默认 alpha 值为 255 • 1:全局 alpha 模式 Source Alpha 的值为 G_ALPHA • 2:混合 alpha 模式 Source Alpha 值为 Pixels alpha 与 G_ALPHA 的乘积 Source Alpha = Pixels alpha * G_ALPHA / 255
21	R/W	0x0	P_MUL Source Pre-multiplied alpha 标记 • 0:不进行预乘操作 • 1:进行预乘操作 此标记只应用于 RGB 格式。
20	–	–	–
19:18	–	–	SCAN_ORDER • 0x00:top to buttom, left to right • 0x01:top to buttom, right to left • 0x10:buttom to top, left to right • 0x11:buttom to top, right to left
17	–	–	–
16	R/W	0x0	FUNC_SELECT 功能选择 • 0:基本功能 • 1:任意角度旋转(Rotation1 ） 当 SELECT 为 0 的时候，可以进行固定角度旋转，镜像和 scaler。当 SELECT 为 1 的时候选择任意角度旋转功能。将不可以使用 scaler 与 Flip 功能
15	–	–	–
14:8	R/W	0x0	FORMAT 像素格式 • 0x00:ARGB 8-8-8-8 • 0x01:ABGR 8-8-8-8 • 0x02:RGBA 8-8-8-8

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SRC 控制（Source Surface Control）
位域	类型	默认值	描述
			• 0x03:BGRA 8–8–8–8 • 0x04:XRGB 8–8–8–8 • 0x05:XBGR 8–8–8–8 • 0x06:RGBX 8–8–8–8 • 0x07:BGRX 8–8–8–8 • 0x08:RGB 8–8–8 • 0x09:BGR 8–8–8 • 0x0A:ARGB 1–5–5–5 • 0x0B:ABGR 1–5–5–5 • 0x0C:RGBA 5–5–5–1 • 0x0D:BGRA 5–5–5–1 • 0x0E:RGB 5–6–5 • 0x0F:BGR 5–6–5 • 0x10:ARGB 4–4–4–4 • 0x11:ABGR 4–4–4–4 • 0x12:RGBA 4–4–4–4 • 0x13:BGRA 4–4–4–4 • 0x14–0x29:reserved • 0x2a:YUV400 • 0x2b:reserved
7	R/W	0x0	V_FLIP 垂直镜像控制 • 0:关闭 • 1:开启 当 SELECT 为 0 的时候，此功能可以使用，在 Rotation0 之前生效
6	R/W	0x0	H_FLIP 水平镜像控制 • 0:关闭 • 1:开启 当 SELECT 为 0 的时候，此功能可以使用，在 Rotation0 之前生效
5:4	R/W	0x0	ROT0_CTRL Rotation0 旋转控制 • 0:不旋转 • 1:90 度顺时针旋转

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SRC 控制（Source Surface Control）
位域	类型	默认值	描述
			• 2:180 度顺时针旋转 • 3:270 度顺时针旋转 当 SELECT 为 0 的时候，此功能可以使用，在 Rotation0 之前生效。
3:2	R/W	0x0	SOURCE_MODE Source Surface 模式选择 • 0:读取 buffer 模式 • 1:固定色填充 • 2:水平渐变填充 • 3:垂直渐变填充 当 MODE 为 0 的时候，为从 buffer 中读取数据，当 MODE 为 1 的时候为固定颜色填充模式，填充颜色为 COLOR，当 MODE 为 2 或 3 时，SRC_SURFACE_FILL_COLOR 为初始颜色值
1	–	–	–
0	R/W	0x0	EN Source Surface 使能控制 • 0:关闭 • 1:开启

10.2.5.6. 0x014 SRC_SURFACE_INPUT_SIZE

默认值：0x00000000			SRC 输入宽高（Source Surface Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT 输入高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH 输入宽度

10.2.5.7. 0x018 SRC_SURFACE_STRIDE

默认值：0x00000000			SRC 行对齐（Source Surface Stride）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	PLANE0_STRIDE Plane0 行对齐宽度，需要 8Bytes 对齐

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.8. 0x01C SRC_SURFACE_FILL_COLOR

默认值：0x00000000			SRC 颜色填充（Source Surface Fill color）
位域	类型	默认值	描述
31:25	R/W	0x0	PIXELS_ALPHA 颜色填充 Alpha 分量
24:16	R/W	0x0	PIXELS_R 颜色填充红色分量
15:8	R/W	0x0	PIXELS_G 颜色填充绿色分量
7:0	R/W	0x0	PIXELS_B 颜色填充蓝色分量

10.2.5.9. 0x020 SRC_SURFACE_ADDR0

默认值：0x00000000			SRC 地址 0（Source Surface Address0）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR0 Source Surface plane0 地址

10.2.5.10. 0x30 SRC_GRADIENT_A_STEP

默认值：0x00000000			SRC 渐变填充 Alpha 步进（Source Gradient Alpha Step）
位域	类型	默认值	描述
31:25	–	–	–
24:16	R/W	0x0	A_STEP_INIT 渐变步进 alpha 整数部分，为有符号数。
15:0	R/W	0x0	A_STEP_FRAC 渐变步进 alpha 小数部分。

10.2.5.11. 0x34 SRC_GRADIENT_R_STEP

默认值：0x00000000			SRC 渐变填充 Red 步进（Source Gradient Red Step）
位域	类型	默认值	描述
31:25	–	–	–
24:16	R/W	0x0	R_STEP_INIT 渐变步进 Red 整数部分，为有符号数。
15:0	R/W	0x0	R_STEP_FRAC 渐变步进 Red 小数部分。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.12. 0x38 SRC_GRADIENT_G_STEP

默认值：0x00000000			SRC 渐变填充 Green 步进（Source Gradient Green Step）
位域	类型	默认值	描述
31:25	–	–	–
24:16	R/W	0x0	G_STEP_INIT 渐变步进 Green 整数部分，为有符号数
15:0	R/W	0x0	G_STEP_FRAC 渐变步进 Green 小数部分

10.2.5.13. 0x3C SRC_GRADIENT_B_STEP

默认值：0x00000000			SRC 渐变填充 Blue 步进（Source Gradient Blue Step）
位域	类型	默认值	描述
31:25	–	–	–
24:16	R/W	0x0	B_STEP_INIT 渐变步进 Blue 整数部分，为有符号数
15:0	R/W	0x0	B_STEP_FRAC 渐变步进 blue 小数部分

10.2.5.14. 0x050 DST_SURFACE_CTRL

默认值：0x00000000			DST 控制（Dst Surface Control）
位域	类型	默认值	描述
31:24	R/W	0x0	G_ALPHA 图层全局 alpha 值 0 ~ 255
23:22	R/W	0x0	DST_ALPHA_MODE Dst Alpha 模式 • 0：Pixels alpha 模式 Dst Alpha 为 Pixels alpha，每个 pixel 都有独立的 alpha，当 Pixels alpha 不存在时，默认 Pixels alpha 值为 255 • 1：全局 alpha 模式 Dst Alpha 的值为 G_ALPHA • 2：混合 alpha 模式 Dst Alpha 值为 alpha 与 G_ALPHA 的乘积 Dst Alpha = Pixels alpha * G_ALPHA/255
21:15	–	–	–
14:8	R/W	0x0	FORMAT 像素格式 • 0x00:ARGB 8–8–8–8 • 0x01:ABGR 8–8–8–8 • 0x02:RGBA 8–8–8–8 • 0x03:BGRA 8–8–8–8

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DST 控制（Dst Surface Control）
位域	类型	默认值	描述
			• 0x04:XRGB 8–8–8–8 • 0x05:XBGR 8–8–8–8 • 0x06:RGBX 8–8–8–8 • 0x07:BGRX 8–8–8–8 • 0x08:RGB 8–8–8 • 0x09:BGR 8–8–8 • 0x0A:ARGB 1–5–5–5 • 0x0B:ABGR 1–5–5–5 • 0x0C:RGBA 5–5–5–1 • 0x0D:BGRA 5–5–5–1 • 0x0E:RGB 5–6–5 • 0x0F:BGR 5–6–5 • 0x10:ARGB 4–4–4–4 • 0x11:ABGR 4–4–4–4 • 0x12:RGBA 4–4–4–4 • 0x13:BGRA 4–4–4–4
7:1	–	–	–
0	R/W	0x0	EN Destination Surface 使能控制 • 0:关闭 • 1:开启

10.2.5.15. 0x054 DST_SURFACE_INPUT_SIZE

默认值：0x00000000			DST 输入宽高（Dst Surface Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT 图层高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH 图层宽度

10.2.5.16. 0x058 DST_SURFACE_STRIDE

默认值：0x00000000			DST 行对齐（Dst Surface Stride）
位域	类型	默认值	描述
31:16	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DST 行对齐（Dst Surface Stride）
位域	类型	默认值	描述
15:0	R/W	0x0	PLANE0_STRIDE Plane0 行对齐宽度，需要 8Bytes 对齐

10.2.5.17. 0x060 DST_SURFACE_ADDR0

默认值：0x00000000			DST 地址 0（Dst Surface Address0）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR0 Destination Surface plane0 地址

10.2.5.18. 0x070 SRC_ROT1_CENTER

默认值：0x00000000			SRC 旋转中心（Source Rotate1 Center）
位域	类型	默认值	描述
31:30	–	–	–
29:16	R/W	0x0	Y_POTISION 当 SRC 开启任意角度旋转的时候，旋转中心 Y 坐标,取值范围 0 ~ 4095。
15:14	–	–	–
13:0	R/W	0x0	X_POTISION 当 SRC 开启任意角度旋转的时候，旋转中心 X 坐标,取值范围 0 ~ 4095。

10.2.5.19. 0x074 SRC_ROT1_DEGREE

默认值：0x00000000			SRC 旋转角度（Source Rotate1 Degree）
位域	类型	默认值	描述
31:30	–	–	–
29:16	R/W	0x0	COS_VALUE 当 SRC 开启任意角度旋转的时候，旋转角度的 cos 值，为有符号数，其中 bits[27:16]为小数部分，bits[29:28]为整数部分。
15:14	–	–	–
13:0	R/W	0x0	SIN_VALUE 当 SRC 开启任意角度旋转的时候，旋转角度的 sin 值，为有符号数，其中 bits[11:0]为小数部分，bits[13:12]为整数部分。

10.2.5.20. 0x078 DST_ROT1_CENTER

默认值：0x00000000			DST 旋转中心（Dst Rotate1 Center）
位域	类型	默认值	描述
31:30	–	–	–
29:16	R/W	0x0	Y_POTISION

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DST 旋转中心（Dst Rotate1 Center）
位域	类型	默认值	描述
			当 SRC 开启任意角度旋转的时候，SRC 旋转中心对应的 DST 旋转中心的位置 Y 坐标，取值范围 0 ~ 4095。
15:14	–	–	–
13:0	R/W	0x0	X_POTISION 当 SRC 开启任意角度旋转的时候，SRC 旋转中心对应的 DST 旋转中心的位置 X 坐标，取值范围 0 ~ 4095。

10.2.5.21. 0x080 HW_TIMEOUT_CYCLE

默认值：0x00000000			硬件超时 Cycle（HW Timeout Cycle）
位域	类型	默认值	描述
31:0	R/W	0x0	HW_TIMEOUT_CYCLE 硬件超时计数（APB Clock 域）以 Cycle 个数进行设置，当设置为 0 时，不开启超时功能。

10.2.5.22. 0x088 HW_COUNTER

默认值：0x00000000			硬件执行时间计数（HW Counter）
位域	类型	默认值	描述
31:0	RO	0x0	HW_COUNTER 硬件执行时间计数（APB Clock 域）以 Cycle 个数进行统计。

10.2.5.23. 0x08C SOFT_RESET_CYCLE

默认值：0x00100010			软复位 Cycle（Soft Reset Cycle）
位域	类型	默认值	描述
31:16	R/W	0x0010	SOFT_RESET_DELAY 软复位后延时时间（AXI Clock 域）以 Cycle 个数进行设置。
15:0	R/W	0x0010	SOFT_RESET_CYCLE 软复位时间（AXI Clock 域）以 Cycle 个数进行设置。

10.2.5.24. 0x90 BLENDING_CTRL

默认值：0x00000000			Blending 控制（Blending Control）
位域	类型	默认值	描述
31:18	–	–	–
17	R/W	0x0	SRC_DE_P_MUL SRC 去预乘标记 0:SRC 不进行去预乘操作 1:SRC 进行去除预乘操作在进行 Blending 之前生效，此标记只应用于 RGB 格式。
16	R/W	0x0	DST_DE_P_MUL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Blending 控制（Blending Control）
位域	类型	默认值	描述
			DST 去预乘标记 0:DST 不进行去预乘操作 1:DST 进行去除预乘操作在进行 Blending 之前生效，此标记只应用于 RGB 格式。
15	R/W	0x0	OUTPUT_ALPHA_CTRL Alpha 输出控制 • 0：Source Surface 和 Surface 的 alpha 进行混合后输出 • 1：固定输出 0xFF
14	–	–	–
13:11	R/W	0x02	SRC_ALPHA_COEF Source Surface Alpha 混合系数 • 0x000：0.0 • 0x001：1.0 • 0x010：Source Alpha • 0x011：1.0 – Source Alpha • 0x100：Dst alpha • 0x101：1.0 – Dst Alpha
10:8	R/W	0x03	DST_ALPHA_COEF Dst Surface Alpha 混合系数 • 0x000：0.0 • 0x001：1.0 • 0x010：Source Alpha • 0x011：1.0 – Source Alpha • 0x100：Dst alpha • 0x101：1.0 – Dst Alpha
7:2	–	–	–
1	R/W	0x0	CK_EN Color Key 开关控制 • 0：关闭 Colorkey • 1：Colorkey 匹配 Source Surface 当 BLEND_EN 和 CK_EN 同时开启的时候，ColorKey 匹配上的区域做 ColorKey，没有匹配的区域做 Alpha Blending, 当 rotation1 或者 shear 功能打开时不支持 CK。
0	R/W	0x0	ALPHA_BLEND_EN Alpha 混合开关控制 • 0:关闭 Alpha Blending • 1:开启 Alpha Blending

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.25. 0x94 COLORKEY_MATCH_COLOR

默认值：0x00000000			Colorkey 匹配颜色（Colorkey Match Color）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	CK_R Colorkey 红色分量匹配值
15:8	R/W	0x0	CK_G Colorkey 绿色分量匹配值
7:0	R/W	0x0	CK_B Colorkey 蓝色分量匹配值

10.2.5.26. 0x100 OUTPUT_CTRL

默认值：0x00000000			DST 输出控制（Dst Output Control）
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	OUT_P_MUL_ALPHA 输出像素预乘 Alpha • 0x0：输出像素预乘 Alpha • 0x1：输出像素不预乘 Alpha
15	–	–	–
14:8	R/W	0x0	FORMAT 像素格式 • 0x00:ARGB 8–8–8–8 • 0x01:ABGR 8–8–8–8 • 0x02:RGBA 8–8–8–8 • 0x03:BGRA 8–8–8–8 • 0x04:XRGB 8–8–8–8 • 0x05:XBGR 8–8–8–8 • 0x06:RGBX 8–8–8–8 • 0x07:BGRX 8–8–8–8 • 0x08:RGB 8–8–8 • 0x09:BGR 8–8–8 • 0x0A:ARGB 1–5–5–5 • 0x0B:ABGR 1–5–5–5 • 0x0C:RGBA 5–5–5–1 • 0x0D:BGRA 5–5–5–1 • 0x0E:RGB 5–6–5

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DST 输出控制（Dst Output Control）
位域	类型	默认值	描述
			• 0x0F:BGR 5–6–5 • 0x10:ARGB 4–4–4–4 • 0x11:ABGR 4–4–4–4 • 0x12:RGBA 4–4–4–4 • 0x13:BGRA 4–4–4–4
7:5	–	–	–
4	R/W	0x0	DITHER_EN Dither 控制 • 0:关闭 dither • 1:打开 dither 当输出为 16bits RGB 格式时，开启 Dither 功能可以优化图像渐变区域的显示效果，Dither 不对 alpha 分量进行处理
3:1	–	–	–
0	–	–	–

10.2.5.27. 0x104 OUTPUT_SIZE

默认值：0x00000000			DST 输出宽高（Dst Output Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	OUTPUT_HEIGHT 输出高度
15:13	–	–	–
12:0	R/W	0x0	OUTPUT_WIDTH 输出宽度

10.2.5.28. 0x108 OUTPUT_STRIDE

默认值：0x00000000			DST 输出行对齐（Dst Output Stride）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	PLANE0_STRIDE Plane0 行对齐宽度，需要 8Bytes 对齐

10.2.5.29. 0x110 OUTPUT_ADDR0

默认值：0x00000000			DST 输出地址 0（Dst Output Address0）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DST 输出地址 0（Dst Output Address0）
位域	类型	默认值	描述
			输出 plane0 地址

10.2.5.30. 0x120 DITHER_LINE_BUF_ADDR

默认值：0x00000000			Dither 行缓冲地址（Dither Line Buffer Address）
位域	类型	默认值	描述
31:0	R/W	0x0	DITHER_LINE_BUF_ADDR Dither 行缓冲地址

10.2.5.31. 0x130 CMD_BUF_START_ADDR

默认值：0x00000000			CMD BUF 起始地址（CMD Buffer Start Address）
位域	类型	默认值	描述
31:7	R/W	0x0	CMD_BUF_START_ADDR[31:7] 命令队列缓冲区的起始地址
6:0	RO	0x0	固定为 0

10.2.5.32. 0x134 CMD_BUF_END_ADDR

默认值：0x00000000			CMD BUF 结束地址（CMD Buffer End Address）
位域	类型	默认值	描述
31:7	R/W	0x0	CMD_BUF_END_ADDR[31:7] 命令队列缓冲区的结束地址
6:0	RO	0x7F	每个 bit 固定全为 1

10.2.5.33. 0x0138 CMD_BUF_OFFSET

默认值：0x00000000			CMD BUF 地址偏移寄存器 (CMD Buffer Address Offset）
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x0000_0000	当前有效配置命令开始的位置，该位置是相对于 ADDR 计算的，以 bytes 为单位

10.2.5.34. 0x013C CMD_BUF_VALID_LENGTH

默认值：0x00000000			CMD BUF 有效长度寄存器 (CMD Buffer Valid Length）
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x0000_0000	当前 Buffer 的有效长度，以 bytes 为单位，最大 16MB，也就是说命令缓冲区最大为 16MB，CMD Buffer 是一个 Ring Buffer，有效长度为 length，当硬件读取长度为 length0（length0 < length） 的命令，此时 CMD 的读地址大于 CMD Buffer End Address，硬件会切换 CMD 读取地址 到 Address，继续读取长度为 length1 的命令，此时有效长度 length 由 length0 和 length1 两部分组成，length = length0 + length1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.35. 0x200 SCALER0_CTRL

默认值：0x00000000			Scaler0 控制（Scaler0 Control）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	ENScaler0 使能控制（采用 bilinear 滤波算法） • 0:关闭 • 1:开启

10.2.5.36. 0x210 SCALER_CH0_INPUT_SIZE

默认值：0x00000000			Scaler0 Chan0 输入宽高（Scaler0 Ch0 Input Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	INPUT_HEIGHT Channel 0 输入高度
15:13	–	–	–
12:0	R/W	0x0	INPUT_WIDTH Channel 0 输入宽度

10.2.5.37. 0x214 SCALER_CH0_OUTPUT_SIZE

默认值：0x00000000			Chan0 输出宽高（Scaler0 Ch0 Output Size）
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	OUTPUT_HEIGHT Channel 0 输出高度
15:13	–	–	–
12:0	R/W	0x0	OUTPUT_WIDTH Channel 0 输出宽度

10.2.5.38. 0x218 SCALER0_CH0_H_INIT_PHASE

默认值：0x00000000			Scaler0 Chan0 水平初始相位（Scaler0 Ch0 H Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	H_INIT_PHASE_INT 水平初始相位整数部分
15:0	R/W	0x0	H_INIT_PHASE_FRAC 水平初始相位小数部分

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.2.5.39. 0x21C SCALER0_CH0_H_RATIO

默认值：0x00000000			Scaler0 Chan0 水平缩放比例（Scaler0 Ch0 H Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	H_RATIO_INIT 水平缩放比例整数部分
15:0	R/W	0x0	H_RATIO_FRAC 水平缩放比例小数部分

10.2.5.40. 0x220 SCALER0_CH0_V_INIT_PHASE

默认值：0x00000000			Scaler0 Chan0 垂直初始相位（Scaler0 Ch0 V Init Phase）
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	V_INIT_PHASE_INIT 垂直初始相位整数部分
15:0	R/W	0x0	V_INIT_PHASE_FRAC 垂直初始相位小数部分

10.2.5.41. 0x224 SCALER0_CH0_V_RATIO

默认值：0x00000000			Scaler0 Chan0 垂直缩放比例（Scaler0 Ch0 V Ratio）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	V_RATIO_INIT 垂直缩放比例整数部分
15:0	R/W	0x0	V_RATIO_FRAC 垂直缩放比例小数部分

10.3. Video Engine (VE)

Video Engine (VE) 是匠芯创科技自研的视频/图片编解码加速引擎，可支持 MJPEG 视频和 PNG、JPEG 图片解码。

10.3.1. 特性说明

VE 引擎支持的视频解码格式如下：

表 10–3 规格说明

标准	Profile	Level	最大分辨率	最小分辨率	最大码率
JPEG decoder	Baseline	–	8192x8192	16x16	120 Mbps (YUV444)
PNG decoder	–	–	4096x4096	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–3 规格说明 (续)

标准	Profile	Level	最大分辨率	最小分辨率	最大码率
JPEG encoder	Baseline	–	8192x8192	16x16	120 Mbps (YUV444)

表 10–4 VE 各模块性能说明

标准	特性	性能
JPEG 模块	• 兼容 ISO/IEC 10918–1 JPEG 基线 • 支持一个或者三个颜色分量 • 支持 8 bit 位深 • 支持 4:2:0、4:2:2、2:2:4、4:4:4 和 4:0:0 颜色格式，每个 MCU 包括最多六个 8x8 块 • 支持 1/2、1/4、1/8 缩放 • 支持 0、90、180、270 度旋转以及水平、垂直镜像 • 支持 RGB 颜色格式输出，包括 RGBA8888、BGRA8888、ARGB8888、ABGR8888、RGB888、BGR888、RGB565、BGR565 • RGB565、BGR565 颜色格式输出支持 dither 。限制条件：图像宽小于或等于 1024 **注：** 旋转、镜像不能与缩放同时开启。	1080P@60fps
PNG 模块	• 支持 png8，存储方式为索引色存储，索引色位深只支持 8 bit，索引最多 256 色，支持通过数据块 tRNS 来设置索引透明度 • 支持 png24，每个像素包含 R、G 和 B 三个通道，每个通道 8 bits • 支持 png32，每个像素包含 R、G、B 和 alpha 四个通道，每个通道 8 bits • 支持 png 标准五种 filters，包括 none、sub、up、average 和 paeth • 支持标准的 zlib 和 gzip 解压缩，LZ77 最大窗口为 32K **注：** 不支持 interleace 模式。	• 1080P 纯色纹理：11 ms • 1080P 普通 UI：42 ms • 1080P 复杂纹理：90 ms
JPEG 模块	• 兼容 ISO/IEC 10918–1 JPEG 基线 • 支持一个或者三个颜色分量 • 支持 8 bit 位深 • 支持 4:2:0、4:2:2、2:2:4、4:4:4 和 4:0:0 颜色格式	• 1080P yuv420：11 ms • 4072x4072 yuv444：160 ms

10.3.2. JPEG 模块

图 10–14 : JPEG 解码引擎框架示意图如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–14 JPEG 解码引擎框架示意图

JPEG 解码流程如下：

1. VLD 解码模块从外部存储器读取原始码流，解码出 MCU 块系数信息，并将块系数信息传递给变换/量化模块，即 IT&IQ。
2. IT&IQ 根据接收到的块系数进行反量化和反变换。
3. 后处理模块读取反变换后的块数据，镜像旋转、镜像或下采样。
4. 最终解码得到的 MCU 数据通过 DMA 写入外部存储器。
5. 时序控制对各个子模块进行调度，确保解码过程的正确性与高效率，为了提高解码效率，各子模块之前采取并行的方式进行。

JPEG 编码流程如下：


注：
JPEG 编码流程与解码完全相反。

1. 通过 DMA 由 SDRAM 读取 MCU 亮度和色度数据，并保存到内部缓存用于前处理。
2. 前处理模块对 MCU 块数据进行镜像旋转、缩放处理。
3. 变换/量化模块对接收到的块系数进行变换和量化。
4. 量化后的块系数经过 VLC 模块进行 huffman 编码，得到最终的码流。
5. 通过 DMA 把比特流数据写入 SDRAM。

10.3.2.1. JPEG 文件解码流程

JPEG 图片解码启动一次硬件就可以完成一张图片的解码。具体流程如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



10.3.2.2. JPEG 编码前/ 解码后处理流程

JPEG 解码后处理和编码前处理复用同一个模块，但其支持的功能不完全一致，详见下表。

表 10–5 编码前、解码后处理功能支持对比

功能	编码前处理	解码后处理
缩放	不支持	支持 缩放以及旋转镜像不能同时开启
镜像旋转	支持	支持 缩放以及旋转镜像不能同时开启
RGB 颜色格式转换	支持	支持 RGB565 或 BGR565 支持误差扩散
Crop 格式输出	支持	支持

各个功能详细描述如下：


- 缩放：支持对解码后数据进行下采样，水平、垂直像素宽度可以分别缩小为原始的 1、1/2、1/4、1/8。
- 旋转和镜像：
  - 支持四种旋转模式，分别对应逆时针旋转 90 度 * n (n=0, 1, 2, 3)
  - 支持两种镜像模式：水平镜像和垂直镜像。

  旋转与镜像可组合使用，关于具体说明，请查看旋转和镜像组合使用说明。
- 颜色格式转换模块：支持 YUV 格式转 RGB/ ARGB
- 误差扩散 Dither：把相邻像素的量化误差扩散到当前像素，从而使图像更平滑。

  当像素格式从高位宽转为低位宽时，输出颜色格式为 RGB565 或 BGR565，如果直接对数值做截断处理，图像的渐变区域会有明显的阶梯效应。 使用 Dither 算法可以使图像渐变区域更平滑。
- crop 功能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

解码后图像的矩形区域数据搬移到目标图像的指定矩形区域中。 只有 RGB/ARGB 颜色格式输出才支持 crop 功能。




10.3.2.3. 旋转和镜像组合使用说明

旋转与镜像是解码后处理流程支持的两个功能。

旋转与镜像可组合使用，如下表所示。当旋转和镜像组合使用时，先做镜像再做旋转。当旋转镜像模块被使能后，寄存器 JPEG_ROTMIR 有四个比特位用于工作模式的选择：两位代表选择的角度，另外两位分别代表水平与垂直镜像功能的使能，实际有效只有八种表现。"

垂直镜像使能	水平镜像使能	旋转模式	寄存器值	模式
否	否	0	4'b0000	0
否	否	90	4'b0001	1
否	否	180	4'b0010	2
否	否	270	4'b0011	3
是	否	0	4'b0100	4
是	否	90	4'b0101	5
是	否	180	4'b0110	6
是	否	270	4'b0111	7
否	是	0	4'b1000	8
否	是	90	4'b1001	9
否	是	180	4'b1010	10
否	是	270	4'b1011	11
是	是	0	4'b1100	12
是	是	90	4'b1101	13
是	是	180	4'b1110	14
是	是	270	4'b1111	15

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



10.3.3. PNG 模块


PNG 解码模块可以细分为以下几个更小的功能单元：

- Bits 读取模块
- Huffman 解码
- LZ77 Dec 模块
- PNG DeFilter 模块
- Crop 模块

> **注：**
>
> Zlib/ gzip 解压缩复用 PNG 解码模块。具体可查看 Zlib 解码和 Gzip 解码流程。

PNG 解码模块中各个功能单元的工作流程如图所示：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



10.3.3.1. PNG 文件结构说明



图 10–15 PNG 文件结构

如图所示，PNG 文件包括以下结构：

- PNG 文件头
- PNG 数据块：
  - 标准数据块
  - 辅助数据块

表 10–6 PNG 数据块说明

数据块符号	数据块名称	多数据块	是否可选	可获取的参数
IHDR	文件头数据块	否	否	PNG 图片的宽、高、位深、颜色类型、Interlace Method 等。关于 IHDR 的详细说明，可查看 IHDR 对 PNG 标注的支持说明。
PLTE	调色板数据块	否	否	–
tRNS	图像透明数据块	否	否	–
IDAT	图像数据块	多数据块	是	Zlib 格式的压缩码流数据。 **注：** Zlib 压缩之前，可以采用 Filter 算法对原始数据进行处理，有助于提升压缩

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–6 PNG 数据块说明 (续)

数据块符号	数据块名称	多数据块	是否可选	可获取的参数
				率。关于具体流程说明，可查看 Filter 算法说明。
IEND	图像结束数据块	否	否	–

10.3.3.1.1. IHDR 对 PNG 标注的支持说明

IHDR 中可以获取到 PNG 图片的宽、高、位深、颜色类型和 Interlace Method 等参数。本模块对 PNG 标准的支持情况如下：

域名	标准定义	本模块是否支持
位深	索引彩色图像：1，2，4，8	是
	灰度图像：1，2，4，8 或 16	否
	真彩色图像：8 或者 16	支持 8 bits，不支持 16 bits
颜色格式	0：灰度图像，1，2，4，8 或 16	否
	2：真彩色图像	是
	3：索引彩色图像，1，2，4 或 8	是
	4：带 α 通道数据的灰度图像，8 或 16	否
	6：带 α 通道数据的真彩色图像，8 或 16	支持 8 bits，不支持 16 bits
扫描方式	0：非隔行扫描	是
	1：Adam7	否

10.3.3.1.2. Filter 算法说明

PNG 图片的码流数据都在数据块 IDAT 中，IDAT 中是以 zlib 格式的压缩码流，在 zlib 压缩之前，可以采用 Filter 算法对原始数据进行处理，有助于提升压缩率。PNG 图像如下如所示，X 表示当前要进行 Filter 的像素，A 为当前像素左边像素，B 为当前像素上边像素，C 为当前像素左上边像素，则对 Fiter 的说明如下所示：


	C	B	
	A	X	

Filter 类型	函数	Filter 方式
0	无	保留原始数据
1	减	减去 A
2	上	减去 B
3	平均	根据 A 和 B 取平均，并向下取整
4	Paeth	使用最接近与 A + B – C 的 A、B 或者 C

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.3.2. PNG 文件解码流程

PNG 图像的解码流程分为以下几个部分，如图所示：



1. 硬件实现：即上图中的虚线框部分。
2. 软件实现：即图中虚线框外的 PNG parser 和 Read zlib Header。

   图中蓝色部分是 PNG 解码和 zlib 解码不一样的地方：

   - 对于 zlib 解码：解码后，每一行都需要进行 Defilter 处理，恢复原始的像素。关于 zlib 解码的详细说明，可查看 Zlib 解码和 Gzip 解码流程。
   - 对于 PNG 解码：PNG 图片的 deflate 数据可能存放在多个 IDAT 数据块中，硬件不支持解析 IDAT，所以需与软件配合才能完成解码。
     a. 软件解析所有 IDAT 数据，并把 IDAT 中的 deflate 数据拷贝到一块物理连续 buffer 中。
     b. 硬件读取该 buffer 中的 deflate 数据并完成解码。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.3.2.1. Zlib 解码和 Gzip 解码流程


Deflate 压缩格式有以下两种封装方式：

- Zlib 封装，结构如下：



  - CMF 是压缩方式的描述， FLG 中的 FDICT 标记了是否使用预先设置的字典，目前不支持 FDICT 为 1 的情况。ADLER32 为类似于 CRC32 的校验码。zlib 封装详细说明请参考 RFC1950。
  - Zlib 封装部分由软件解析，Deflate 码流部分，由硬件 Inflate 模块解析，硬件解码完成后生成对应的 ADLER32 校验码，然后由软件比较硬件生成的校验码和 zlib 格式封装中 ADLER32 是否一致。如果一致则说明 zlib 解码正确。


- Gzip 封装，结构如下：



  - 对 Deflate 格式加入了头信息和尾部信息。gzip 对原始码流用 CRC32 校验，和 zlib 中的校验方式不同。并且尾部加入了 4 bytes 的原始码流的 size 信息。硬件解码时候，可以根据 size 的大小，来申请输出 Buffer。Gzip 封装的详细说明请参考 RFC1952。
  - Gzip 封装部分由软件解析，Deflate 码流部分，由硬件 Inflate 模块解析，硬件解码完成后生成对应的 CRC32 校验码，然后由软件比较硬件生成的校验码和 gzip 格式封装中 CRC32 是否一致。如果一致则说明 gzip 解码正确。

10.3.3.3. PNG 解码后处理流程

解码后图像的矩形区域数据搬移到目标图像的指定矩形区域中。 只有 RGB/ARGB 颜色格式输出才支持 crop 功能。



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.4. 寄存器列表

10.3.4.1. VE_TOP 寄存器列表

偏移	缩写	寄存器名称	章节
0x0000	VE_CLK	VE 时钟使能	0x0000 VE_CLK
0x0004	VE_RST	VE 模块复位	0x0004 VE_RST
0x0008	VE_INIT	VE 初始化	0x0008 VE_INIT
0x000C	VE_IRQ	VE 中断使能	0x000C VE_IRQ
0x0014	JPEG_EN	JPEG 模块使能	0x0014 JPEG_EN
0x0018	PNG_EN	PNG 模块使能	0x0018 PNG_EN
0x00FC	VE_VERSION	VE 版本信息	0x00FC VE_VERSION

10.3.4.2. JPEG 寄存器列表

偏移	缩写	寄存器名称	章节
0x200	JPEG_START	JPEG 启动解码	0x200 JPEG_START
0x204	JPEG_STATUS	JPEG 解码状态	0x204 JPEG_STATUS
0x208	JPEG_IRQ_EN	JPEG 中断使能 (JPEG Interrupt Enable)	0x208 JPEG_IRQ_EN
0x210	JPEG_START_POS	JPEG 解码起始位置	0x210 JPEG_START_POS
0x214	JPEG_SIZE	JPEG 图像大小	0x214 JPEG_SIZE
0x218	JPEG_CTRL	JPEG 模式控制	0x218 JPEG_CTRL
0x21C	JPEG_MCU_INFO	JPEG MCU 信息	0x21C JPEG_MCU_INFO
0x220	JPEG_HANDLE_NUM	JPEG 解码同时处理 MCU 个数	0x220 JPEG_HANDLE_NUM
0x224	JPEG_QMAT_INFO	JPEG 量化表信息	0x224 JPEG_QMAT_INFO
0x228	JPEG_QMAT_ADDR	JPEG 量化表地址	0x228 JPEG_QMAT_ADDR
0x22C	JPEG_QMAT_DATA	JPEG 量化表数据	0x22C JPEG_QMAT_DATA
0x230	JPEG_HUFF_INFO	JPEG Huffman 表信息配置	0x230 JPEG_HUFF_INFO
0x234	JPEG_HUFF_ADDR	JPEG Huffman 表地址	0x234 JPEG_HUFF_ADDR
0x238	JPEG_HUFF_DATA	JPEG Huffman 表数据	0x238 JPEG_HUFF_DATA
0x23C	JPEG_CLIP_EN	JPEG Clip 输出使能配置	0x23C JPEG_CLIP_EN
0x240	JPEG_CLIP_BASE	JPEG Clip 输出起始位置	0x240 JPEG_CLIP_BASE
0x244	JPEG_CLIP_SIZE	JPEG Clip 输出矩形框大小	0x244 JPEG_CLIP_SIZE
0x248	JPEG_CLIP_OUT_BASE	JPEG Clip 输出在缓存中的起始位置	0x248 JPEG_CLIP_OUT_BASE
0x24C	JPEG_ROTMIR	JPEG 旋转镜像配置	0x24C JPEG_ROTMIR
0x250	JPEG_SCALE	JPEG 缩放配置	0x250 JPEG_SCALE
0x254	JPEG_RGB_EN	JPEG RGB 颜色格式输出	0x254 JPEG_RGB_EN
0x25C	JPEG_RST_INTVAL	JPEG DC 系数重置间隔	0x25C JPEG_RST_INTVAL
0x268	JPEG_UV_INT	JPEG 解码输出 UV 分量交错配置	0x268 JPEG_UV_INT
0x26C	JPEG_CYCLES	JPEG 解码时钟数	0x26C JPEG_CYCLES
0x28C	JPEG_DITHER_PARAM	JPEG dither 参数配置	0x28C JPEG_DITHER_PARAM
0x300	JPEG_SUB_CTRL	JPEG 内部子模块控制	0x300 JPEG_SUB_CTRL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

偏移	缩写	寄存器名称	章节
0x304	JPEG_MEM_IA	JPEG 内部子模块缓存中断地址	0x304 JPEG_MEM_IA
0x308	JPEG_MEM_HA	JPEG 内部子模块缓存暂停地址	0x308 JPEG_MEM_HA
0x31C	JPEG_RBIT_OFFSET	JPEG 读数据偏移	0x31C JPEG_RBIT_OFFSET
0x324	JPEG_MEM_SA	JPEG 内部子模块缓存起始地址	0x324 JPEG_MEM_SA
0x328	JPEG_MEM_EA	JPEG 内部子模块缓存结束地址	0x328 JPEG_MEM_EA
0x384	JPEG_STREAM_NUM	JPEG stream 个数	0x384 JPEG_STREAM_NUM
0x38C	JPEG_DATA_COUNT	JPEG 一次读写数据大小	0x38C JPEG_DATA_COUNT
0x390	JPEG_BUSY	JPEG 读数据状态	0x390 JPEG_BUSY
0x398	JPEG_STREAM_END_ADDR	JPEG 码流结束地址	0x398 JPEG_STREAM_END_ADDR
0x394	JPEG_REQ	JPEG 请求数据	0x394 JPEG_REQ
0x39C	JPEG_STREAM_START_ADDR	JPEG 码流起始地址	0x39C JPEG_STREAM_START_ADDR
0x3B0	JPEG_CUR_POS	JPEG 当前读数据位置	0x3B0 JPEG_CUR_POS

10.3.4.3. PNG 寄存器列表

偏移	缩写	寄存器名称	章节
0x0100	INFLATE_INT	Inflate 中断使能	0x0100 INFLATE_INT
0x0104	INFLATE_STATUS	Inflate 解码状态	0x0104 INFLATE_STATUS
0x0108	INFLATE_START	Inflate 解码开始	0x0108 INFLATE_START
0x010C	PNG_ERROR_STATE	PNG 解码错误状态	0x010C PNG_ERROR_STATE
0x0110	INFLATE_CTRL	Inflate 解码控制	0x0110 INFLATE_CTRL
0x0114	PNG_SIZE	PNG 图像大小	0x0114 PNG_SIZE
0x0118	PNG_OUTPUT_STRIDE	PNG 输出线宽	0x0118 PNG_OUTPUT_STRIDE
0x011C	PNG_OUTPUT_FORMAT	PNG 解码输出颜色格式	0x011C PNG_OUTPUT_FORMAT
0x0120	INPUT_BS_START_ADDR	输入码流起始地址	0x0120 INPUT_BS_START_ADDR
0x0124	INPUT_BS_END_ADDR	输入码流结束地址	0x0124 INPUT_BS_END_ADDR
0x0128	INPUT_BS_OFFSET	输入码流偏移	0x0128 INPUT_BS_OFFSET
0x012C	INPUT_BS_LENGTH	输入码流长度	0x012C INPUT_BS_LENGTH
0x0130	OUTPUT_BUF_ADDR	解码输出地址	0x0130 OUTPUT_BUF_ADDR
0x0134	OUTPUT_BUF_END_ADDR	解码输出缓存结束地址	0x0134 OUTPUT_BUF_END_ADDR
0x0138	OUTPUT_COUNT	解码输出数据长度	0x0138 OUTPUT_COUNT
0x013C	INFLATE_CHECK	解码输出数据校验码	0x013C INFLATE_CHECK
0x0140	INFLATE_WINDOW_BUF_ADDR	LZ77 窗口缓存地址	0x0140 INFLATE_WINDOW_BUF_ADDR
0x0144	PNG_PAL_BUF_ADDR	PNG 索引色缓存地址	0x0144 PNG_PAL_BUF_ADDR
0x0148	DATA_VALID	输入码流数据有效标志	0x0148 DATA_VALID
0x014C	PNG_PALETTE_ADDR	PNG 索引表地址	0x014C PNG_PALETTE_ADDR
0x0160	PNG_CROP_BASE	PNG CROP 的起始坐标	0x0160 PNG_CROP_BASE
0x0164	PNG_CROP_SIZE	PNG CROP 的窗口大小	0x0164 PNG_CROP_SIZE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.4.4. 图像信息寄存器列表

偏移	缩写	寄存器名称	章节
0x600	PICTURE_FORMAT	图像格式信息	0x600 PICTURE_FORMAT
0x604	PICTURE_SIZE	图像大小	0x604 PICTURE_SIZE
0x608	PICTURE_LUMA_ADDR	图像亮度数据地址	0x608 PICTURE_LUMA_ADDR
0x60C	PICTURE_CB_ADDR	图像 Cb 分量数据地址	0x60C PICTURE_CB_ADDR
0x610	PICTURE_CR_ADDR	图像 Cr 分量数据地址	0x610 PICTURE_CR_ADDR
0x7FC	WRITE_END_REG	图像信息写完成	0x7FC WRITE_END_REG

10.3.5. 寄存器描述

VE 寄存器按功能模块划分不同地址空间范围：

表 10–7 寄存器地址空间映射

模块名	地址范围
VE_TOP	0x18C0_0000–0x18C0_00FF
PNG	0x18C0_0100–0x18C0_01FF
JPEG	0x18C0_0200–0x18C0_03FF
PIC_INFO	0x18C0_0400–0x18C0_07FF

10.3.5.1. VE_TOP 寄存器描述

10.3.5.1.1. 0x0000 VE_CLK

默认值：0x00000000			VE 时钟使能 (VE CLOCK ENABLE)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	CLK_ENABLE 1：clk 使能

10.3.5.1.2. 0x0004 VE_RST

默认值：0x0000003f			VE 模块复位 (VE RESET)
位域	类型	默认值	描述
31:16	R	0x0	STATUS 重置的完成状态，0 表示重置 完成
15:8	–	–	–
7:6	R/W	0x3	RST_PIC 0：pic 模块寄存器重置，内部信号复位
5:4	R/W	0x3	RST_PNG 0：PNG 模块寄存器重置，内部信号复位
3:2	R/W	0x3	RST_JPEG 0：JPEG 模块寄存器重置，内部信号复位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x0000003f			VE 模块复位 (VE RESET)
位域	类型	默认值	描述
1:0	–	–	–

10.3.5.1.3. 0x0008 VE_INIT

默认值：0x00000000			VE 初始化 (VE INITTIALIZE)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	INIT 1：VE 初始化

10.3.5.1.4. 0x000C VE_IRQ

默认值：0x00000000			VE 中断使能 (VE INTERRUPT ENABLE)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	IRQ_ENABLE 1：中断信号使能

10.3.5.1.5. 0x0014 JPEG_EN

默认值：0x00000000			JPEG 模块使能 (JPEG MODULE ENABLE)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	JPEG_EN 1：JPEG 模块使能

10.3.5.1.6. 0x0018 PNG_EN

默认值：0x00000000			PNG 模块使能 (PNG MODULE ENABLE)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	PNG_EN 1：PNG 模块使能

10.3.5.1.7. 0x00FC VE_VERSION

默认值：0x00000300			VE 版本信息 (VE Version)
位域	类型	默认值	描述
31:0	RO	0x00000300	VERSION VE 版本信息，V3.0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.2. JPEG 寄存器描述

10.3.5.2.1. 0x200 JPEG_START

默认值：0x00000000			JPEG 启动解码 (JPEG Start)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	1：启动 JPEG 解码

10.3.5.2.2. 0x204 JPEG_STATUS

默认值：0x00000000			JPEG 解码状态 (JPEG Status)
位域	类型	默认值	描述
31:3	–	–	–
2	R	0x0	BIT_REQ 读完最后一笔数据后解码还未结束，则认为数据不够，VE 停止解码并向主控发送中断信号，该位置 1。
1	R	0x0	JPEG_ERROR 当执行当前任务过程中发现码流错误，则停止当前任务并向主控发送中断信号后，该位置 1。
0	R	0x0	JPEG_FINISH 解码结束时向主控发送中断信号后，该位置 1。

10.3.5.2.3. 0x208 JPEG_IRQ_EN

默认值：0x00000007			JPEG 中断使能 (JPEG Interrupt Enable)
位域	类型	默认值	描述
31:3	–	–	–
2	W1C	0x1	BIT_REQ_IRQ_EN 解码数据不够中断使能 写 1 清中断
1	W1C	0x1	ERROR_IRQ_EN 解码错误中断使能 写 1 清中断
0	W1C	0x1	FINISH_IRQ_EN 解码正常结束中断使能 写 1 清中断

10.3.5.2.4. 0x210 JPEG_START_POS

默认值：0x00000000			JPEG 解码起始位置 (JPEG Start Position)
位域	类型	默认值	描述
31:28	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG 解码起始位置 (JPEG Start Position)
位域	类型	默认值	描述
27:16	R/W	0x0	STRAT_POS_Y 解码开始 Y 坐标
15:12	–	–	–
11:0	R/W	0x0	STRAT_POS_X 解码开始 X 坐标

10.3.5.2.5. 0x214 JPEG_SIZE

默认值：0x00000000			JPEG 图像大小 (JPEG Size)
位域	类型	默认值	描述
31:16	R/W	0x0	JPEG_HSIZE 图像宽度，需要按 MCU 对齐
15:0	R/W	0x0	JPEG_VSIZE 图像高度，需要按 MCU 对齐

10.3.5.2.6. 0x218 JPEG_CTRL

默认值：0x00000000			JPEG 模式控制 (JPEG Control)
位域	类型	默认值	描述
31:15	–	–	–
14:12	R/W	0x0	AC_HUFFMAN_IDX AC 系数 Huffman 表索引值
11	–	–	–
10:8	R/W	0x0	DC_HUFFMAN_IDX DC 系数 Huffman 表索引值
7:6	–	–	–
5	R/W	0x0	USR_HUFF_EN • 1：使用 DHT 中定义的 Huffman 表 • 0：使用默认 Huffman 表（VE 内部生成，不需要写 Huffman 表数据）
4:0	–	–	–

10.3.5.2.7. 0x21C JPEG_MCU_INFO

默认值：0x00000000			JPEG MCU 信息 (JPEG MCU Info)
位域	类型	默认值	描述
31:20	–	–	–
19:16	R/W	0x0	BLK_NUM 一个 MCU 中 8x8 blk 的数量

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG MCU 信息 (JPEG MCU Info)
位域	类型	默认值	描述
15	–	–	–
14:12	R/W	0x0	COMP_NUM 通道数量
11:10	R/W	0x0	Y_H_COUNT 一个 MCU 中 Y 分量水平方向上 8x8 块个数，对应 SOF 中解析的 h_count 信息。
9:8	R/W	0x0	Y_V_COUNT 一个 MCU 中 Y 分量垂直方向上 8x8 块个数，对应 SOF 中解析的 v_count 信息
7:6	R/W	0x0	CB_H_COUNT 一个 MCU 中 Cb 分量水平方向上 8x8 块个数，对应 SOF 中解析的 h_count 信息
5:4	R/W	0x0	CB_V_COUNT 一个 MCU 中 Cb 分量垂直方向上 8x8 块个数，对应 SOF 中解析的 v_count 信息
3:2	R/W	0x0	CR_H_COUNT 一个 MCU 中 Cr 分量水平方向上 8x8 块个数，对应 SOF 中解析的 h_count 信息
1:0	R/W	0x0	CR_V_COUNT 一个 MCU 中 Cr 分量垂直方向上 8x8 块个数，对应 SOF 中解析的 v_count 信息

10.3.5.2.8. 0x220 JPEG_HANDLE_NUM

默认值：0x00000000			JPEG 解码同时处理 MCU 个数 (JPEG Handle Number)
位域	类型	默认值	描述
31:2	–	–	–
1:0	R/W	0x0	HANDLE_NUM_MINUS1 同时处理的 MCU 个数减 1，(12/ total_du_num_in_mcu)– 1，最大值为 4。

10.3.5.2.9. 0x224 JPEG_QMAT_INFO

默认值：0x00000000			JPEG 量化表信息 (JPEG Quant Table Info)
位域	类型	默认值	描述
31:8	–	–	–
7:6	R/W	0x0	QMAT_IDX • 0: Y 分量量化表 • 1: Cb 分量量化表 2:Cr 分量量化表
5:2	–	–	–
1	R/W	0x0	QMAT_AUTO 1: 使能地址自动加 1 模式
0	R/W	0x0	QMAT_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG 量化表信息 (JPEG Quant Table Info)
位域	类型	默认值	描述
			1: 使能该量化表

10.3.5.2.10. 0x228 JPEG_QMAT_ADDR

默认值：0x00000000			JPEG 量化表地址 (JPEG Quant Table Address)
位域	类型	默认值	描述
31:8	–	–	–
7:6	R/W	0x0	QMAT_IDX • 0: Y 分量量化表 • 1: Cb 分量量化表 • 2: Cr 分量量化表
5:0	R/W	0x0	QMAT_ADDR 量化表地址，取值范围 0–63 量化表地址按照 zigzag 扫描后的顺序，也就是 DQT 解析的顺序.

10.3.5.2.11. 0x22C JPEG_QMAT_DATA

默认值：0x00000000			JPEG 量化表数据 (JPEG Quant Table Data)
位域	类型	默认值	描述
31:0	R/W	0x0	QMAT_DATA 量化参数 **注：** 如果是编码，该值为 (1<<19)/q_data

10.3.5.2.12. 0x230 JPEG_HUFF_INFO

默认值：0x00000000			JPEG Huffman 表信息配置 (JPEG Huffman Table Info)
位域	类型	默认值	描述
31:12	–	–	–
11:10	R/W	0x0	HUFF_IDX Huffman 表索引值 • 0: Huffman 表每个分量每种码字长度的最小码字 • 1: Huffman 表每个分量每种码字长度的最大码字 • 2: Huffman 表每个分量每种码字长度对应数值在 buffer 的起始地址 • 3: Huffman 值
9:2	–	–	–
1	R/W	0x0	HUFF_AUTO

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG Huffman 表信息配置 (JPEG Huffman Table Info)
位域	类型	默认值	描述
			• 1: 使能地址自动加 1 模式 • 0: 不使能地址自动加 1 模式，每次通过 0x2088 寄存器写 Huffman 表数据前都需要通过 0x2084 寄存器配置地址。
0	R/W	0x0	HUFF_EN 1: 使能该 Huffman 表

10.3.5.2.13. 0x234 JPEG_HUFF_ADDR

默认值：0x00000000			JPEG Huffman 表地址 (JPEG Huffman Table Address)
位域	类型	默认值	描述
31:8	–	–	–
11:10	R/W	0x0	HUFF_IDX Huffman 表索引值 • 0: Huffman 表每个分量每种码字长度的最小码字 • 1: Huffman 表每个分量每种码字长度的最大码字 • 2: Huffman 表每个分量每种码字长度对应数值在 buffer 的起始地址 • 3: Huffman 值
9:0	R/W	0x0	HUFF_ADDR 如果 huff_idx 为 0/1/2，起始地址分别为 • DC_LUMA: 0 • DC_CHROMA: 16 • AC_LUMA: 32 • AC_CHROMA: 48 huff_idx 为 3 时： • DC_LUMA: 0; • DC_CHROMA: 12 • • AC_LUMA: 24 • AC_CHROMA: 186

10.3.5.2.14. 0x238 JPEG_HUFF_DATA

默认值：0x00000000			JPEG Huffman 表数据 (JPEG Huffman Table Data)
位域	类型	默认值	描述
31:0	R/W	0x0	HUFF_DATA Huffman 表数据

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.2.15. 0x23C JPEG_CLIP_EN

默认值：0x00000000			JPEG Clip 输出使能配置 (JPEG Clip Enable)
位域	类型	默认值	描述
31:2	–	–	–
1	R/W	0x0	DEC_CLIP_EN 解码输出数据 clip 使能
0	R/W	0x0	ENC_CLIP_EN 编码输入数据 clip 使能

10.3.5.2.16. 0x240 JPEG_CLIP_BASE

默认值：0x00000000			JPEG Clip 输出起始位置 (JPEG Clip Base Address)
位域	类型	默认值	描述
31:16	R/W	0x0	CLIP_XBASE clip 窗口的起始 X 坐标，以像素为单位
15:0	R/W	0x0	CLIP_YBASE clip 窗口的起始 Y 坐标，以像素为单位

10.3.5.2.17. 0x244 JPEG_CLIP_SIZE

默认值：0x00000000			JPEG Clip 输出矩形框大小 (JPEG Clip SIZE)
位域	类型	默认值	描述
31:16	R/W	0x0	CLIP_XSIZE clip 矩形框的宽度，以像素为单位
15:0	R/W	0x0	CLIP_YSIZE clip 矩形框的高度，以像素为单位

10.3.5.2.18. 0x248 JPEG_CLIP_OUT_BASE

默认值：0x00000000			JPEG Clip 输出在缓存中的起始位置 (JPEG Clip OUTPUT BASE ADDRESS)
位域	类型	默认值	描述
31:16	R/W	0x0	CLIP_OUT_XBASE clip 起始位置在输出缓存中的 X 坐标，以字节为单位
15:0	R/W	0x0	CLIP_OUT_YBASE clip 起始位置在输出缓存中的 Y 坐标，以字节为单位

10.3.5.2.19. 0x24C JPEG_ROTMIR

默认值：0x00000000			JPEG 旋转镜像配置 (JPEG Rotate/Mirror Config)
位域	类型	默认值	描述
31:5	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG 旋转镜像配置 (JPEG Rotate/Mirror Config)
位域	类型	默认值	描述
4	R/W	0x0	ROTMIR_EN • 0：不使能旋转镜像 • 1：使能旋转镜像
3	R/W	0x0	Horizontal MIRROR • 0：不使能水平镜像 • 1：使能水平镜像
2	R/W	0x0	Vertical MIRROR • 0：不使能垂直镜像 • 1：使能垂直镜像
1:0	R/W	0x0	ROTATE • 0：不旋转 • 1：逆时针旋转 90 度 • 2：逆时针旋转 180 度 • 3：逆时针旋转 270 度

10.3.5.2.20. 0x250 JPEG_SCALE

默认值：0x00000000			JPEG 缩放配置 (JPEG Scaledown Config)
位域	类型	默认值	描述
31:5	–	–	–
4	R/W	0x0	SCALE_EN • 0：不使能缩放功能 • 1：使能缩放功能
3:2	R/W	0x0	H_SCALE 水平方向 scale 系数 • 0：不缩放 • 1：1/2 缩放 • 2：1/4 缩放 • 3：1/8 缩放
1:0	R/W	0x0	V_SCALE 垂直方向 scale 系数 • 0：不缩放 • 1：1/2 缩放 • 2：1/4 缩放 • 3：1/8 缩放

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.2.21. 0x254 JPEG_RGB_EN

默认值：0x00000000			JPEG RGB 颜色格式输出 (JPEG RGB FORMAT)
位域	类型	默认值	描述
31:16	–	–	–
15:8	R/W	0x0	ALPHA_VAL RGBA 颜色格式的 alpha 值
7:4	–	–	–
3:1	R/W	0x0	RGB_FORMAT • 0：ARGB8888 • 1：ABGR8888 • 2：RGBA8888 • 3：BGRA8888 • 4：RGB888 • 5：BGR888 • 6：RGB565 • 7：BGR565
0	R/W	0x0	RGB_OUT_ENABLE 1：RGB 颜色格式输出使能

10.3.5.2.22. 0x25C JPEG_RST_INTVAL

默认值：0x00000000			JPEG DC 系数重置间隔 (JPEG Restart Intval)
位域	类型	默认值	描述
31:0	R/W	0x0	RST_INTVAL 重置 DC 预测值的 MCU 间隔个数

10.3.5.2.23. 0x268 JPEG_UV_INT

默认值：0x00000000			JPEG 解码输出 UV 分量交错配置 (JPEG UV Interleave)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	UV_INTERLEAVE • 0: UV 分量不交错存放 • 1: UV 分量交错存放

10.3.5.2.24. 0x26C JPEG_CYCLES

默认值：0x00000000			JPEG 解码时钟数 (JPEG Cycles)
位域	类型	默认值	描述
31:0	R/W	0x0	CYCLES

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG 解码时钟数 (JPEG Cycles)
位域	类型	默认值	描述
			Jpeg 解码用的时钟数

10.3.5.2.25. 0x28C JPEG_DITHER_PARAM

默认值：0x000000AE			JPEG dither 参数配置 (JPEG Dither Parameter Configuration)
位域	类型	默认值	描述
31:9	–	–	–
8:6	R/W	0x2	LEFTUP_WEIGHT_MINUS1 左上相邻像素对当前像素的误差扩散权重减 1
5:3	R/W	0x5	UP_WEIGHT_MINUS1 上相邻像素对当前像素的误差扩散权重减 1
2:0	R/W	0x6	LEFT_WEIGHT_MINUS1 左相邻像素对当前像素的误差扩散权重减 1

10.3.5.2.26. 0x300 JPEG_SUB_CTRL

注：
在启动 JPEG 解码前，即配置 JPEG Start 寄存器之前，需要先初始化内部子模块 1、2， 但两个模块不能同时初始化，必须分两个时刻配置，先配置 INIT1 再配置 INIT2 。

默认值：0x00000000			JPEG 内部子模块控制 (JPEG SubModual Control)
位域	类型	默认值	描述
31:2	–	–	–
1	R/W	0x0	INIT1 1: 初始化内部子模块 1
0	R/W	0x0	INIT2 1: 初始化内部子模块 2

10.3.5.2.27. 0x304 JPEG_MEM_IA

默认值：0x00000000			JPEG 内部子模块缓存中断地址 (JPEG MEM Intr Address)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	INTR_ADDR 解码配置为 0。编码配置为 0x40

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.2.28. 0x308 JPEG_MEM_HA

默认值：0x00000000			JPEG 内部子模块缓存暂停地址 (JPEG MEM Halt Address)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	HALT_ADDR 解码配置为 0。编码配置为 0x40

10.3.5.2.29. 0x31C JPEG_RBIT_OFFSET

默认值：0x00000000			JPEG 读数据偏移 (JPEG Read Bit Offset)
位域	类型	默认值	描述
31:0	R/W	0x0	解码数据起始比特偏移

10.3.5.2.30. 0x324 JPEG_MEM_SA

默认值：0x00000000			JPEG 内部子模块缓存起始地址 (JPEG MEM Start Address)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	Start_ADDR 配置为 0

10.3.5.2.31. 0x328 JPEG_MEM_EA

默认值：0x00000000			JPEG 内部子模块缓存结束地址 (JPEG MEM End Address)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	END_ADDR 配置为 0x7f

10.3.5.2.32. 0x384 JPEG_STREAM_NUM

默认值：0x00000000			JPEG stream 个数 (JPEG Stream Number)
位域	类型	默认值	描述
31:0	R/W	0x0	STREAM_NUM 数据流个数 **注：** 以 256 byte 为单位。

10.3.5.2.33. 0x38C JPEG_DATA_COUNT

默认值：0x00000000			JPEG 一次读写数据大小 (JPEG Stream Data Count)
位域	类型	默认值	描述
31:0	R/W	0x0	DATA_CNT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			JPEG 一次读写数据大小 (JPEG Stream Data Count)
位域	类型	默认值	描述
			固定配置为 64，64 个 32bit 数据，表示一次读写 256 字节数据。

10.3.5.2.34. 0x390 JPEG_BUSY

默认值：0x00000000			JPEG 读数据状态 (JPEG Busy Status)
位域	类型	默认值	描述
31:1	–	–	–
0	R	0x0	BUSY 是否处于读数据状态

10.3.5.2.35. 0x398 JPEG_STREAM_END_ADDR

默认值：0x00000000			JPEG 码流结束地址 (JPEG Stream End Address)
位域	类型	默认值	描述
31:0	R/W	0x0	END_ADDR 码流结束地址，256 字节对齐

10.3.5.2.36. 0x394 JPEG_REQ

默认值：0x00000000			JPEG 请求数据 (JPEG Request Data)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	REQ_DATA 1: 请求一次数据

10.3.5.2.37. 0x39C JPEG_STREAM_START_ADDR

默认值：0x00000000			JPEG 码流起始地址 (JPEG Stream Start Address)
位域	类型	默认值	描述
31:0	R/W	0x0	Start_ADDR 码流起始地址，8 字节对齐

10.3.5.2.38. 0x3B0 JPEG_CUR_POS

默认值：0x00000000			JPEG 当前读数据位置 (JPEG Current Postion)
位域	类型	默认值	描述
31:0	R/W	0x0	CUR_POS 当前读码流数据位置 **注：** JPEG 读数据以 256 byte 为单位，当前读码流数据位置也以 256 byte 为单位。比如，需要读的数据从 100 byte 开始，则 CUR_POS 为 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.3. PNG 寄存器描述

10.3.5.3.1. 0x0100 INFLATE_INT

默认值：0x00000000			Inflate 中断使能 (Inflate Interrupt Enable)
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x0	BIT_REQ_INT_EN 请求 bitsteam 中断控制 • 0：不使能 • 1：使能 DEC_REQ_INT_EN 用于控制解码所需要的原始码流不够需要请求下笔数据时是否向 CPU 发出中断请求。 当 DEC_REQ_INT_EN 为 1 时，产生中断请求，否则不产生中断请求。是否产生中断请求，不影响相应状态标志位的产生。
1	R/W	0x0	DEC_ERR_INT_EN 解码 error 中断控制 • 0：不使能 • 1：使能 DEC_ERR_INT_EN 用于控制解码发生错误结束后是否向 CPU 发出中断请求。 当 DEC_ERR_INT_EN 为 1 时，产生中断请求，否则不产生中断请求。是否产生中断请求，不影响相应状态标志位的产生。
0	R/W	0x0	DEC_FINISH_INIT 解码结束中断控制 • 0：不使能 • 1：使能 DEC_FINISH_INT_EN 用于控制正常解码结束后是否向 CPU 发出中断请求。当 DEC_FINISH_INT_EN 为 1 时，产生中断请求，否则不产生中断请求。是否产生中断请求，不影响相应状态标志位的产生。

10.3.5.3.2. 0x0104 INFLATE_STATUS

默认值：0x00000000			Inflate 解码状态 (Inflate Status)
位域	类型	默认值	描述
31:5	–	–	–
4	R	0x0	ERROR • 0：解码正确 • 1：解码出错，具体错误原因参考 0x010C PNG_ERROR_STATE 寄存器
3	–	–	–
2	R/W1C	0x0	BIT_REQ_INT_FLAG 请求 bitstream 标记状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Inflate 解码状态 (Inflate Status)
位域	类型	默认值	描述
			当执行当前任务过程中发现码流不够，则暂停当前任务并向 CPU 发送中断信号后，该位置 1。软件向该位写 1 则清除相应中断。
1	R/W1C	0x0	ERR_INIT_FLAG 解码 error 标记状态 当执行当前任务过程中发现码流错误，则停止当前任务并向 CPU 发送中断信号后，该位置 1。软件向该位写 1 则清除相应中断
0	R/W1C	0x0	FINISH_INIT_FLAG 解码结束标记状态 当完成当前任务并向 CPU 发送中断信号后，该位置 1。主控向该位写 1 则清除相应中断。

默认值：0x00000000			Inflate 解码状态 (Inflate Status)
位域	类型	默认值	描述
31:24	–	–	–
23:22	R	0x0	DEFILTER_ERR • [23]: ◦ 0 表示 defilter 解码数据足够 ◦ 1 表示 defilter 解码数据不足 • [22]: ◦ 0 表示 filter 类型正确 ◦ 1 表示 filter 类型错误
21:19	R	0x0	WDMA_ERR 写 DMA 出错
18:15	R	0x0	RDMA_ERR 读 DMA 出错
14:11	R	0x0	LZ77_ERR LZ77 解码 error • [14]: ◦ 0：LZ77 解码数据足够 ◦ 1：LZ77 解码数据不足 • [13]: ◦ 0：LZ77 huffman 码值正确 ◦ 1：LZ77 huffman 码值错误 • [12]: ◦ 0：LZ77 huffman 码表 1 解码正确 ◦ 1：LZ77 huffman 码表 1 解码错误; • [11]:

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Inflate 解码状态 (Inflate Status)
位域	类型	默认值	描述
			◦ 0：LZ77 huffman 码表 2 解码正确 ◦ 1：LZ77 huffman 码表 2 解码错误
10:8	R	0x0	HUFF_ERR huffman 解码 error • [10]: ◦ 0：cl 个数正确 ◦ 1： cl 个数不匹配 • [9]: ◦ 0：cl huffman 解码正确 ◦ 1：cl huffman 解码错误 • [8]: ◦ 0：ccl 解码数据足够 ◦ 1：ccl 解码数据不足
7:5	R	0x0	PC_ERR PNG 文件头解码错误 • [7]: ◦ 0：deflate 文件头解码数据足够 ◦ 1：deflate 文件头解码数据不足 • [6]: ◦ 0：deflate 文件头参数正确 ◦ 1：deflate 文件头参数错误 • [5]: ◦ 0：deflate 文件头解码正确 ◦ 1：deflate 文件头解码错误
4	R	0x0	OUT_BUF_OVERFLOW • 0：无 • 1：当前 error 的原因是输出 buffer 已满
3	–	–	–
2	R/W1C	0x0	BIT_REQ_INT_FLAG 请求 bitstream 标记状态 当执行当前任务过程中发现码流不够，则暂停当前任务并向 CPU 发送中断信号后，该位置 1。软件向该位写 1 则清除相应中断。
1	R/W1C	0x0	ERR_INIT_FLAG 解码 error 标记状态当执行当前任务过程中发现码流错误，则停止当前任务并向 CPU 发送中断信号后，该位置 1。软件向该位写 1 则清除相应中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Inflate 解码状态 (Inflate Status)
位域	类型	默认值	描述
0	R/W1C	0x0	FINISH_INIT_FLAG 解码结束标记状态当完成当前任务并向 CPU 发送中断信号后，该位置 1。主控向该位写 1 则清除相应中断。

10.3.5.3.3. 0x0108 INFLATE_START

默认值：0x00000006			Inflate 解码开始 (Inflate START)
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x1	STOP_DMA_EN • 0：PNG 解码出错后，直接向 CPU 发送 error 中断，不等待 DMA 数据请求完成 • 1：PNG 解码出错后，拦截 DMA 数据请求后再向 CPU 发送 error 中断
1	R/W	0x1	WAIT_DMA_EN • 0：PNG 解码出错后，直接向 CPU 发送 error 中断 • 1：PNG 解码出错后，等待 256 个 cycles 再向 CPU 发送 error 中断
0	R/W	0x0	START • 0：未开始解码 • 1：开始解码 写 1 会自动清零

10.3.5.3.4. 0x010C PNG_ERROR_STATE

默认值：0x00000000			PNG 解码错误状态 (PNG Error State)
位域	类型	默认值	描述
31:3	–	–	–
26	RO	0x0	DEFILTER_ERR • 0：defilter 处理正确 • 1：defilter 处理错误
25	RO	0x0	INFLATE_ERR • 0：inflate 解码正确 • 1：inflate 解码错误
24	RO	0x0	BS_LAST_ERR • 0：码流数据可以正确解码 • 1：码流数据不够导致出错
23:16	RO	0x0	DEFILTER_FSM_STATE Defilter 模块当前所处状态
15:8	RO	0x0	INFLATE_BLOCK_NUM

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PNG 解码错误状态 (PNG Error State)
位域	类型	默认值	描述
			当前正在解码的 Inflate 块序号
7:4	RO	0x0	INFLATE_ERROR_STATE Inflate 解码出错状态
3:0	RO	0x0	INFLATE_FSM_STATE Inflate 模块当前所处状态

10.3.5.3.5. 0x0110 INFLATE_CTRL

默认值：0x00000600			Inflate 解码控制 (Inflate Control)
位域	类型	默认值	描述
31:13	–	–	–
12:11	R/W	0x0	BIT_DEPTH 位宽 0: 8 bits 当 COLOR_TYPE 为 3 时的索引位宽， 只支持 8 bits。
10:8	R/W	0x6	COLOR_TYPE 格式类型 • 0：reserved • 1：reserved • 2: PNG24 • 3: 索引彩色图像 • 4: reserved • 5: reserved • 6: PNG32
7:4	–	–	–
3:2	R/W	0x0	CHECK_FUNCTION • 0：无 • 1：ADLER32 • 2: CRC32 当 CHECK_FUNCTION 为 1 时，Inflate 解码同时输出 ADLER32 校验值，当 CHECK_FUNCTION 为 2 时，Inflate 解码同时输出 CRC32 校验值
1:0	R/W	0x0	DEC_TYPE_FLAG 解码类型标记 • 0：Inflate (gzip) • 1：Inflate and png defilter

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000600			Inflate 解码控制 (Inflate Control)
位域	类型	默认值	描述
			当解码类型为 Inflate and pngdefilter，需要设置 PNG 相关参数。

10.3.5.3.6. 0x0114 PNG_SIZE

默认值：0x00000000			PNG 图像大小 (PNG Picture Size)
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	HEIGHT PNG 图片高度
15:13	–	–	–
12:0	R/W	0x0	WIDTH PNG 图片宽度

10.3.5.3.7. 0x0118 PNG_OUTPUT_STRIDE

默认值：0x00000000			PNG 输出线宽 (PNG Line Stride)
位域	类型	默认值	描述
31:15	–	–	–
14:0	R /W	0x0	STRIDE PNG 输出对齐

10.3.5.3.8. 0x011C PNG_OUTPUT_FORMAT

默认值：0x00000000			PNG 解码输出颜色格式 (PNG Output Format)
位域	类型	默认值	描述
31:6	–	–	–
5	R/W	0x0	LINEBUF_EN • 0：不使能内部存放 linebuffer 的 SRAM • 1：使能内部存放 linebuffer 的 SRAM
4	R/W	0x0	DEFILTER_TYPE_CHECK_EN • 0：检测到 defilter type 超出数值范围后不报错，继续解码 • 1：检测到 defilter type 超出数值范围后报错
3	R/W	0x0	PNG8_PALETTE_BYPASS • 0：PNG8 解码得到索引值后,通过 palette 表索引得到最终的像素值 • 1：PNG8 解码得到索引值后直接输出，跳过 palette 表映射
2:0	R/W	0x0	OUTPUT_FORMAT • 0: ARGB8888 • 1: ABGR8888 • 2: RGBA8888

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PNG 解码输出颜色格式 (PNG Output Format)
位域	类型	默认值	描述
			• 3: BGRA8888 • 4: RGB888 • 5: BGR888 PNG8、PNG24 和 PNG32 都可以设置以上任意像素格式： • 当 PNG 原图中不包含 alpha 通道时，选择有 alpha 通道的格式，alpha 值固定为 0xFF。 • 当 PNG 原图中包含 alpha 通道时，输出格式中不含 alpha，则 alpha 信息丢失。 • 当 PNG8_PALETTE_BYPASS 为 1 时，输出格式 OUTPUT_FORMAT 设置无效。

10.3.5.3.9. 0x0120 INPUT_BS_START_ADDR

默认值：0x00000000			输入码流起始地址 (Input Bitstream Start Address)
位域	类型	默认值	描述
31:4	R/W	0x000_0000	INPUT_BS_START_ADDR[31:4] 原始码流缓冲区起始位置，低 4 位固定为 0。
3:0	RO	0x00	固定为 0

10.3.5.3.10. 0x0124 INPUT_BS_END_ADDR

默认值：0x0000000F			输入码流结束地址 (Input Bitstream End Address)
位域	类型	默认值	描述
31:4	R/W	0x000_0000	INPUT_BS_END_ADDR[31:4] 原始码流缓冲区结束位置
3:0	RO	0xF	固定为全 1

10.3.5.3.11. 0x0128 INPUT_BS_OFFSET

默认值：0x00000000			输入码流偏移 (Input Bitstream Offset)
位域	类型	默认值	描述
31:30	–	–	–
29:0	R/W	0x0000_0000	BIT_OFFSET 当前有效配置数据开始的位置，该位置是相对于 ADDR 计算的，以 bit 为单位。最大 128 MB，即码流缓冲区最大 128 MB。

10.3.5.3.12. 0x012C INPUT_BS_LENGTH

默认值：0x00000000			输入码流长度 (Input Bitstream Length)
位域	类型	默认值	描述
31:30	–	–	–
29:0	R/W	0x0000_0000	BIT_LENGTH 当前配置的有效数据长度，以 bit 为单位。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.3.13. 0x0130 OUTPUT_BUF_ADDR

默认值：0x00000000			解码输出地址 (Output Buffer Address)
位域	类型	默认值	描述
31:0	R/W	0x000_0000	解码输出 buffer 地址

10.3.5.3.14. 0x0134 OUTPUT_BUF_END_ADDR

默认值：0x00000000			解码输出缓存结束地址 (Output Buffer End Address)
位域	类型	默认值	描述
31:0	R/W	0x000_0000	解码输出 buffer 结束地址

10.3.5.3.15. 0x0138 OUTPUT_COUNT

默认值：0x00000000			解码输出数据长度 (Output Data Count)
位域	类型	默认值	描述
31:0	RO	0x000_0000	解码输出到 OUTPUT_BUF_ADDR 的数据，以 byte 为单位的计数，启动解码后将从零开始计数。

10.3.5.3.16. 0x013C INFLATE_CHECK

默认值：0x00000000			解码输出数据校验码 (Inflate CheckSum)
位域	类型	默认值	描述
31:0	RO	0x000_0000	当打开 Inflate 解码校验功能时候，解码结束后，可以从此寄存器读取 ADLER32 或者 CRC32 校验值。

10.3.5.3.17. 0x0140 INFLATE_WINDOW_BUF_ADDR

默认值：0x00000000			LZ77 窗口缓存地址 (Inflate Window Buffer Address)
位域	类型	默认值	描述
31:3	R/W	0x000_0000	LZ77 窗口 buffer 地址的高 29 bits LZ77 的 DICT Buffer 大小为 32K bytes。
2:0	RO	0x00	LZ77 窗口 buffer 地址低 3 bits 固定为 0。

10.3.5.3.18. 0x0144 PNG_PAL_BUF_ADDR

默认值：0x00000000			PNG 索引色缓存地址 (PNG Pallete Buffer Address)
位域	类型	默认值	描述
31:3	R/W	0x000_0000	PNG 索引色缓存 buffer 地址的高 29 bits。
2:0	RO	0x00	缓存 buffer 地址低 3 bits 固定为 0。

注：

索引色缓存地址在以下两种情况下使用：

- 索引色图片解码时，需要使用该 buffer 缓存上一行索引数据 (index)，buffer 大小为图像宽。
- 图像 crop 输出时，需要使用该 buffer 缓存上一行的像素数据 (RGB/ RGBA)，buffer 大小为图像宽 * 4 (RGBA) 或图像宽 * 3 (RGB)。

为了减少 VE 访问 DRAM 的带宽，VE 内部增加一个 4KB 大小的 SRAM，用于替换该缓存。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 当图像宽小于或等于 1024 时，可以开启 0x11c 寄存器的 linebuf_en 位，使能内部 SRAM 用于 存放缓存数据，此时不会使用 PNG_PAL_BUF 配置的地址。
- 当图像大于 1024 时，内部 SRAM 不够用， 此时必须配置 PNG_PAL_BUF 地址，将数据缓存于外部 DRAM。

10.3.5.3.19. 0x0148 DATA_VALID

默认值：0x00000000			输入码流数据有效标志 (Data Valid Flag)
位域	类型	默认值	描述
31	R/W	0x0	DATA_VALID • 置 1：当前配置的码流数据已经有效写入原始码流缓冲区，VE 可以预取码流数据到内部的缓冲区，等待启动解码。 • 置 0：码流数据还没有正确写入原始码流缓冲区。
30:2	–	–	–
1	R/W	0x0	DATA_LAST • 置 1：当前配置的数据是一个完整解码的最后一笔数据。 • 置 0：当前配置的数据不是一个完整解码的最后一笔数据，当前解码任务完成后需要硬件保持状态，待下笔数据配置后继续完成一个完整解码。
0	R/W	0x0	DATA_FIRST • 置 1：当前配置的数据是一个完整解码的第一笔数据。 • 置 0：当前配置的数据不是一个完整解码的第一笔数据，当前解码任务需要承接前一次的解码继续完成一个完整解码。

10.3.5.3.20. 0x014C PNG_PALETTE_ADDR

默认值：0x00000000			PNG 索引表地址 (PNG Palette Buffet Address)
位域	类型	默认值	描述
31:3	R/W	0x000_0000	PNG 调色板地址的高29bits PNG 调色板空间的大小为 1K 调色板空间的大小为 1K bytes，按照索引顺序排列，包含 A、R、G 和 B 四个通道，总共可以索引 256 色。
2:0	RO	0x00	PNG 调色板地址低 3 bits 固定为 0。

10.3.5.3.21. 0x0160 PNG_CROP_BASE

默认值：0x00000000			PNG CROP 的起始坐标 (Png Crop Base Position)
位域	类型	默认值	描述
31:29	–	–	–
28:16	R/W	0x0	CROP_BASE_X 图片 CROP 输出的起始 X 坐标（以像素为单位）
15:13	–	–	–
12:0	R/W	0x0	CROP_BASE_Y

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PNG CROP 的起始坐标 (Png Crop Base Position)
位域	类型	默认值	描述
			图片 CROP 输出的起始 Y 坐标（以像素为单位）

10.3.5.3.22. 0x0164 PNG_CROP_SIZE

默认值：0x00000000			PNG CROP 的窗口大小 (Png Crop Size)
位域	类型	默认值	描述
31	R/W	0x0	CROP_ENCROP 功能使能
30:29	–	–	–
28:16	R/W	0x0	CROP_SIZE_X 图片 CROP 窗口的宽（以像素为单位）
15:13	–	–	–
12:0	R/W	0x0	CROP_SIZE_Y 图片 CROP 窗口的高（以像素为单位）

10.3.5.4. 图像信息寄存器描述

PICTURE_INFO 寄存器用于配置解码输出或编码输入的图像信息，用于 JPEG 解码和 JPEG 编码。

10.3.5.4.1. 0x600 PICTURE_FORMAT

默认值：0x00000000			图像格式信息 (Picture Format)
位域	类型	默认值	描述
31:20	–	–	–
19:17	R/W	0x0	COLOR_MODE • 0: YUV420 • 1: YUV422 • 2: YUV224 • 3: YUV444 • 4: YUV400 **注：** • JPEG 支持 YUV420、YUV422、YUV224、YUV444、YUV400，不支持 YUV411。 • 如果输出颜色格式为 RGB，COLOR_MODE 需配置为 4 (YUV400)。
16	R/W	0x0	INTERLEAVED • 0: CbCr 分量独立存放 • 1: CbCr 分量交错存放
15:0	R/W	0x0	STRIDE 图像的线宽

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.3.5.4.2. 0x604 PICTURE_SIZE

默认值：0x00000000			图像大小 (Picture Size)
位域	类型	默认值	描述
31:16	R/W	0x0	PIC_X_SIZE 图像宽
15:0	R/W	0x0	PIC_Y_SIZE 图像高 注： 当前解码图像为场格式，需要按照场高度 x2 配置。

10.3.5.4.3. 0x608 PICTURE_LUMA_ADDR

默认值：0x00000000			图像亮度数据地址 (Picture Luma Address)
位域	类型	默认值	描述
31:0	R/W	0x0	LUMA_ADDR 图像亮度分量 DRAM 地址

10.3.5.4.4. 0x60C PICTURE_CB_ADDR

默认值：0x00000000			图像 Cb 分量数据地址 (Picture Cb Address)
位域	类型	默认值	描述
31:0	R/W	0x0	CB_ADDR 图像 Cb 分量 DRAM 地址

10.3.5.4.5. 0x610 PICTURE_CR_ADDR

默认值：0x00000000			图像 Cr 分量数据地址 (Picture Cr Address)
位域	类型	默认值	描述
31:0	R/W	0x0	CR_ADDR 图像 Cr 分量 DRAM 地址

10.3.5.4.6. 0x7FC WRITE_END_REG

默认值：0x00000000			图像信息写完成 (Picture Info Write End)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	WRITE_END 1: 全部图像信息已配置完成

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

提示：

VE 内部采用单口 SRAM 存放图像信息，APB 和 VE 不能同时读写该 SRAM。 默认情况下，可以通过 APB 总线写数据到该 SRAM。 当图像信息配置完成后，需要再配置该寄存器，VE 才能读该 SRAM 中的数据。

10.4. LCD

LCD 模块可将 DE 送过来的 DPI 接口转换为各种屏支持格式。

LCD 支持四种接口模式输出：

- PRGB 接口时序
- SRGB 接口时序
- I8080 接口时序
- SPI 接口时序


10.4.1. 特性说明

- 支持 PRGB/ SRGB/ I8080/ SPI 接口
- 支持八位色深，R/G/B 三组信号可任意交叉，空白区域数据可配置
- 支持 R/G/B 组内数据输出顺序切换
- 支持 PRGB 24/ 18/ 16 bit 模式，最高 120 MHz PIXELCLK
- 支持 SRGB 8/ 6 bit 模式，最高 480x320@60fps
- 支持 I8080 24/ 18/ 16/ 9/ 8 bit 模式，最高 960x540@60fps
- 支持 SPI 3/4-wire 以及 4-sda 模式，最高 480x320@60fps
- 支持 SPI 8/ 24/ 32 read 模式
- PRGB/ SRGB 时钟提供四个相位选择
- I8080 输出支持三种采样方式
- SPI 支持四种采样方式
- I8080/ SPI 支持 64x8bit FIFO
- 支持像素时钟频率最高 120 MHz
- 分辨率及其他规格参考 DE 规格书

10.4.2. 原理框图

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.3. PRGB 接口时序



Vsync 为帧同步信号，表示帧开始。Hsync 为行同步信号，表示行开始。DE 为数据有效使能，表示数据有效，每 1 个 CLK 周期，采样一个像素数据 D[23:0]，以此完成一帧图像的输出显示。

表 10–8 时序描述

Defined	Function
CLK	像素时钟
Vsync	帧同步信号
Hsync	行同步信号
DE	数据有效使能
D[23:0]	像素数据信号
Tclk	时钟周期
Tvertical	列扫描周期
Thorizontal	行扫描周期
VBP	列扫描后肩
VFP	列扫描前肩
VSPW	列同步信号脉宽
HBP	行扫描后肩
HFP	行扫描前肩

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–8 时序描述 (续)

Defined	Function
HSPW	行同步信号脉宽

10.4.3.1. 数据块选择以及并转串功能

由 DE 模块输入的 DI[23:0] 信号进到 FMT 进行格式转换，输出并行 RGB 数据 DP[23:0] 信号，如下图所示。




图 10–16 lcd_prgb

其中 DP[23:0] 每 8 位数据可任意互换输出 R/G/B 信号或者输出用户设置的 data 数据，用于功能调试以及方便 layout 走线， DP[23:0] 再进入到 SER0 转换成串行 RGB 数据 DS[7:0] 信号，如 lcd_srgb 所示。




图 10–17 lcd_srgb

并行信号转串行信号控制方式：

1. DE 模块输入的完整图片 RGB 信号 DI[23:0] 分为以下三组，进入 FMT 转换 DP 输出，用户可自由配置。
   - DI[23:16]
   - DI[15:8]
   - DI[7:0]

   例如 DP[7:0]，可通过配置输出 DI[23:16]、 DI[15:8] 或者 DI[7:0] 的数据。
2. 之后三组 DP 信号进入 SER0 进行并行转串行。

   一个 PCLK 内：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

a. DP[7:0] 的数据在第一个 SCLK cycle 给到 DS[7:0]。

b. DP[15:8] 的数据在第二个 SCLK cycle 给到 DS[7:0]

c. DP[23:16] 的数据在第三个 SCLK cycle 给到 DS[7:0]，以此循环。

注：
无论三组 DP 信号里存着任何的 DI 数据，在并行信号转串行信号过程中均为 DP[7:0]/ DP[15:8]/ DP[23:16] 依次给到 DS[7:0]。

3. 配置下列相关寄存器：

- LCD_CTL
- DATA_SEL
- ODD_DATA
- EVEN_DATA

10.4.3.2. R/ G/ B 组内数据输出顺序切换功能

组内数据顺序切换：


以 8 bits 为单位进行切换，D23–D16/ D15–D8/ D7–D0 三组。

示例 1：D7–D0 组默认输出 D7–D6–D5–D4–D3–D2–D1–D0，可切换成顺序 D0–D1–D2–D3–D4–D5–D6–D7。

关于详细说明，可查看相关配置寄存器DATA_QUT_SEL。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.4. SRGB 接口时序



Vsync 为帧同步信号，表示帧开始。Hsync 为行同步信号，表示行开始。DE 为数据有效使能，表示数据有效，每 1 个 CLK 周期，采样一个像素数据 D[7:0]，每 3 个 CLK 为一个像素数据，以此完成一帧图像的输出显示。

图 10–18 SRGB 接口时序

表 10–9 时序描述

Defined	Function
CLK	像素时钟
Vsync	帧同步信号
Hsync	行同步信号
DE	数据有效使能
D[7:0]	像素数据信号
Tclk	时钟周期
Tvertical	列扫描周期
Thorizontal	行扫描周期
VBP	列扫描后肩
VFP	列扫描前肩
VSPW	列同步信号脉宽
HBP	行扫描后肩

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–9 时序描述 (续)

Defined	Function
HFP	行扫描前肩
HSPW	行同步信号脉宽

10.4.5. I8080 接口时序




图 10–19 I8080 写时序




图 10–20 读时序

I8080 写时序中：

- CS 为片选信号，电平低有效，处于有效期间才可进行读写操作。
- D/C 为 Data 或者 Command 标志信号，D/C 为 0，则表示为 Command。D/C 为 1，则表示 parameter 或者 data 传输。D/C 在一些文档中又称为 RS、D/CX。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- WR 为写控制信号，RD 为读控制信号，WR 与 RD 均为低有效。进行写操作时，RD 需置 1。WR 由 1 变 0 则表示即将进行写操作。WR、RD 在一些文档中又称为 WRX、RDX。
- 进行读操作时，需先发送一个读命令，随后再进行读取数据。读取数据期间 WR 需置 1，RD 由 1 变 0 则表示即将进行读操作。

10.4.6. SPI 接口时序

SPI–8BIT 4 线模式时序图如下：




图 10–21 SPI 4 线写时序




图 10–22 SPI 4 线 8bit 读时序

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–23 SPI 4 线 24bit 读时序




图 10–24 SPI 4 线 32bit 读时序

SPI–9BIT 3 线模式时序图如下：




图 10–25 SPI 3 线写时序

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–26 SPI 3 线 8bit 读时序




图 10–27 SPI 3 线 24bit 读时序




图 10–28 SPI 3 线 32bit 读时序

SPI 4–SDA 模式时序图如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–29 SPI 4–SDA 读写时序




图 10–30 SPI 4–SDA 刷屏时序

图 10–30 : SPI 4–SDA 刷屏时序中：

- CODE1/ CODE2/ CODE3/ COMMAND 由 0x204 QSPI_CODE 寄存器配置。
- CODE1/ CODE2/ CODE3 需在开始刷屏前写入。
- 刷屏时 COMMAND 默认为 0x2c/ 0x3c，可通过寄存器修改。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–31 SPI 4–SDA 带时序信息的刷屏时序

图 10–31 : SPI 4–SDA 带时序信息的刷屏时序中：

- CMD1 即 spi–interface–timingCMD 控制寄存器中的 0x2c，表示帧开始。
- CMD1 即 spi–interface–timingCMD 控制寄存器中的 0x3c，表示行开始。
- 空白行 CS 只需持续 32 个 SCL 周期，输出空白行信息。

注：
空白行以及有效行都需要输出引导码 CODE1/ CODE2/ COMMAND/ CODE3。

3 线 SPI、4 线 SPI 以及 4–SDA SPI 的数据传输格式支持 RGB888、RGB666 和 RGB565，如下所示：

注：
RGB888 转 RGB666 或 RGB565 格式，数据舍弃低位。下列示意图表示不同格式的信号出 pin 排序，比如 RGB666 中的 R5–R0 数据实际上对应 RGB888 中的 R7–R2 数据，依次类推。




图 10–32 RGB888 格式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–33 RGB666 格式




图 10–34 RGB565 格式

10.4.7. LCD 模式切换功能

PRGB 模式兼容五种输出模式，默认为 24 bits，可配置为 18 bits/ 16 bits。

SRGB 模式兼容两种输出模式，默认为 8 bits，可配置为 6 bits。

I8080 模式兼容八种输出模式。

SPI 模式兼容三种输出模式。

相关配置寄存器为 LCD_CTL。

注：
PRGB 模式支持 RGB 组间信号以及组内信号倒序，其余模式不支持。

	PRGB					SRGB						MCU(I8080/6800)														SPI		
MAPPING	0	1	2	3	4	0			1			7	6	5			4	3	2	1			0		0	1	2
BITS/PIXEL	24	18	18	16	16	24			18			24	18	24			24	16	18	24			16		3-wire spi	4-wire spi	qspi
CLKS/PIXEL	1	1	1	1	1	3			3			1	1	3/2			2	1	2	3			2		/	/	/
LCD_D0	B0		B2		B3							B0															
LCD_D1	B1		B3		B4							B1															
LCD_D2	B2		B4		B5							B2															
LCD_D3	B3		B5		B6							B3															
LCD_D4	B4		B6		B7							B4															
LCD_D5	B5		B7		G2							B5															
LCD_D6	B6	B2	G2		G3							B6	B2														
LCD_D7	B7	B3	G3		G4							B7	B3														
LCD_D8	G0	B4	G4	B3	G5							G0	B4	G0	R0	R0	G0	B0	B3								
LCD_D9	G1	B5	G5	B4	G6							G1	B5	G1	R1	R1	G1	B1	B4								
LCD_D10	G2	B6	G6	B5	G7							G2	B6	G2	R2	R2	G2	B2	B5								
LCD_D11	G3	B7	G7	B6	R3							G3	B7	G3	R3	R3	G3	B3	B6								
LCD_D12	G4	G2	R2	B7	R4							G4	G2	G4	R4	R4	G4	B4	B7								
LCD_D13	G5	G3	R3	G2	R5							G5	G3	G5	R5	R5	G5	B5	G2								
LCD_D14	G6	G4	R4	G3	R6							G6	G4	G6	R6	R6	G6	B6	G3								
LCD_D15	G7	G5	R5	G4	R7							G7	G5	G7	R7	R7	G7	B7	G4	G5	B2						
LCD_D16	R0	G6	R6	G5		R0	G0	B0	R2	G2	B2	R0	G6	R0	B0	G0	R0	B0	G5	G6	B3	R0	G0	B0	G5	B3			
LCD_D17	R1	G7	R7	G6		R1	G1	B1	R3	G3	B3	R1	G7	R1	B1	G1	R1	B1	G6	G7	B4	R1	G1	B1	G6	B4			
LCD_D18	R2	R2		G7		R2	G2	B2	R4	G4	B4	R2	R2	R2	B2	G2	R2	B2	G7	R2	B5	R2	G2	B2	G7	B5			
LCD_D19	R3	R3		R3		R3	G3	B3	R5	G5	B5	R3	R3	R3	B3	G3	R3	B3	R3	R3	B6	R3	G3	B3	R3	B6			
LCD_D20	R4	R4		R4		R4	G4	B4	R6	G6	B6	R4	R4	R4	B4	G4	R4	B4	R4	R4	B7	R4	G4	B4	R4	B7	MISO	MISO	SDA0
LCD_D21	R5	R5		R5		R5	G5	B5	R7	G7	B7	R5	R5	R5	B5	G5	R5	B5	R5	R5	G2	R5	G5	B5	R5	G2	MOSI/SDA	MOSI/SDA	SDA1
LCD_D22	R6	R6		R6		R6	G6	B6				R6	R6	R6	B6	G6	R6	B6	R6	R6	G3	R6	G6	B6	R6	G3			SDA2
LCD_D23	R7	R7		R7		R7	G7	B7				R7	R7	R7	B7	G7	R7	B7	R7	R7	G4	R7	G7	B7	R7	G4			SDA3
LCD_DCLK	DCLK	DCLK	DCLK	DCLK	DCLK	DCLK			DCLK			WRX	WRX	WRX			WRX	WRX	WRX	WRX			WRX		SCL	SCL	SCL
LCD_HS	HSYNC	HSYNC	HSYNC	HSYNC	HSYNC	HSYNC			HSYNC			E/RDX	E/RDX	E/RDX			E/RDX	E/RDX	E/RDX	E/RDX			E/RDX				
LCD_VS	VSYNC	VSYNC	VSYNC	VSYNC	VSYNC	VSYNC			VSYNC			CSX	CSX	CSX			CSX	CSX	CSX	CSX			CSX		CS	CS	CS
LCD_DE	DE	DE	DE	DE	DE	DE			DE			D/CX	D/CX	D/CX			D/CX	D/CX	D/CX	D/CX			D/CX		D/CX		

10.4.8. 像素时钟 (pixelclk) 与串行时钟 (sclk) 比例关系

表 10–10 pixelclk 与 sclk 的比例关系

模式	pixelclk : sclk	说明
PRGB	1:2	2 倍频作为时钟相位调节，pixel cycle 为 1:1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–10 pixelclk 与 sclk 的比例关系 (续)

模式	pixelclk : sclk	说明
SRGB	1:6	2 倍频作为时钟相位调节，pixel cycle 为 1:3（24bit 并行转换成 8bit 串行）
I8080_24BIT	1:10	10 倍频作为时钟相位调节，pixel cycle 为 1:1
I8080_18BIT	1:10	10 倍频作为时钟相位调节，pixel cycle 为 1:1
I8080_16BIT_1	1:15	10 倍频作为时钟相位调节，pixel cycle 为 2:3
I8080_16BIT_2	1:20	10 倍频作为时钟相位调节，pixel cycle 为 1:2
I8080_16BIT_3	1:10	10 倍频作为时钟相位调节，pixel cycle 为 1:1
I8080_9BIT	1:20	10 倍频作为时钟相位调节，pixel cycle 为 1:2
I8080_8BIT_1	1:30	10 倍频作为时钟相位调节，pixel cycle 为 1:3
I8080_8BIT_2	1:20	10 倍频作为时钟相位调节，pixel cycle 为 1:2
4 线 SPI rgb888	1:96	4 倍频作为时钟相位调节，pixel cycle 为 1:24（24bit 并行转换成 1bit 串行）
4 线 SPI rgb565	1:64	4 倍频作为时钟相位调节，pixel cycle 为 1:16（16bit 并行转换成 1bit 串行）
3 线 SPI rgb888	1:108	4 倍频作为时钟相位调节，pixel cycle 为 1:27（24bit 并行转换成 1bit 串行，D/C 传输需要消耗 3cycle）
3 线 SPI rgb565	1:72	4 倍频作为时钟相位调节，pixel cycle 为 1:18（16bit 并行转换成 1bit 串行，D/C 传输需要消耗 2cycle）
4SDA SPI rgb888	1:24	4 倍频作为时钟相位调节，pixel cycle 为 1:6（24bit 并行转换成 4bit 串行）
4SDA SPI rgb565	1:16	4 倍频作为时钟相位调节，pixel cycle 为 1:4（16bit 并行转换成 4bit 串行）

10.4.9. 寄存器列表

表 10–11 LCD 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	LCD_CTL	LCD 控制	0x000 LCD_CTL
0x010	RGB_CLK_CTL	RGB 模式时钟控制	0x010 RGB_CLK_CTL
0x020	RGB_DATA_SEL	RGB 模式数据选择	0x020 RGB_DATA_SEL
0x024	RGB_ODD_DATA	RGB 模式奇行数据	0x024 RGB_ODD_DATA
0x028	RGB_EVEN_DATA	RGB 模式偶行数据	0x028 RGB_EVEN_DATA
0x030	RGB_DATA_OUT_SEL	RGB 模式数据输出选择	0x030 RGB_DATA_OUT_SEL
0x034	POL_CFG	RGB 模式信号极性配置	0x034 POL_CFG
0x100	I8080_COMMAND_CTL	I8080 模式命令控制	0x100 I8080_COMMAND_CTL
0x104	I8080_WR_CMD	I8080 模式写命令	0x104 I8080_WR_CMD
0x108	I8080_WR_DATA	I8080 模式写数据	0x108 I8080_WR_DATA
0x10C	I8080_WR_CTL	I8080 模式写控制	0x10C I8080_WR_CTL
0x110	I8080_RD_CTL	I8080 模式读控制	0x110 I8080_RD_CTL
0x114	I8080_RD_DATA	I8080 模式读数据	0x114 I8080_RD_DATA
0x118	I8080_FIFO_DEPTH	I8080 模式 FIFO 深度	0x118 I8080_FIFO_DEPTH
0x11C	I8080_INT_ENABLE	I8080 模式中断使能	0x11C I8080_INT_ENABLE
0x120	I8080_INT_CLR	I8080 模式中断清除	0x120 I8080_INT_CLR
0x124	I8080_STATUS	I8080 模式状态	0x124 I8080_STATUS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–11 LCD 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x128	I8080_SAMPLE_CTL	I8080 模式采样控制	0x128 I8080_SAMPLE_CTL
0x12C	I8080_CMD_DATA_OUT	I8080 模式 CMD 输出配置	0x12C I8080_CMD_DATA_OUT
0x200	SPI_SCL_CFG	SPI 模式串行时钟配置	0x200 SPI_SCL_CFG
0x204	QSPI_CODE	QSPI 模式标志码	0x204 QSPI_CODE
0x208	SPI_COMMAND_CTL	SPI 模式命令控制	0x208 SPI_COMMAND_CTL
0x20C	SPI_WR_CMD	SPI 模式写命令	0x20C SPI_WR_CMD
0x210	SPI_WR_DATA	SPI 模式写数据	0x210 SPI_WR_DATA
0x214	SPI 模式写控制	IDMAC 中断使能	0x214 SPI_WR_CTL
0x218	SPI_RD_CTL	SPI 模式读控制	0x218 SPI_RD_CTL
0x21C	SPI_RD_DATA	SPI 模式读数据	0x21C SPI_RD_DATA
0x220	SPI_FIFO_DEPTH	SPI 模式 FIFO 深度	0x220 SPI_FIFO_DEPTH
0x224	SPI_INT_ENABLE	SPI 模式中断使能	0x224 SPI_INT_ENABLE
0x228	SPI_INT_CLR	SPI 模式中断清除	0x228 SPI_INT_CLR
0x22C	SPI_STATUS	SPI 模式状态	0x22C SPI_STATUS
0x230	SPI_RD_MODE	SPI 模式读模式	0x230 SPI_RD_MODE
0x234	QSPI_MODE	QSPI 模式	0x234 QSPI_MODE
0xFF0	DEBUG_SEL	调试信号选择	0xFF0 DEBUG_SEL
0xFF4	DEBUG	调试	0xFF4 DEBUG
0xFFC	VERSION	版本号	0xFFC VERSION

10.4.10. 寄存器描述

10.4.10.1. 0x000 LCD_CTL

默认值：0x00000000			LCD 控制 (LCD Control)
位域	类型	默认值	描述
31:30	–	–	–
29:28	R/W	0x0	SPI_READ_FORMAT SPI 读数据格式 • 0: 8bit–read • 1: 24bit–read • 2: 32bit–read
27:24	R/W	0x0	SPI_FORMAT SPI 数据格式 • 0: RGB565 • 1: RGB666 • 2: RGB888
23:22	–	–	–
21:20	R/W	0x0	SPI_MODE SPI 模式选择

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			LCD 控制 (LCD Control)
位域	类型	默认值	描述
			• 0: 3 线模式 • 1: 4 线模式 • 2: 4–sda 模式
19:16	R/W	0x0	I8080_MODE I8080 模式选择 • 0: 8bit–RGB565 • 1: 8bit–RGB666 • 2: 9bit–RGB666 • 3: 16bit–RGB666_mode1 • 4: 16bit–RGB666_mode2 • 5: 16bit–RGB565 • 6: 18bit–RGB666 • 7: 24bit–RGB888
15:13	–	–	–
12	R/W	0x0	SRGB_MODE SRGB 模式选择 • 0: 8–bit 模式 • 1: 6–bit 模式
11	–	–	–
10:8	R/W	0x0	PRGB_MODE PRGB 模式选择 • 0: 24bit 模式 • 1: 18bit 模式 1 • 2: 18bit 模式 2 • 3: 16bit 模式 1 • 4: 16bit 模式 2
7:6	–	–	–
5:4	R/W	0x0	LCD_MODE LCD 接口模式选择 • 0: PRGB • 1: SRGB • 2: I8080 • 3: SPI
3:1	–	–	–
0	R/W	0x0	LCD_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			LCD 控制 (LCD Control)
位域	类型	默认值	描述
			模块使能控制 • 0: 模块关闭 • 1: 模块打开 先配置完其他参数，此位最后打开。

10.4.10.2. 0x010 RGB_CLK_CTL

默认值：0x00000000			RGB 模式时钟控制 (RGB Clock Control)
位域	类型	默认值	描述
31:2	–	–	–
1:0	R/W	0x0	CKO_PHASE_SEL pixel 时钟输出相位选择 • 0: 时钟上升沿延后数据 0° 相位 • 1: 时钟上升沿延后数据 90° 相位 • 2: 时钟上升沿延后数据 180° 相位 • 3: 时钟上升沿延后数据 270° 相位

10.4.10.3. 0x020 RGB_DATA_SEL

默认值：0x02100210			RGB 模式数据选择 (RGB Data Select)
位域	类型	默认值	描述
31:26	–	–	–
25:24	R/W	0x2	EVEN _DP2316_SEL 偶数行 DP[23:16] 输出选择 • 0: DI[7:0] Display Engine 模块输入的 DI[7:0] 将被选择为偶数行 DP[23:16] 的输出。 • 1: DI[15:8] Display Engine 模块输入的 DI[15:8] 将被选择为偶数行 DP[23:16] 的输出。 • 2: DI[23:16]，默认值 Display Engine 模块输入的 DI[23:16] 将被选择为偶数行 DP[23:16] 的输出。 • 3: EVEN_DATA[23:16] 偶数行数据寄存器 [23:16] 的内容将被选择为偶数行 DP[23:16] 的输出。 用户可强制输出数据进行调试。此位默认为 2，保持输入输出位一致。
23:22	–	–	–
21:20	R/W	0x1	EVEN _DP1508_SEL 偶数行 DP[15:8] 输出选择 • 0: DI[7:0] Display Engine 模块输入的 DI[7:0] 将被选择为偶数行 DP[15:8] 的输出。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x02100210			RGB 模式数据选择 (RGB Data Select)
位域	类型	默认值	描述
			• 1: DI[15:8]，默认值 Display Engine 模块输入的 DI[15:8] 将被选择为偶数行 DP[15:8] 的输出。 • 2: DI[23:16] Display Engine 模块输入的 DI[23:16] 将被选择为偶数行 DP[15:8] 的输出。 • 3: EVEN_DATA [15:8] 偶数行数据寄存器 [15:8] 的内容将被选择为偶数行 DP[15:8] 的输出。 用户可强制输出数据进行调试。此位默认为 1，保持输入输出位一致。
19:18	–	–	–
17:16	R/W	0x0	EVEN _DP0700_SEL 偶数行 DP[7:0] 输出选择 • 0: DI[7:0]，默认值 Display Engine 模块输入的 DI[7:0] 将被选择为偶数行 DP[7:0] 的输出。 • 1: DI[15:8] Display Engine 模块输入的 DI[15:8] 将被选择为偶数行 DP[7:0] 的输出。 • 2: DI[23:16] Display Engine 模块输入的 DI[23:16] 将被选择为偶数行 DP[7:0] 的输出。 • 3: EVEN_DATA [7:0] 偶数行数据寄存器 [7:0] 的内容将被选择为偶数行 DP[7:0] 的输出。 用户可强制输出数据进行调试。此位默认为 0，保持输入输出位一致。
15:10	–	–	–
9:8	R/W	0x2	ODD_DP2316_SEL 奇数行 DP[23:16] 输出选择 • 0: DI[7:0] Display Engine 模块输入的 DI[7:0] 将被选择为奇数行 DP[23:16] 的输出。 • 1: DI[15:8] Display Engine 模块输入的 DI[15:8] 将被选择为奇数行 [23:16] 的输出。 • 2: DI[23:16]，默认值 Display Engine 模块输入的 DI[23:16] 将被选择为奇数行 [23:16] 的输出。 • 3: ODD_DATA[23:16] 奇数行数据寄存器 [23:16] 的内容将被选择为奇数行 [23:16] 的输出。 用户可强制输出数据进行调试。此位默认为 2，保持输入输出位一致。
7:6	–	–	–
5:4	R/W	0x1	ODD_DP1508_SEL 奇数行 DP[15:8] 输出选择 • 0: DI[7:0] Display Engine 模块输入的 DI[7:0] 将被选择为奇数行 DP[15:8] 的输出。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x02100210			RGB 模式数据选择 (RGB Data Select)
位域	类型	默认值	描述
			• 1: DI[15:8]，默认值 Display Engine 模块输入的 DI[15:8] 将被选择为奇数行 [15:8] 的输出。 • 2: DI[23:16] Display Engine 模块输入的 DI[23:16] 将被选择为奇数行 [15:8] 的输出。 • 3: ODD_DATA [15:8] 奇数行数据寄存器 [15:8] 的内容将被选择为奇数行 [15:8] 的输出。 用户可强制输出数据进行调试。此位默认为 1，保持输入输出位一致。
3:2	–	–	–
1:0	R/W	0x0	ODD_DP0700_SEL 奇数行 DP[7:0] 输出选择 • 0: DI[7:0]，默认值 Display Engine 模块输入的 DI[7:0] 将被选择为奇数行 DP[7:0]的输出。 • 1: DI[15:8] Display Engine 模块输入的 DI[15:8] 将被选择为奇数行[7:0]的输出 • 2: DI[23:16] Display Engine 模块输入的 DI[23:16] 将被选择为奇数行[7:0]的输出 • 3: ODD_DATA [7:0] 奇数行数据寄存器[7:0]的内容将被选择为奇数行[7:0]的输出 用户可强制输出数据进行调试。此位默认为 0，保持输入输出位一致。

10.4.10.4. 0x024 RGB_ODD_DATA

默认值：0x00000000			RGB 模式奇行数据 (RGB Odd Data Select)
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	ODD_DATA[23:16] 若配置 OOD_DP2316_SEL 为 0x3，则使奇数行 DP[23:16] 强制输出。 用户配置此位的数据。
15:8	R/W	0x0	ODD_DATA[15:8] 若配置 OOD_DP1508_SEL 为 0x3，则使奇数行 DP[15:8] 强制输出。 用户配置此位的数据。
7:0	R/W	0x0	ODD_DATA[7:0] 若配置 OOD_DP0700_SEL 为 0x3，则使奇数行 DP[7:0] 强制输出。 用户配置此位的数据。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.10.5. 0x028 RGB_EVEN_DATA

默认值：0x00000000			RGB 模式偶行数据 (RGB Even Data Select)
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	EVEN_DATA[23:16] 若配置 EVEN _DP2316_SEL 为 0x3，则使偶数行 DP[23:16] 强制输出。 用户配置此位的数据。
15:8	R/W	0x0	EVEN _DATA[15:8] 若配置 EVEN _DP1508_SEL 为 0x3，则使偶数行 DP[15:8] 强制输出。 用户配置此位的数据。
7:0	R/W	0x0	EVEN _DATA[7:0] 若配置 EVEN _DP0700_SEL 为 0x3，则使偶数行 DP[7:0] 强制输出。 用户配置此位的数据。

10.4.10.6. 0x030 RGB_DATA_OUT_SEL

默认值：0x00007770			RGB 模式数据输出选择 (RGB Data Output Select)
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x0	DATA[23:16] • 0: 输出低位到高位 D16—D23 • 1: 输出低位到高位 D23—D16
1	R/W	0x0	DATA[15:8] • 0: 输出低位到高位 D8—D15 • 1: 输出低位到高位 D15—D8
0	R/W	0x0	DATA[7:0] • 0: 输出低位到高位 D0—D7 • 1: 输出低位到高位 D7—D0

10.4.10.7. 0x034 POL_CFG

默认值：0x00000000			RGB 模式信号极性配置 (Polarity Configuration)
位域	类型	默认值	描述
31:2	–	–	–
1	R /W	0x0	V_SYNC_POL 垂直同步脉冲极性 • 0: 负极 • 1: 正极
0	R /W	0x0	H_SYNC_POL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RGB 模式信号极性配置 (Polarity Configuration)
位域	类型	默认值	描述
			水平同步脉冲极性 • 0: 负极 • 1: 正极

10.4.10.8. 0x100 I8080_COMMAND_CTL

默认值：0x3c002c00			I8080 模式命令控制 (I8080 Command Control)
位域	类型	默认值	描述
31:24	R/W	0x3c	OTHER_LINE_COMMAND，其他行命令
23:17	–	–	–
16	R/W	0x0	OTHER_LINE_COMMAND_CTL • 0: 其余行刷屏数据自动插入 0x3c 命令 • 1: 替换插入命令，需配置 bit[31:24] 0x3c: write memory continue
15:8	R/W	0x2c	FIRST_LINE_COMMAND 第一行命令
7:1	–	–	–
0	R/W	0x0	FIRST_LINE_COMMAND_CTL • 0: 第一行刷屏数据自动插入 0x2c 命令 • 1: 替换插入命令，需配置 bit[15:8] 0x2c: write memory start

10.4.10.9. 0x104 I8080_WR_CMD

默认值：0x00000000			I8080 模式写命令 (I8080 Write Command)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	WR_CMD 写命令 此字段配置命令，硬件从 WR_CTL 以及 RD_CTL 判断命令是读或者写。

10.4.10.10. 0x108 I8080_WR_DATA

默认值：0x00000000			I8080 模式写数据 (I8080 Write Data)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	WR_DATA 写数据 每次写操作需准备 WR_CMD 以及 WR_DATA，然后配置 WR_CTL 启动写操作。若只有命令无数据，只需要准备 WR_CMD，然后配置 CTL 启动写操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.10.11. 0x10C I8080_WR_CTL

默认值：0x00000000			I8080 模式写控制 (I8080 Write Control)
位域	类型	默认值	描述
31:15	–	–	–
14:8	R/W	0x0	WR_COUNT data 数量 单位：byte
7:1	–	–	–
0	R/W1C	0x0	WR_START 写操作启动 写 1 启动写操作，写完自动清零。

10.4.10.12. 0x110 I8080_RD_CTL

默认值：0x00000000			I8080 模式读控制 (I8080 Read Control)
位域	类型	默认值	描述
31:15	–	–	–
14:8	R/W	0x0	RD_COUNT 读命令读取数据个数，硬件以此字段决定何时结束读操作。 单位：byte
7:1	–	–	–
0	R/W1C	0x0	RD_START 读操作启动 写 1 启动读操作，读完自动清零。

10.4.10.13. 0x114 I8080_RD_DATA

默认值：0x00000000			I8080 模式读数据 (I8080 Read Data)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R	0x0	RD_DATA，读数据

10.4.10.14. 0x118 I8080_FIFO_DEPTH

默认值：0x00000000			I8080 模式 FIFO 深度 (I8080 FIFO Depth)
位域	类型	默认值	描述
31:22	–	–	–
21	R/W1C	0x0	RD_FIFO_FLUSH 写 1 则 RD_FIFO 复位，复位后自动清零。
20	R/W1C	0x0	WR_FIFO_FLUSH 写 1 则 WR_FIFO 复位，复位后自动清零。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I8080 模式 FIFO 深度 (I8080 FIFO Depth)
位域	类型	默认值	描述
19:17	–	–	–
16	R/W	0x0	RD_FIFO_CTL 若接收数据达到 FIFO 阈值，数据仍在接收的 FIFO 行为 • 0: 覆盖 FIFO 中的数据 • 1: 丢弃正在接收的数据 LCD_EN 之前配置。
15	–	–	–
14:8	R	0x0	RD_FIFO_DEPTH 读 FIFO 深度 当前读 FIFO 数据数量 用户在发送一个读命令时，读回来的数据存储在 FIFO 中，需要本寄存器判断 FIFO 的数据量是否符合预期，并且从 FIFO 取走数据时，此字段也更新剩余深度。
7	–	–	–
6:0	R	0x0	WR_FIFO_DEPTH 写 FIFO 深度 当前写 FIFO 数据数量 用户在写操作启动之前，需判断 FIFO 内的数据量是否等于用户即将发送的数量： • 若深度不足，用户可判断是否软件行为的问题。 • 若深度达到预期，则软件可启动读操作。

10.4.10.15. 0x11C I8080_INT_ENABLE

默认值：0x00000000			I8080 模式中断使能 (I8080 Interrupt Enable)
位域	类型	默认值	描述
31:4	–	–	–
3	R/W	0x0	TX_UNDER 发送下溢出中断 • 0：禁止 • 1：使能 写操作时，需要发送 N byte 数据，但 FIFO 内的数据少于 N，则 FIFO 在数据发完后发生下溢出中断。
2	R/W	0x0	TX_OVER 发送上溢出中断 • 0：禁止 • 1：使能 写操作时，FIFO 深度 为 64 bytes，但写入 FIFO 数据大于 64 bytes，则 FIFO 发生上溢出中断。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I8080 模式中断使能 (I8080 Interrupt Enable)
位域	类型	默认值	描述
1	R/W	0x0	RX_UNDER 接收下溢出中断 • 0：禁止 • 1：使能 读操作时，FIFO 内数据为空，但此时用户读取 FIFO 的数据，则发生下溢出中断。
0	R/W	0x0	RX_OVER 接收上溢出中断 • 0：禁止 • 1：使能 读操作时，FIFO 的深度为 64 bytes，但读回的数据大于 64 bytes，则发生上溢出中断。

10.4.10.16. 0x120 I8080_INT_CLR

默认值：0x00000000			I8080 模式中断清除 (I8080 Interrupt Clear)
位域	类型	默认值	描述
31:4	–	–	–
3	R/W1C	0x0	TX_UNDER_CLR 发送下溢出中断 • 0: 未触发 • 1: 触发
2	R/W1C	0x0	TX_OVER_CLR 发送上溢出中断 • 0: 未触发 • 1: 触发
1	R/W1C	0x0	RX_UNDER_CLR 接收下溢出中断 • 0: 未触发 • 1: 触发
0	R/W1C	0x0	RX_OVER_CLR 接收上溢出中断 • 0: 未触发 • 1: 触发

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.10.17. 0x124 I8080_STATUS

默认值：0x00000003			I8080 模式状态 (I8080 Status)
位域	类型	默认值	描述
31:5	–	–	–
4	R	0x0	I8080_IDEL I8080 空闲状态 • 0: I8080 空闲状态 • 1: I8080 非空闲状态
3	R	0x0	RX_FIFO_FULL 接收 FIFO 为满状态 • 0: 接收 FIFO 非满 • 1: 接收 FIFO 为满
2	R	0x0	RX_FIFO_NOT_EMPTY 接收 FIFO 非空状态 • 0: 接收 FIFO 为空 • 1: 接收 FIFO 非空
1	R	0x1	TX_FIFO_EMPTY 发送 FIFO 为空状态 • 0: 发送 FIFO 非空 • 1: 发送 FIFO 为空
0	R	0x1	TX_FIFO_NOT_FULL 发送 FIFO 非满状态 • 0: 发送 FIFO 为满 • 1: 发送 FIFO 非满

10.4.10.18. 0x128 I8080_SAMPLE_CTL

默认值：0x00000010			I8080 模式采样控制 (I8080 Sample Control)
位域	类型	默认值	描述
31:6	–	–	–
5:4	R/W	0x1	WR_SAMPLE_CTL WR 采样选择
3:2	–	–	–
1:0	R/W	0x0	INPUT_SAMPLE_CTL 输入采样位置选择

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000010			I8080 模式采样控制 (I8080 Sample Control)
位域	类型	默认值	描述
			• 0: 正常采样 • 1: 提前采样 • 2: 延迟采样

10.4.10.19. 0x12C I8080_CMD_DATA_OUT

默认值：0x00000000			I8080 模式 CMD 输出配置 (I8080 Command Data Output)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	DATA_OUTCMD_DATA 输出控制 • 0: 8080_WR_DATA 寄存器中的 data 每个 WR 周期从低 8 位输出 • 1: 由 I8080_MODE(LCD_CTL[19:16]) 决定： ◦ 若 I8080_MODE 为 8/9bit，data 从低 8 位输出。 ◦ 若 I8080_MODE 为 16/18bit，data 从低 16 位输出。 ◦ 若 I8080_MODE 为 24bit，data 24 位输出。

10.4.10.20. 0x200 SPI_SCL_CFG

默认值：0x00000003			SPI 模式串行时钟配置 (SPI Serial Clock Configuration)
位域	类型	默认值	描述
31:5	–	–	–
4	R/W	0x0	SCL_CTLSCL 刷屏行为控制 • 0: SCL 在行与行之间暂停 • 1: SCL 在行与行之间连续
3:2	–	–	–
1	R/W	0x1	SCL_PHASE_CFGSCL 相位配置 • 0: 第一个跳变沿采样 • 1: 第二个跳变沿采样
0	R/W	0x1	SCL_POLSCL 极性配置 • 0: 电平 0 为空闲状态 • 1: 电平 1 为空闲状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.10.21. 0x204 QSPI_CODE

默认值：0x00000000			QSPI 模式标志码 (QSPI Code)
位域	类型	默认值	描述
31:17	–	–	–
23:16	R/W	0x0	CODE1，4SDA 标志码
15:8	R/W	0x0	CODE2，4SDA 标志码
7:0	R/W	0x0	CODE3，4SDA 标志码

10.4.10.22. 0x208 SPI_COMMAND_CTL

默认值：0x3c002c00			SPI 模式命令控制 (SPI Command Control)
位域	类型	默认值	描述
31:24	R/W	0x3c	OTHER_LINE_COMMAND，其他行命令
23:17	–	–	–
16	R/W	0x0	OTHER_LINE_COMMAND_CTL • 0: 其余行刷屏数据自动插入 0x3c 命令 • 1: 替换插入命令，需配置 bit[31:24] 0x3c: write memory continue
15:8	R/W	0x2c	FIRST_LINE_COMMAND，第一行命令
7:1	–	–	–
0	R/W	0x0	FIRST_LINE_COMMAND_CTL • 0: 第一行刷屏数据自动插入 0x2c 命令 • 1: 替换插入命令，需配置 bit[15:8] 0x2c: write memory start

10.4.10.23. 0x20C SPI_WR_CMD

默认值：0x00000000			SPI 模式写命令 (SPI Write Command)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	WR_CMD 写命令 此字段配置命令，硬件从 WR_CTL 以及 RD_CTL 判断命令是读或者写。

10.4.10.24. 0x210 SPI_WR_DATA

默认值：0x00000000			SPI 模式写数据 (SPI Write Data)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	WR_DATA 写数据 每次写操作需准备 WR_CMD 以及 WR_DATA，然后配置 WR_CTL 启动写操作。若只有命令无数据，只需要准备 WR_CMD，然后配置 CTL 启动写操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.4.10.25. 0x214 SPI_WR_CTL

默认值：0x00000000			SPI 模式写控制 (SPI Write Control)
位域	类型	默认值	描述
31:15	–	–	–
14:8	R/W	0x0	WR_COUNT data 数量 单位：byte
7:1	–	–	–
0	R/W1C	0x0	WR_START 写操作启动写 1 启动写操作，写完自动清零。

10.4.10.26. 0x218 SPI_RD_CTL

默认值：0x00000000			SPI 模式读控制 (SPI Read Control)
位域	类型	默认值	描述
31:15	–	–	–
14:8	R/W	0x0	RD_COUNT 读命令读取数据个数，硬件以此字段决定何时结束读操作 单位：byte
7:1	–	–	–
0	R/W1C	0x0	RD_START 读操作启动 写 1 启动读操作，读完自动清零。

10.4.10.27. 0x21C SPI_RD_DATA

默认值：0x00000000			SPI 模式读数据 (SPI Read Data)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R	0x0	RD_DATA 读数据

10.4.10.28. 0x220 SPI_FIFO_DEPTH

默认值：0x00000000			SPI 模式 FIFO 深度 (SPI FIFO Depth)
位域	类型	默认值	描述
31:22	–	–	–
21	R/W1C	0x0	RD_FIFO_FLUSH 写 1 则 RD_FIFO 复位，复位后自动清零。
20	R/W1C	0x0	WR_FIFO_FLUSH 写 1 则 WR_FIFO 复位，复位后自动清零。
19:17	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI 模式 FIFO 深度 (SPI FIFO Depth)
位域	类型	默认值	描述
16	R/W	0x0	RD_FIFO_CTL 若接收数据达到 FIFO 阈值，数据仍在接收的 FIFO 行为 • 0: 覆盖 FIFO 中的数据 • 1: 丢弃正在接收的数据 LCD_EN 之前配置。
15	–	–	–
14:8	R	0x0	RD_FIFO_DEPTH 读 FIFO 深度 当前读 FIFO 数据数量 用户在发送一个读命令时，读回的数据在 FIFO 的深度，需要判断数据量是否符合预期，并且从 FIFO 取走数据并未全部取走时，次字段也需更新剩余深度。
7	–	–	–
6:0	R	0x0	WR_FIFO_DEPTH 写 FIFO 深度 当前写 FIFO 数据数量 用户在写操作启动之前，需判断 FIFO 内的数据量是否等于用户即将发送的数量 • 若深度不足，用户可判断是否软件行为的问题。 • 若深度达到预期，则软件可启动读操作。

10.4.10.29. 0x224 SPI_INT_ENABLE

默认值：0x00000000			SPI 模式中断使能 (SPI Interrupt Enable)
位域	类型	默认值	描述
31:4	–	–	–
3	R/W	0x0	TX_UNDER 发送下溢出中断 • 0：禁止 • 1：使能 写操作时，需要发送 N byte 数据，但 FIFO 内的数据少于 N，则 FIFO 在数据发完后发生下溢出中断。
2	R/W	0x0	TX_OVER 发送上溢出中断 • 0：禁止 • 1：使能 写操作时，FIFO 深度 为 64 bytes，但写入 FIFO 数据大于 64 bytes，则 FIFO 发生上溢出中断。
1	R/W	0x0	RX_UNDER

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI 模式中断使能 (SPI Interrupt Enable)
位域	类型	默认值	描述
			接收下溢出中断 • 0：禁止 • 1：使能 读操作时，FIFO 内数据为空，但此时用户读取 FIFO 的数据，则发生下溢出中断
0	R/W	0x0	RX_OVER 接收上溢出中断 • 0：禁止 • 1：使能 读操作时，FIFO 的深度为 64 bytes，但读回的数据大于 64 bytes，则发生上溢出中断。

10.4.10.30. 0x228 SPI_INT_CLR

默认值：0x00000000			SPI 模式中断清除 (SPI Interrupt Clear)
位域	类型	默认值	描述
31:4	–	–	–
3	R/W1C	0x0	TX_UNDER_CLR 发送下溢出中断 • 0: 未触发 • 1: 触发
2	R/W1C	0x0	TX_OVER_CLR 发送上溢出中断 • 0: 未触发 • 1: 触发
1	R/W1C	0x0	RX_UNDER_CLR 接收下溢出中断 • 0: 未触发 • 1: 触发
0	R/W1C	0x0	RX_OVER_CLR 接收上溢出中断 • 0: 未触发 • 1: 触发

10.4.10.31. 0x22C SPI_STATUS

默认值：0x00000003			SPI 模式状态 (SPI Status)
位域	类型	默认值	描述
31:5	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000003			SPI 模式状态 (SPI Status)
位域	类型	默认值	描述
4	R	0x0	SPI_IDELSPI 空闲状态 • 0: SPI 空闲状态 • 1: SPI 非空闲状态
3	R	0x0	RX_FIFO_FULL 接收 FIFO 为满状态 • 0: 接收 FIFO 非满 • 1: 接收 FIFO 为满
2	R	0x0	RX_FIFO_NOT_EMPTY 接收 FIFO 非空状态 • 0: 接收 FIFO 为空 • 1: 接收 FIFO 非空
1	R	0x1	TX_FIFO_EMPTY 发送 FIFO 为空状态 • 0: 发送 FIFO 非空 • 1: 发送 FIFO 为空
0	R	0x1	TX_FIFO_NOT_FULL 发送 FIFO 非满状态 • 0: 发送 FIFO 为满 • 1: 发送 FIFO 非满

10.4.10.32. 0x230 SPI_RD_MODE

默认值：0x00000000			SPI 模式读模式 (SPI Read Mode)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	SPI_RD_MODE SPI 读模式选择，仅三线与四线 SPI 有效 • 0: SDI 与 SDO 独立完成输入输出功能 • 1: SDO 可完成输入输出，弃用 SDI

10.4.10.33. 0x234 QSPI_MODE

默认值：0x00000000			QSPI 模式 (QSPI Mode)
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	CODE1_CFG

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			QSPI 模式 (QSPI Mode)
位域	类型	默认值	描述
			Bit0 配 1 时，本字段为空白行的 CODE1。 配置本字段不影响有效行的 CODE1。
15:8	R/W	0x0	VBP_NUM 空白行数量 Bit0 配 1 时，硬件读取此字段，表示每帧开始后有多少个空白行
7:1	–	–	–
0	R/W	0x0	QSPI_MODE QSPI 刷屏模式选择 • 0: 无时序信息，应用于带 buffer 屏 • 1: 有时序信息

10.4.10.34. 0xFF0 DEBUG_SEL

默认值：0x00000000			调试信号选择 (Debug Select)
位域	类型	默认值	描述
31:3	–	–	–
2:0	R/W	0x0	DEBUG_SEL Debug 选择寄存器 • 0: debug0 • 1: debug1 • 2: debug2 • 3: debug3 • 4: debug4

10.4.10.35. 0xFF4 DEBUG

默认值：0x00000000			调试 (Debug)
位域	类型	默认值	描述
31:0	R/W	0x0	DEBUG Debug 寄存器

10.4.10.36. 0xFFC VERSION

默认值：0x00000101			版本号 (Version)
位域	类型	默认值	描述
31:0	RO	0x00000101	Version 模块版本号 采用 BCD 码显示，V1.1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


10.5. LVDS

LVDS 模块是实现将 DE (Display Engine) 输出的 DPI 接口信号转换为 LVDS 屏标准接口。

10.5.1. 特性说明

- 支持 Single Link 速率
- 支持最高速率 700Mbps
- 支持 VESA 和 JEIDA 模式
- 支持 18bit 和 24bit 数据传输
- 支持 LVDS_0 与 LVDS_1 互换
- 支持 LVDS_D0–LVDS_D3、LVDS_CK 五组差分对信号任意互换
- 支持 LVDS 信号极性选择模式

10.5.2. 原理框图



10.5.3. 功能描述

10.5.3.1. 功能实现

由 DE 模块输入的 DI[23:0]、DE/HS/VS/CK 信号，进到 2C1 处理输出信号选择 DATA[34:0]，这里控制差分输出 LVDS[4:0] 图。DI[23:0]、DE/HS/VS/CK 信号中的差分 CK 信号由寄存器配置，使用默认值即可。

并行信号转换为差分信号格式：需要两个不同时钟控制，串行时钟 SCLK 的频率为并行时钟 PCLK 的 7 倍。

- SCLK 的第一个 cycle，并行信号的 G0/B1/DE/CK6/NA 分别给到 LVDS_D0/ LVDS_D1/ LVDS_D2/ LVDS_CK/ LVDS_D3 的第一位。
- SCLK 的第二个 cycle ，并行信号的 R5/B0/VS/CK5/NA 给到 LVDS_D0/ LVDS_D1/ LVDS_D2/ LVDS_CK/ LVDS_D3 第二位。
- 以此类推进行七个 SCLK cycle 数据转换，等到下一个 PCLK cycle 到达，并行信号同时更新，LVDS 信号按照同样的方式转换。

图 10–35 lvds_format

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.5.3.2. VESA-24 模式时序（也称 NS 模式）

图 10-36 lvds_vesa-24(ns)

10.5.3.3. JEIDA 模式时序

图 10-37 lvds_jeida-24

图 10-38 lvds_jeida-18

其中 R7-R2 对应 6bit 屏信号的 R5-R0。G7-G2 对应 6bit 屏信号的 G5-G0。B7-B2 对应 6bit 屏信号的 B5-B0。

10.5.4. 寄存器列表

表 10-12 LVDS 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	LVDS	LVDS 控制	0x000 LVDS_CTL
0x010	LVDS_CK_CFG	LVDS 时钟配置	0x010 LVDS_CK_CFG
0x020	LVDS_SWAP	LVDS 通道交换	0x020 LVDS_SWAP
0x028	LVDS_POL_CTL	LVDS 通道 0 极性控制	0x028 LVDS_POL_CTL
0x030	LVDS_PHY_CTL	LVDS 通道 0 物理层控制	0x030 LVDS_PHY_CTL
0xFFC	VERSION	版本号	0x0FC VERSION

10.5.5. 寄存器描述

10.5.5.1. 0x000 LVDS_CTL

默认值：0x00000000			LVDS 控制（LVDS Control）
位域	类型	默认值	描述
31:10	–	–	–
9:8	R/W	0x0	LVDS_MODE LVDS 模式 • 0x0: VESA-24 模式（又称 NS 模式） • 0x1: JEIDA -24 模式 • 0x2: JEIDA-18 模式
7:2	–	–	–
1	R/W	0x0	LVDS_SYNC_MODE_EN LVDS 同步前端信号模式 • 0x0: 模式关闭 • 0x1: 模式打开。 模式打开可防止前端给到半帧数据时打开 LVDS 模块，出现显示异常。 功能原理: 前端存在一个帧同步信号，若 LVDS 模块在非同步脉冲位置启动时，则在下一个帧同步脉冲到来时开始传送数据

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			LVDS 控制（LVDS Control）
位域	类型	默认值	描述
0	R/W	0x0	LVDS_EN LVDS 模块使能控制 • 0x0: 模块关闭 • 0x1: 模块打开

10.5.5.2. 0x010 LVDS_CK_CFG

默认值：0x00000063			LVDS 时钟配置（LVDS Clock Configuration）
位域	类型	默认值	描述
31:7	–	–	–
6:0	R/W	0x63	CLK_WAVE 时钟波形寄存器协议规定采用 7b'1100011

10.5.5.3. 0x020 LVDS_SWAP

默认值：0x00043210			LVDS 通道交换（LVDS Swap）
位域	类型	默认值	描述
31:19	–	–	–
18:16	R/W	0x4	LVDS_D3_SEL LVDS_D3 通道输出选择 • 0x0: LVDS_D0 • 0x1: LVDS_D1 • 0x2: LVDS_D2 • 0x3: LVDS_CK • 0x4: LVDS_D3 主要用于解决产品应用电路中输入输出 LVDS 信号交叉，可通过软件控制切换通道避免 layout 绕线。
15	–	–	–
14:12	R/W	0x3	LVDS_CK_SEL LVDS_CK 通道输出选择 • 0x0: LVDS_D0 • 0x1: LVDS_D1 • 0x2: LVDS_D2 • 0x3: LVDS_CK • 0x4: LVDS_D3
11	–	–	–
10:8	R/W	0x2	LVDS_D2_SEL LVDS_D2 通道输出选择

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00043210			LVDS 通道交换（LVDS Swap）
位域	类型	默认值	描述
			• 0x0: LVDS_D0 • 0x1: LVDS_D1 • 0x2: LVDS_D2 • 0x3: LVDS_CK • 0x4: LVDS_D3
7	–	–	–
6:4	R/W	0x1	LVDS_D1_SEL LVDS_D1 通道输出选择 • 0x0: LVDS_D0 • 0x1: LVDS_D1 • 0x2: LVDS_D2 • 0x3: LVDS_CK • 0x4: LVDS_D3
3	–	–	–
2:0	R/W	0x0	LVDS_D0_SEL LVDS_D0 通道输出选择 • 0x0: LVDS_D0 • 0x1: LVDS_D1 • 0x2: LVDS_D2 • 0x3: LVDS_CK • 0x4: LVDS_D3

10.5.5.4. 0x028 LVDS_POL_CTL

默认值：0x00000000			LVDS 通道 0 极性控制（LVDS 0 Polarity Control）
位域	类型	默认值	描述
31:5	–	–	–
4	R/W	0x0	LVDS_D3_POL LVDS_D3 信号极性反相控制 • 0x0: 极性默认状态 • 0x1: 极性反相状态 当极性反相时，差分对信号正负极性互换。主要用于解决产品应用电路中输入输出 LVDS 正负信号接线交叉，可通过软件控制切换模式避免 layout 绕线 **注：** 此信号对应 SEL 通道。若更换，则同时更换，例如 SEL 选择输出 D0，则此位控制 D0 相位
3	R/W	0x0	LVDS_CK_POL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			LVDS 通道 0 极性控制（LVDS 0 Polarity Control）
位域	类型	默认值	描述
			LVDS_CK 信号极性反相控制 • 0x0: 极性默认状态 • 0x1: 极性反相状态 **注：** 此信号对应 LVDS_CK_SEL 通道。
2	R/W	0x0	LVDS_D2_POL • 0x0: 极性默认状态 • 0x1: 极性反相状态 **注：** 此信号对应 LVDS_D2_SEL 通道。
1	R/W	0x0	LVDS_D1_POL LVDS_D1 信号极性反相控制 • 0x0: 极性默认状态 • 0x1: 极性反相状态 **注：** 此信号对应 SEL 通道。
0	R/W	0x0	LVDS_D0_POL LVDS_D0 信号极性反相控制 • 0x0: 极性默认状态 • 0x1: 极性反相状态 **注：** 此信号对应 SEL 通道。

10.5.5.5. 0x030 LVDS_PHY_CTL

默认值：0x0000003A			LVDS 通道 0 物理层控制（LVDS 0 Physical Layer Control）
位域	类型	默认值	描述
31:10	–	–	–
9	R/W	0x0	LVDS LDO 参考电压调节（reg_pwslv）
8	R/W	0x0	LVDS Mbias 参考电压调节(reg_pwsmb)
7	R/W	0x0	LVDS 参考电压/电流使能控制(en_mb) • 0x0: 参考电压/电流禁止 • 0x1: 参考电压/电流使能
6	R/W	0x0	LVDS LDO 使能控制(en_ldo)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x0000003A			LVDS 通道 0 物理层控制（LVDS 0 Physical Layer Control）
位域	类型	默认值	描述
			• 0x0: 1.1V LDO 禁止 • 0x1: 1.1V LDO 使能
5:4	R/W	0x3	LVDS 共模电压选择（reg_v<1:0>） • 0x0: 1.10V • 0x1: 1.19V • 0x2: 1.30V • 0x3: 1.43V
3:2	R/W	0x2	LVDS 输出波形斜率调节控制（reg_pd<1:0>） • 0x0: 0.8 mA • 0x1: 1.0 mA • 0x2: 1.2 mA • 0x3: 1.4 mA 通常使用默认值
1:0	R/W	0x2	LVDS 差模电压调节选择（reg_c<1:0>） • 0x0: 250mV • 0x1: 300mV • 0x2: 350mV • 0x3: 400mV

10.5.5.6. 0x0FC VERSION

默认值：0x00000101			版本号（Version）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version 模块版本号，采用 BCD 码显示，V1.1

10.6. MIPI DSI (MIPI_DSI)

MIPI Display Serial Interface (MIPI DSI) 模块用于实现将 DE 送过来的并行图像数据，转化高性能、低功耗的 DSI 标准接口输出图像数据。


10.6.1. 特性说明

- 兼容 MIPI DSI V1.2 版本，兼容 MIPI D-PHY V1.1 版本
- 可配置为 1/2/3/4 对数据通道，每通道最大支持 1Gbps 速率
- 最大支持 1080P60 及衍生分辨率，支持 Video 和 Command 模式
- Video 模式支持 Non-burst 和 Burst 两种方式

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 支持 RGB888，RGB666，RGB565
- D-PHY 支持 HS-TX，LP-TX，LP-RX，BTA 模式

10.6.2. 原理框图



10.6.3. 功能描述

10.6.3.1. DSI 介绍

图 10-39 : DSI 发送接收接口关系图展示了 DSI 模块的简单接口，即一对时钟信号，可按照应用的不同选择一至四对数据信号：

- 仅 DSI_data0 信号对为双向，其余为单向
- DSI_data0 仅在低速模式 (Low-power mode, LP) 下允许双向。
- DSI 主设备，即 DSI 模块，可进行 LP 发送、LP 接收以及高速模式发送 (High-speed mode, HS)
- DSI 从设备，即显示器，可进行 LP 接收、LP 发送以及 HS 接收。
- DSI 主设备可以发送像素数据或者命令给 DSI 从设备，也可以读取从设备状态或者像素信息，接口遵循 DPI-2 以及 DBI-2。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–39 DSI 发送接收接口关系图

10.6.3.2. DSI 信号电平




图 10–40 DSI 信号电平

从图 10–40 : DSI 信号电平图示中可以看出，DSI 通过驱动电平来决定信号对的状态。

- HS 模式的信号为差分对，高速传输。HS 模式只有 HS–0,HS–1 两种电平状态
- LP 模式则独立驱动两个信号线，低速传输，低功耗。LP 模式有 LP–00、LP–01、LP–10 和 LP–11 四种电平状态。

表 10–13 DSI 电平信号关系表

信号状态	DP（差分对正极）	DN（差分对负极）
HS–0	HS 低	HS 高
HS–1	HS 高	HS 低
LP–00	LP 低	LP 低
LP–01	LP 低	LP 高
LP–10	LP 高	LP 低
LP–11	LP 高	LP 高

10.6.3.3. 数据包结构

DSI 数据包分为长包和短包结构。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. 图 10–41 : 长包结构下，一个长包数据包括 32 位包头，即 8 位 Data ID、16 位 WC、8 位 ECC。0–65535 个字节数据。以及 16 位 checksum，一个长包长度为 6–65541 字节。



图 10–41 长包结构

- SOT – Start of Transmission
- ECC – Error–Correcting Code
- EOT – End of Transmission

2. 图 10–42 : 短包结构下，一个短包数据包括 8 位 ID、2 字节数据，8 位 ECC。




图 10–42 短包结构

其中 图 10–43 : Data ID 组成为：

- VC: Virtual Channel ID
- DT: Data Type




图 10–43 Data ID

10.6.3.4. 多通道数据分配

DSI 根据应用不同使用一至四对数据信号通道。

在 PHY 和更高功能块之间的层可支持多通道操作，在以下不同角色中，该层的功能如下：

- 作为发送者：该层在 N 个通道上分配一系列数据字节，其中每个通道是一个独立的接口。图 10–44 : 数据分配图中，串行数据由 byte0 开始依次从 Lane 0 到 Lane N 分配 。
- 作为接收者：反之。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–44 数据分配

10.6.3.5. Command 模式

Command 模式是指 DSI 主设备采取发送命令和数据的形式控制从设备显示器。具体功能关系如下：

- DSI 从设备显示器存在本地寄存器和压缩或未压缩的帧缓冲器。
- DSI 主设备使用命令模式对寄存器和帧缓冲器进行写入和读取数据。
- DSI 处理器通过向显示器发送命令、参数和数据，间接控制外设显示器的活动。处理器还可以读取显示设备的状态或者帧缓冲器里的内容。

注：

DSI 从设备显示器可以在某些场景应用中关闭 DSI 接口传输减少功耗。

Command 模式操作需要双向接口。与 video 模式相比，command 模式传输视频像素数据没有太多的时序限制，只需 dpivsync_edpiwms 来限制连续的像素流数据。假设数据包长度配置（EDPI CMD 大小寄存器中的 SIZE）为 6 个像素数据，每个像素占 24 位：

1. dpivsync_edpiwms 拉高后，当接收到六个像素数据时，WMS（write memory start，0x2C）命令写入 FIFO。
2. 之后，每六个像素数据都产生一个 WMC（write memory continue,0x3C）命令，直到 dpivsync_edpiwms 拉低
3. 若最后 dpivsync_edpiwms 拉低时像素数据不足六个，则以剩余数据长度发送。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–45 command 模式

10.6.3.6. Video 模式

Video 模式是指 DSI 主设备到 DSI 从设备显示器的传输采取实时像素流的形式进行，包括以下两个模式：

- Burst Mode
- Non–burst Mode：又分为 Sync Pulse 和带 Sync Event 两种

正常操作中，从设备显示器依赖于 DSI 主设备以足够的带宽提供图像数据以避免显示图像中的闪烁或其他可见异常。

Video 模式中数据传输只能用 HS 模式传输。一些 video 模式架构显示器可以包括简单的定时控制器和部分帧缓冲器，用于在待机或低功耗下保持部分屏幕或低分辨率图像模式，因此 DSI 接口可以关闭以减少功耗。

Video 模式传输像素数据存在一定的时序要求，传输数据包中关于时序成分的定义如下：

- VSS：DSI Sync Event Packet，V Sync Start
- VSE：DSI Sync Event Packet，V Sync End
- BLLP：DSI Packet，非像素数据包传输或者 LP 模式传输包括 BTA（Bus Turn Around）操作时间段
- HSS：DSI Sync Event Packet，H Sync Start
- HSA：DSI Blanking Packet，Horizontal Sync Active 或者 LP 模式
- HSE：DSI Sync Event Packet，H Sync End
- HFP：DSI Blanking Packet，Horizontal Front Porch 或者 LP 模式
- HBP：DSI Blanking Packet，Horizontal Back Porch 或者 LP 模式
- RGB：DSI Packet，任意的像素流数据或者空包
- LPM：LP 模式包括 BTA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

注：

- 对于所有的时序，一帧的第一行以 VSS 开始，其他行则以 VSE 或者 HSS 开始。
- 时序同步包（例如 VSS 和 HSS）在时间上的位置是最重要的，因为这直接影响显示面板的视觉效果。

带 Sync Pulse 的 Non-burst Mode：

此模式目标是通过 DSI 串行通信准确地传送 DPI 类型的时序信息，包括匹配的 DPI 像素传输速率，以及同步脉冲等时序的宽度。

因此使用发送同步脉冲的开始和结束的分组来定义同步周期，如下 。

其中相关的 type：VSS(0x01)、VSE(0x11)、HSS(0x21)、HSE(0x31)。显示为 HAS、HBP 和 HFP 的周期由消隐包填充，计算长度以匹配外围显示设备的数据表指定周期，处于这些时间段，DSI 置于 LP-11 状态以节省功耗。




图 10-46 sync pulse 模式

带 Event 的 Mode：

此模式是带 Pulse 模式的简化，仅传输每个同步脉冲的开始，如下 。

从设备显示器可以根据需要将接收的每个同步时序包重新生成同步脉冲。




图 10-47 sync event 模式

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

Burst Mode：

此模式中，像素数据包可以使用时间压缩在较短的时间内完成传输，这可以降低 DSI 的总体功耗，并且为链路上任何方向的其他数据传输提供更大的时间块，如下 。




图 10–48 burst 模式

10.6.3.7. APB Slave Generic Interface

Video 模式以及 command 模式的像素数据通过 eDPI 接口传输，此外 DSI 模块存在 APB GEN 接口传输通用信息，例如应用于显示屏的初始化配置，LP–RX 等。

DSI 模块支持 MIPI 规范的读写命令数据包的传输，这些数据包是使用 APB 寄存器访问构建的。

GEN_PD_CFG 寄存器基于操作有两个不同的功能，当发送命令模式数据包时，写入该寄存器的数据作为有效数据发送。当进行读取操作时，则该寄存器内容为读取数据。

GEN_PH_CFG 寄存器包含命令模式包头类型 (Data Type) 以及头数据字长，写此寄存器则触发数据包的传输，这意味着在长包的传输中，长包数据需提前写进 GEN_PD_CFG。

可通过 GEN 接口传输的有效数据包类型如下：

- Generic Write Short Packet 0 Parameters（0x03）
- Generic Write Short Packet 1 Parameters（0x13）
- Generic Write Short Packet 2 Parameters（0x23）
- Generic Read Short Packet 0 Parameters（0x04）
- Generic Read Short Packet 1 Parameters（0x14）
- Generic Read Short Packet 2 Parameters（0x24）
- Maximum Read Packet Configuration（0x37）
- Generic Long Write Packet（0x29）
- DCS Write Short Packet 0 Parameters（0x05）
- DCS Write Short Packet 1 Parameters（0x15）
- DCS Read Short Packet 0 Parameters（0x06）
- DCS Write Long Packet（0x39）

CMD PKT 状态寄存器显示相关联的 FIFO 状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.3.8. Virtual Channels

使用 channels，当显示器具有不同的 channels 标志时，系统可以同时寻址多个显示器。

当 mode 使用虚拟通道时，可以使用 GEN 接口在传输视频流数据时发出命令，这样就可以通过正在进行的视频流传输中发送命令，寻址不同的虚拟通道，从而启用具有多个显示器的接口。

在 mode 期间，视频流传输具有最大优先级，因此来自 GEN 接口的传输仅在视频流传输中存在可用时间时才进行。

当 mode 使用虚拟通道时，可以使用 GEN 接口在 command mode 传输时发出更多的命令，这也解决了具有不同虚拟通道的多个显示器的问题。

因为在 mode 下，与 mode 相比没有特定的定时要求，所以优先考虑视频流数据包，然后再考虑通用接口数据包。

10.6.4. 编程指南

10.6.4.1. 初始化流程

DSI 初始化流程配置如下 。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–49 DSI 初始化流程

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.5. 寄存器列表

表 10–14 MIPI DSI 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	DSI_CTL	DSI 控制	0x000 DSI_CTL
0x004	CLK_CFG	时钟配置	0x004 CLK_CFG
0x010	DPI_IN_POL	DPI 输入极性	0x010 DPI_IN_POL
0x014	DPI_IN_FMT	DPI 输入格式	0x014 DPI_IN_FMT
0x018	DPI_VC	DPI 虚拟通道	0x018 DPI_VC
0x01C	DPI_LPTX_TIME	DPI LPTX 时间	0x01C DPI_LPTX_TIME
0x020	GEN_PH_CFG	数据包头配置	0x020 GEN_PH_CFG
0x024	GEN_PD_CFG	数据包配置	0x024 GEN_PD_CFG
0x028	GEN_VC_RX	虚拟通道 ID 读取	0x028 GEN_VC_RX
0x030	VID_MODE_CFG	视频模式配置	0x030 VID_MODE_CFG
0x034	VID_PKG_SIZE	视频数据包大小	0x034 VID_PKG_SIZE
0x038	VID_CHK_NUM	视频模式 Chunk 数量	0x038 VID_CHK_NUM
0x03C	VID_NULL_SIZE	视频模式 Null 数量	0x03C VID_NULL_SIZE
0x040	VID_HINACT_TIME	视频模式水平无效时间	0x040 VID_HINACT_TIME
0x044	VID_HT_TIME	视频模式水平时间	0x044 VID_HT_TIME
0x048	VID_VBLANK_LINE	视频模式垂直空白行数	0x048 VID_VBLANK_LINE
0x04C	VID_VACT_LINE	视频模式垂直有效行数	0x04C VID_VACT_LINE
0x050	CMD_MODE_CFG	命令模式配置	0x050 CMD_MODE_CFG
0x054	EDPI_CMD_SIZE	EDPI 命令包大小	0x054 EDPI_CMD_SIZE
0x058	CMD_PKG_STA	命令包状态	0x058 CMD_PKG_STA
0x060	IRQ_EN1	中断使能 1	0x060 IRQ_EN1
0x064	IRQ_EN2	中断使能 2	0x064 IRQ_EN2
0x068	IRQ_STA1	中断状态 1	0x068 IRQ_STA1
0x06C	IRQ_STA2	中断状态 2	0x06C IRQ_STA2
0x070	TO_CNT_CFG	超时计数器配置	0x070 TO_CNT_CFG
0x074	TO_RD	读超时	0x074 TO_RD
0x078	TO_WR	写超时	0x078 TO_WR
0x07C	TO_BTA	总线交换超时	0x07C TO_BTA
0x080	PHY_CFG	物理层配置	0x080 PHY_CFG
0x084	PHY_STA	物理层状态	0x084 PHY_STA
0x088	PHY_CLK_TIME	物理层时钟通道时间	0x088 PHY_CLK_TIME
0x08C	PHY_DATA_TIME	物理层数据通道时间	0x08C PHY_DATA_TIME
0x090	PHY_RD_TIME	物理层读时间	0x090 PHY_RD_TIME
0x400	DPI_IF_CFG	DPI 接口配置	0x400 DPI_IF_CFG
0x410	LANE_CFG	通道配置	0x410 LANE_CFG
0x500	ANA_CFG1	模拟配置 1	0x500 ANA_CFG1
0x504	ANA_CFG2	模拟配置 2	0x504 ANA_CFG2
0x508	ANA_CFG3	模拟配置 3	0x508 ANA_CFG3
0x50C	ANA_CFG4	模拟配置 4	0x50C ANA_CFG4

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–14 MIPI DSI 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0xFC	VERSION	版本号	0xFC VERSION

10.6.6. 寄存器描述

10.6.6.1. 0x000 DSI_CTL

默认值：0x00000002			DSI 控制（DSI Control）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	CRC_RX_EN 接收检查 CRC 使能 • 0: 关闭 • 1: 打开
6	R/W	0x0	ECC_RX_EN 接收检查 ECC 使能 • 0: 关闭 • 1: 打开
5	R/W	0x0	BTA_EN BTA 发送使能 • 0: 关闭 • 1: 打开
4	R/W	0x0	EOTP_RX_EN HS 结束接收 EOTP 使能 • 0: 关闭 • 1: 打开
3	R/W	0x0	EOTP_TX_EN HS 结束发送 EOTP 使能 • 0: 关闭 • 1: 打开
2	–	–	–
1	R/W	0x1	DSI_MODE DSI 模式 • 0: Video 模式 • 1: Command 模式
0	R/W	0x0	DSI_EN DSI 模块使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			DSI 控制（DSI Control）
位域	类型	默认值	描述
			• 0: 关闭 • 1: 打开

10.6.6.2. 0x004 CLK_CFG

默认值：0x00000000			时钟配置（Clock Configuration）
位域	类型	默认值	描述
31:16	–	–	–
15:8	R/W	0x0	TO_CLK_DIV 超时时钟除频 本字段表示 HS 转 LP 和 LP 转 HS 错误配置时，用作定时单元的超时时钟除数因子 TO_CLK =HS_CLK_D8 / DIV，DIV 配置为 0 时，除频为 1 注：HS_CLK_D8 即 HS_CLK/8
7:0	R/W	0x0	LP_CLK_DIV LP 时钟除频 LP_CLK = HS_CLK_D8 / DIV，DIV 配置为 0 时，除频为 1 其中除频值为 1 时，LP 停止产生时钟，因此此位建议配置大于等于 2

10.6.6.3. 0x010 DPI_IN_POL

默认值：0x00000000			DPI 输入极性（DPI IN Polarity）
位域	类型	默认值	描述
31:5	–	–	–
4	R/W	0x0	COLORM_POL COLORM 极性 • 0: 高有效 • 1: 低有效
3	R/W	0x0	SHUTDOWN_POL SHUTDOWN 极性 • 0: 高有效 • 1: 低有效
2	R/W	0x0	HSYNC_POL HSYNC 极性 • 0: 高有效 • 1: 低有效
1	R/W	0x0	VSYNC_POL VSYNC 极性 • 0: 高有效 • 1: 低有效

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DPI 输入极性（DPI IN Polarity）
位域	类型	默认值	描述
0	R/W	0x0	DE_POL DE 极性 • 0: 高有效 • 1: 低有效

10.6.6.4. 0x014 DPI_IN_FMT

默认值：0x00000000			DPI 输入格式（DPI IN Format）
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	LOOSELY 18 Loosely 18bit 模式使能关闭打开
7:4	–	–	–
3:0	R/W	0x0	DPI_DT DPI 数据类型 • 0: 16 位格式（RGB565） • 3: 18 位格式（RGB666） • 5: 24 位格式（RGB888） • 1、2、4、6~15：预留

10.6.6.5. 0x018 DPI_VC

默认值：0x00000000			DPI 虚拟通道（DPI Virtual Channel）
位域	类型	默认值	描述
31:2	–	–	–
1:0	R/W	0x0	DPI_VC DPI 虚拟通道 本字段配置为索引到数据包的 DPI 虚拟通道 ID

10.6.6.6. 0x01C DPI_LPTX_TIME

默认值：0x00000000			DPI LPTX 时间（DPI_LPTX_TIME）
位域	类型	默认值	描述
31:25	–	–	–
24:16	R/W	0x0	OUTVACT_LPTX_TIME 非 VACT 区域允许 LPTX 最大时间 本字段用于 LP 命令，定义再 VSA、VBP 以及 VFP 区域中可以容纳一行中的最大数据包的大小（字节为单位）
15:8	–	–	–
7:0	R/W	0x0	INVACT_LPTX_TIME

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DPI LPTX 时间（DPI_LPTX_TIME）
位域	类型	默认值	描述
			VACT 区域允许 LPTX 最大时间 本字段用于 LP 命令，定义再 VACT 区域中可以容纳一行中的最大 | 数据包的大小（字节为单位）

10.6.6.7. 0x020 GEN_PH_CFG

默认值：0x00000000			数据包头配置（General Packet Header Configuration）
位域	类型	默认值	描述
31:24	–	–	–
23:8	R/W	0x0	GEN_WC GEN 写计数
7:6	R/W	0x0	GEN_VC GEN 虚拟通道 ID
5:0	R/W	0x0	GEN_DT GEN 数据类型 **注：** 写该寄存器发起一次 GEN 发送操作，因此发送内容先写入 | GEN_PD，再配置此寄存器

10.6.6.8. 0x024 GEN_PD_CFG

默认值：0x00000000			数据包配置（General Packet Data Configuration）
位域	类型	默认值	描述
31:0	R/W	0x0	GEN_PD GEN 数据内容 **注：** 写该寄存器即将需要发送内容写到 GEN_FIFO 中，LP_RX 的数据也会接收到本字段。

10.6.6.9. 0x028 GEN_VC_RX

默认值：0x00000000			虚拟通道 ID 读取（General Vitural Channel Receive）
位域	类型	默认值	描述
31:2	–	–	–
1:0	R/W	0x0	GEN_VC_RX GEN 接口读回虚拟通道标志 ID

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.6.10. 0x030 VID_MODE_CFG

默认值：0x00000000			视频模式配置（Video Mode Configuration）
位域	类型	默认值	描述
31:25	–	–	–
24	R/W	0x0	TEST_PATTERN_DIR 测试图案方向 • 0: 垂直 • 1: 水平
23:21	–	–	–
20	R/W	0x0	TEST_PATTERN_MODE 测试图案模式 • 0: 彩条 • 1: 误码率（只支持垂直模式）
19:17	–	–	–
16	R/W	0x0	TEST_PATTERN_EN 测试图案使能 • 0: 关闭 • 1: 打开
15	R/W	0x0	CMD_LPTX_FORCE 命令强制 LPTX • 0: 关闭 • 1: 打开。设为 1，则 command 传输只允许在 LP 模式。
14	R/W	0x0	FRAME_BTA_ACK_EN 每帧 BTA 应答使能 • 0: 关闭 • 1: 打开
13:8	R/W	0x0	LP_EN 区域 LP 使能 • 0: 保持 HS 模式 • 1: 变成 LP 模式 注意每位代表一个区域 • BIT13: LP_EN_HFP • BIT12: LP_EN_HBP • BIT11: LP_EN_VACT • BIT10: LP_EN_VFP • BIT9: LP_EN_VBP • BIT8: LP_EN_VSA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			视频模式配置（Video Mode Configuration）
位域	类型	默认值	描述
			当设置为 1，则允许此区域返回 LP 状态。
7:2	–	–	–
1:0	R/W	0x0	VID_MODE_TYPE Video 模式类型 • 0: Non-burst with sync pulses • 1: Non-burst with sync events • 2~3: Burst mode

10.6.6.11. 0x034 VID_PKG_SIZE

默认值：0x00000000			视频数据包大小（Video Packet Size）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x0	VID_PKG_SIZE 视频包大小注意 18-bit not loosely 模式，需要配置为 4 的倍数

10.6.6.12. 0x038 VID_CHK_NUM

默认值：0x00000000			视频模式 Chunk 数量（Video Chunk Number）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0	VID_CHK_NUM 视频包块数量 本字段表示在行周期期间要传输的 chunk 的数量（一个 chunk 由一个视频数据包和一个空包组成）。 设置为 0 或 1，视频数据仍以行数据为单个数据包传输。 若 SIZE 大于 0 且此为设为 1，则表示这是一个 chunk，行数据包接着一个空包。 此外，多个 chunk 是用于传输视频中的行数据。实际使用，建议配置为 1

10.6.6.13. 0x03C VID_NULL_SIZE

默认值：0x00000000			视频模式 Null 数量（Video Null Number）
位域	类型	默认值	描述
31:13	–	–	–
12:0	R/W	0x0	VID_NULL_SIZE 空包大小，字节为单位实际使用，建议配置为 0

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.6.14. 0x040 VID_HINACT_TIME

默认值：0x00000000			视频模式水平无效时间（Video Horizonal Inactive Time）
位域	类型	默认值	描述
31:28	–	–	–
27:16	R/W	0x0	VID_HBP_TIME HBP 时间 该时间是以 D8 为单位
15:12	–	–	–
11:0	R/W	0x0	VID_HSA_TIME HSYNC 时间 该时间是以 D8 为单位

10.6.6.15. 0x044 VID_HT_TIME

默认值：0x00000000			视频模式水平时间（Video Horizonal Time）
位域	类型	默认值	描述
31:15	–	–	–
14:0	R/W	0x0	VID_HT_TIME 行总时间 HT=HSA+HBP+HACT+HFP 该时间是以 HS_CLK_D8 为单位

10.6.6.16. 0x048 VID_VBLANK_LINE

默认值：0x00000000			视频模式垂直空白行数（Video Vertical Blank Line）
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x0	VID_VFP_TIME VFP 行数
15:10	–	–	–
9:0	R/W	0x0	VID_VBP_TIME VBP 行数

10.6.6.17. 0x04C VID_VACT_LINE

默认值：0x00000000			视频模式垂直有效行数（Video Vertical Active Line）
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x0	VID_VSA_LINE VSA 行数
15:14	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			视频模式垂直有效行数（Video Vertical Active Line）
位域	类型	默认值	描述
13:0	R/W	0x0	VID_VACT_TIME VACT 行数

10.6.6.18. 0x050 CMD_MODE_CFG

默认值：0x00000000			命令模式配置（Command Mode Configuration）
位域	类型	默认值	描述
31:25	–	–	–
24:8	R/W	0x0	PKG_TX_MODE 包发送模式 • 0: HS • 1: LP 注意每位对应一种包控制 • BIT24: MAX_RD_PKG_SIZE • BIT23~20: 保留 • BIT19: DCS_LW • BIT18: DCS_SR_0P • BIT17: DCS_SW_1P • BIT16: DCS_SW_0P • BIT15: 保留 • BIT14: GEN_LW • BIT13: GEN_SR_2P • BIT12: GEN_SR_1P • BIT11: GEN_SR_0P • BIT10: GEN_SW_2P • BIT9: GEN_SW_1P • BIT8: GEN_SW_0P
7:2	–	–	–
1	R/W	0x0	ACK_REQ_EN 传输应答使能，配置为 1 时，每次传输完成后发起应用请求 • 0: 关闭 • 1: 打开
0	R/W	0x0	TE_EN TE 使能 • 0: 关闭 • 1: 打开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.6.19. 0x054 EDPI_CMD_SIZE

默认值：0x00000000			EDPI 命令包大小（EDPI Command Size）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	EDPI_CMD_SIZE EDPI CMD 模式包大小 本字段表示 mode 数据包允许的最大大小注意该大小是以像素为单位最大值为 512

10.6.6.20. 0x058 CMD_PKG_STA

默认值：0x0000000A			命令包状态（Command Packet Status）
位域	类型	默认值	描述
31:7	–	–	–
6	RO	0x0	GEN_RD_CMD_BUSY GEN 读命令进行中
5	RO	0x0	GEN_PLD_R_FULL GEN PLD 读 FIFO 为满
4	RO	0x1	GEN_PLD_R_EMPTY GEN PLD 读 FIFO 为空
3	RO	0x0	GEN_PLD_W_FULL GEN PLD 写 FIFO 为满
2	RO	0x1	GEN_PLD_W_EMPTY GEN PLD 写 FIFO 为空
1	RO	0x0	GEN_CMD_FULL GEN CMD FIFO 为满
0	RO	0x1	GEN_CMD_EMPTY GEN CMD FIFO 为空

10.6.6.21. 0x060 IRQ_EN1

默认值：0x00000000			中断使能 1（Interrupt Enable 1）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W	0x0	PHY_ERR_EN PHY 错误中断使能，该错误只检查 DATA0 • 0: 无中断 • 1: 有中断每位代表一种错误 具体定义如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断使能 1（Interrupt Enable 1）
位域	类型	默认值	描述
			• BIT20: ErrContention LP1 • BIT19: ErrContention LP0 • BIT18: ErrControl • BIT17: ErrSyncEsc LPDT • BIT16: ErrEsc escape entry
15:0	R/W	0x0	ACK_ERR_EN 应答错误中断使能 • 0: 无中断 • 1: 有中断 每位代表一个应答错误，具体定义如下 • BIT15: DSI Protocol Violation • BIT14: Reserved • BIT13: Invalid Transmission Length • BIT12: DSI VC ID Invalid • BIT11: DSI Data Type Not Recognized • BIT10: Checksum Error (Long packet only) • BIT9: ECC Error, multi-bit (detected, not corrected) • BIT8: ECC Error, single-bit (detected and corrected) • BIT7: Contention Detected • BIT6: False Control Error • BIT5: Peripheral Timeout Error • BIT4: Low-Power Transmit Sync Error • BIT3: Escape Mode Entry Command Error • BIT2: EoT Sync Error • BIT1: SoT Sync Error • BIT0: SoT Error

10.6.6.22. 0x064 IRQ_EN2

默认值：0x00000000			中断使能 2（Interrupt Enable 2）
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0	GEN_PLDRD_OV_EN GEN PLD READ FIFO 上溢出中断使能 • 0: 无中断 • 1: 有中断
11	R/W	0x0	GEN_PLDRD_UD_EN GEN PLD READ FIFO 下溢出中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断使能 2（Interrupt Enable 2）
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
10	R/W	0x0	GEN_PLDSEND_UD_EN GEN PLD SEND FIFO 下溢出中断使能 • 0: 无中断 • 1: 有中断
9	R/W	0x0	GEN_PLD_OV_EN GEN PLD FIFO 上溢出中断使能 • 0: 无中断 • 1: 有中断
8	R/W	0x0	GEN_CMD_OV_EN GEN CMD FIFO 上溢出中断使能 • 0: 无中断 • 1: 有中断
7	R/W	0x0	DPI_FIFO_OV_EN DPI FIFO 上溢出中断使能 • 0: 无中断 • 1: 有中断
6	R/W	0x0	EOPT_ERR_EN EOPT 未接收中断使能 • 0: 无中断 • 1: 有中断
5	R/W	0x0	PSIZE_ERR_EN 接收包大小错误中断使能 • 0: 无中断 • 1: 有中断
4	R/W	0x0	CRC_ERR_EN 接收包 CRC 错误中断使能 • 0: 无中断 • 1: 有中断
3	R/W	0x0	ECC_MERR_EN 接收包 ECC 多个位错误中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断使能 2（Interrupt Enable 2）
位域	类型	默认值	描述
			• 0: 无中断 • 1: 有中断
2	R/W	0x0	ECC_SERR_EN 接收包 ECC 单个位错误中断使能 • 0: 无中断 • 1: 有中断
1	R/W	0x0	TO_LPRX_EN LPRX 超时中断使能 • 0: 无中断 • 1: 有中断
0	R/W	0x0	TO_HSTX_EN HSTX 超时中断使能 • 0: 无中断 • 1: 有中断

10.6.6.23. 0x068 IRQ_STA1

默认值：0x00000000			中断状态 1（Interrupt Status 1）
位域	类型	默认值	描述
31:21	–	–	–
20:16	R/W1C	0x0	PHY_ERR_STA PHY 错误中断状态，该错误只检查 DATA0 • 0: 无中断 1: 有中断 每位代表一种错误，具体定义如下： • BIT20: ErrContention LP1 • BIT19: ErrContention LP0 • BIT18: ErrControl • BIT17: ErrSyncEsc LPDT • BIT16: ErrEsc escape entry
15:0	R/W1C	0x0	ACK_ERR_STA 应答错误中断状态 • 0: 无中断 • 1: 有中断 每位代表一个应答错误，具体定义如下： • BIT15: DSI Protocol Violation • BIT14: Reserved

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态 1（Interrupt Status 1）
位域	类型	默认值	描述
			• BIT13: Invalid Transmission Length • BIT12: DSI VC ID Invalid • BIT11: DSI Data Type Not Recognized • BIT10: Checksum Error (Long packet only) • BIT9: ECC Error, multi-bit (detected, not corrected)BIT8: ECC Error, single-bit (detected and corrected) • BIT7: Contention Detected • BIT6: False Control Error • BIT5: Peripheral Timeout Error • BIT4: Low-Power Transmit Sync Error • BIT3: Escape Mode Entry Command Error • BIT2: EoT Sync Error • BIT1: SoT Sync Error • BIT0: SoT Error

10.6.6.24. 0x06C IRQ_STA2

默认值：0x00000000			中断状态 2（Interrupt Status 2）
位域	类型	默认值	描述
31:13	–	–	–
12	R/W1C	0x0	GEN_PLDRD_OV_STA GEN PLD READ FIFO 上溢出中断状态 • 0：无中断 • 1：有中断
11	R/W1C	0x0	GEN_PLDRD_UD_STA GEN PLD READ FIFO 下溢出中断状态 • 0：无中断 • 1：有中断
10	R/W1C	0x0	GEN_PLDSEND_UD_STA GEN PLD SEND FIFO 下溢出中断状态 • 0：无中断 • 1：有中断
9	R/W1C	0x0	GEN_PLD_OV_STA GEN PLD FIFO 上溢出中断状态 • 0：无中断 • 1：有中断
8	R/W1C	0x0	GEN_CMD_OV_STA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态 2（Interrupt Status 2）
位域	类型	默认值	描述
			GEN CMD FIFO 上溢出中断状态 • 0：无中断 • 1：有中断
7	R/W1C	0x0	DPI_FIFO_OV_STA DPI FIFO 上溢出中断状态 • 0：无中断 • 1：有中断
6	R/W1C	0x0	EOPT_ERR_STA EOPT 未接收中断状态 • 0：无中断 • 1：有中断
5	R/W1C	0x0	PSIZE_ERR_STA 接收包大小错误中断状态 • 0：无中断 • 1：有中断
4	R/W1C	0x0	CRC_ERR_STA 接收包 CRC 错误中断状态 • 0：无中断 • 1：有中断
3	R/W1C	0x0	ECC_MERR_STA 接收包 ECC 多个位错误中断状态 • 0：无中断 • 1：有中断
2	R/W1C	0x0	ECC_SERR_STA 接收包 ECC 单个位错误中断状态 • 0：无中断 • 1：有中断
1	R/W1C	0x0	TO_LPRX_STA LPRX 超时中断状态 • 0：无中断 • 1：有中断
0	R/W1C	0x0	TO_HSTX_STA HSTX 超时中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态 2（Interrupt Status 2）
位域	类型	默认值	描述
			• 0：无中断 • 1：有中断

10.6.6.25. 0x070 TO_CNT_CFG

默认值：0x00000000			超时计数器配置（Timeout Count Configuration）
位域	类型	默认值	描述
31:16	R/W	0x0	HSTX_TO_CNT HSTX 超时计数值 本字段用于配置 HS 传输超时触发阈值 如果使用 burst 模式，并且在一行数据传输完成到下一行的 HSYNC 没有足够的时间从 HS 切换到 LP 再切换 HS，则 DSI 只能每帧返回 LP 一次，因此需配置满足以下公式：HSTX_TO_CNT*HS_CLK_D8_period*TO_CLK_DIV >=一帧数据传输时间*（1+10%） 如果使用 burst 模式，RGB 像素数据包经过时间压缩，在扫描行中留下更多的时间。因此如果在 burst 模式下并且在一行数据传输完成到下一行的 HSYNC 有足够的时间从 HS 切换到 LP 再切换 HS，则可在此段时间内切换成 LP 状态节省功耗。此时应满足以下公式：HSTX_TO_CNT*HS_CLK_D8_period*TO_CLK_DIV >=一行数据传输时间*（1+10%） 注意 CNT 计数以 TO_CLK 周期为单位计数
15:0	R/W	0x0	LPRX_TO_CNT LPRX 超时计数值 本字段用于配置 LP 接收超时触发阈值 该计数以 CLK 周期为单位计数

10.6.6.26. 0x074 TO_RD

默认值：0x00000000			读超时（Timeout Read）
位域	类型	默认值	描述
31:16	R/W	0x0	HS_RD_TO_CNT HS_RD 超时计数值 本字段设置 DSI 在发送 HS 读取操作后保持链路静止的时间，从 PHY 进入 LP11 状态并且无中断时开始计数 该计数以 D8 周期为单位计数
15:0	R/W	0x0	LP_RD_TO_CNT HS_RD 超时计数值 本字段设置 DSI 在发送 LP 读取操作后保持链路静止的时间，从 PHY 进入 LP11 状态并且无中断时开始计数 该计数以 D8 周期为单位计数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.6.27. 0x078 TO_WR

默认值：0x00000000			写超时（Timeout Write）
位域	类型	默认值	描述
31:16	R/W	0x0	HS_WR_TO_CNT LPRX 超时计数值本字段设置 DSI 在发送 HS 写入操作后保持链路静止的时间，从 PHY 进入 LP11 状态并且无中断时开始计数该计数以 CLK 周期为单位计数
15:0	R/W	0x0	LP_WR_TO_CNT LP_WR 超时计数值 本字段设置 DSI 在发送 LP 写入操作后保持链路静止的时间，从 PHY 进入 LP11 状态并且无中断时开始计数 该计数以 D8 周期为单位计数

10.6.6.28. 0x07C TO_BTA

默认值：0x00000000			总线交换超时（Timeout Bus Turn Around）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	BTA_TO_CNT LP_WR 超时计数值 本字段设置 DSI 在完成 BTA 操作后保持链路静止的时间，从 PHY 进入 LP11 状态并且无中断时开始计数 该计数以 D8 周期为单位计数

10.6.6.29. 0x080 PHY_CFG

默认值：0x00000003			物理层配置（Physical Layer Configuration）
位域	类型	默认值	描述
31:16	–	–	–
15:8	R/W	0x0	PHY_LP11_TIME PHY LP11 最小时间 表示在停止状态请求 HS 传输的最小等待时间
7	R/W	0x0	PHY_PLL_FORCE PHY PLL 强制打开 • 0: 关闭 • 1: 打开
6	R/W	0x0	PHY_CLK_EN PHY 时钟使能 • 0: 关闭 • 1: 打开
5	R/W	0x0	PHY_RSTN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000003			物理层配置（Physical Layer Configuration）
位域	类型	默认值	描述
			PHY 复位 • 0: 复位状态 • 1: 工作状态
4	R/W	0x0	PHY_SHUTDOWNZ PHY 关闭 • 0: PHY 关闭状态 • 1: PHY 工作状态
3	R/W	0x0	AUTO_CLK_EN 自动时钟控制使能 • 0: 关闭 • 1: 打开 设为 1 时，在时间允许时自动停止在时钟通道中提供时钟
2	R/W	0x0	PHY_HSCLK_REQ PHY HS 时钟请求 写该位时，控制到给 PHY 的 PPI 信号，发送 HSCLK 请求。 该位用于时钟非连续模式对时钟控制产生 LP 和 HS 切换
1:0	R/W	0x3	DATA_LANES_NUM 数据通路数量 • 0: 1 LANE（lane 0） • 1: 2 LANE（lane 0~1） • 2: 3 LANE（lane 0~2） • 3: 4 LANE（lane 0~3）

10.6.6.30. 0x084 PHY_STA

默认值：0x00001540			物理层状态（Physical Layer Status）
位域	类型	默认值	描述
31:0	RO	0x1540	PHY_SIGNAL_STATUS PHY 信号状态 • 0: 低电平 • 1: 高电平 每位代表一个信号，具体定义如下： • BIT31:13: 预留 • BIT12: ULPS_ACTIVE_NOT_3 • BIT11: STOP_STATE_3 • BIT10: ULPS_ACTIVE_NOT_2

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001540			物理层状态（Physical Layer Status）
位域	类型	默认值	描述
			• BIT9: STOP_STATE_2 • BIT8: ULPS_ACTIVE_NOT_1 • BIT7: STOP_STATE_1 • BIT6: RXULPS_ESC_0 • BIT5: ULPS_ACTIVE_NOT_0 • BIT4: STOP_STATE_0 • BIT3: ULPS_ACTIVE_NOT_C • BIT2: STOP_STATE_C • BIT1: PHY_DIRECTION • BIT0: PHY_LOCK

10.6.6.31. 0x088 PHY_CLK_TIME

默认值：0x00000000			物理层时钟通道时间（Physical Layer Clock Time）
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x0	CLK_HS2LP_TIME 时钟通道 HS 切 LP 时间 该计数以 D8 周期为单位计数
15:10	–	–	–
9:0	R/W	0x0	CLK_LP2HS_TIME 时钟通道 LP 切 HS 时间 该计数以 D8 周期为单位计数

10.6.6.32. 0x08C PHY_DATA_TIME

默认值：0x00000000			物理层数据通道时间（Physical Layer Data Time）
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x0	DATA_HS2LP_TIME 数据通道 HS 切 LP 最长时间 该计数以 D8 周期为单位计数
15:10	–	–	–
9:0	R/W	0x0	DATA_LP2HS_TIME 数据通道 LP 切 HS 最长时间 该计数以 D8 周期为单位计数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.6.6.33. 0x090 PHY_RD_TIME

默认值：0x00000000			物理层读时间（Physical Layer Read Time）
位域	类型	默认值	描述
31:15	–	–	–
14:0	R/W	0x0	MAX_RD_TIME 允许读操作的最长时间，只有在无读取命令进行时才能修改此值 该计数以 D8 周期为单位计数

10.6.6.34. 0x400 DPI_IF_CFG

默认值：0x00000000			DPI 接口配置（DPI Interface Configuration）
位域	类型	默认值	描述
31:4	–	–	–
3	W	0x0	DPI_COLORM DPI_COLORM 输入 • 0: 低电平 • 1: 高电平
2	W	0x0	DPI_SHUTD DPI_SHUTD 输入 • 0: 低电平 • 1: 高电平
1:0	W	0x0	DPI_FMT DPI 输入格式 • 0: 24 位 • 1: 18 位 • 2: 16 位 • 3: 预留

10.6.6.35. 0x410 LANE_CFG

默认值：0x00003210			通道配置（Lane Configuration）
位域	类型	默认值	描述
31:14	–	–	–
13:12	R/W	0x3	LANE3_SEL 数据通道 3 选择 • 0: DATA0 • 1: DATA1 • 2: DATA2 • 3: DATA3

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00003210			通道配置（Lane Configuration）
位域	类型	默认值	描述
11:10	–	–	–
9:8	R/W	0x2	LANE2_SEL 数据通道 2 选择 • 0: DATA0 • 1: DATA1 • 2: DATA2 • 3: DATA3
7:6	–	–	–
5:4	R/W	0x1	LANE1_SEL 数据通道 1 选择 • 0: DATA0 • 1: DATA1 • 2: DATA2 • 3: DATA3
3:2	–	–	–
1:0	R/W	0x0	LANE0_SEL 数据通道 0 选择 • 0: DATA0 • 1: DATA1 • 2: DATA2 • 3: DATA3

10.6.6.36. 0x500 ANA_CFG1

默认值：0x00005000			模拟配置 1（Analog Configuration 1）
位域	类型	默认值	描述
31:20	–	–	–
19:15	R/W	0x0	LANE_POL 正负极取反 每位对应一个通道 • BIT19: D3 • BIT18: D2 • BIT17: D1 • BIT16: D0 • BIT15: CLK
14	R/W	0x1	LPTX_SL LPTX 低速模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00005000			模拟配置 1（Analog Configuration 1）
位域	类型	默认值	描述
			• 0: 普通模式 • 1: 低速模式
13:12	R/W	0x1	LPTX_DRV LPTX 驱动能力，总共 4 个档位，所有通路同时生效
11:8	R/W	0x0	HSTX_PREEMP HHSTX 预加重配置，总共 16 个档位，所有通路同时生效
7:4	R/W	0x0	EN_SYNCSEL 数据通路并转串选择 • 0: 本地时钟 • 1: PHY 时钟输入，配置 PHSEL 有四相位可选
3:2	R/W	0x0	SOFT_PHSEL PHY 时钟输入相位设置，调试使用
1:0	R/W	0x0	SYNC_SET PHY 时钟输出相位设置，调试使用

10.6.6.37. 0x504 ANA_CFG2

默认值：0x00000000			模拟配置 2（Analog Configuration 2）
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0	EN_CLK 时钟使能 • 0: 关闭 • 1: 打开
11	–	–	–
10	RO	0x0	RCAL_FLAG 自动校准完成 • 0: 未开始 • 1: 完成
9	R/W	0x0	ON_RESCAL 自动校准使能 • 0: 关闭 • 1: 打开
8	R/W	0x0	EN_RESCAL 电阻校准使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			模拟配置 2（Analog Configuration 2）
位域	类型	默认值	描述
			• 0: 关闭 • 1: 打开
7:3	R/W	0x0	EN_LDO HSTX 0.4V 电源使能 • 0: 关闭 • 1: 打开 每位对应一个通道 • BIT7: D3 • BIT6: D2 • BIT5: D1 • BIT4: D0 • BIT3: CLK
2	R/W	0x0	EN_VP DATA 低压 PRE_DRV 使能 • 0: 关闭 • 1: 打开
1	R/W	0x0	EN_VPCK CLK 低压 PRE_DRV 使能 • 0: 关闭 • 1: 打开
0	R/W	0x0	EN_BIAS BAIS 电流使能 • 0: 关闭 • 1: 打开

10.6.6.38. 0x508 ANA_CFG3

默认值：0x00000000			模拟配置 3（Analog Configuration 3）
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	ATB_SEL 模拟测试选择 • 0: VRES • 1: IPN_5u • 2: V0P4 • 3: VPCK

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			模拟配置 3（Analog Configuration 3）
位域	类型	默认值	描述
28	R/W	0x0	ATB_EN 模拟测试使能 • 0: 关闭 • 1: 打开
27:25	–	–	–
24:20	R/W	0x0	SET_ITRIM 精准电流设置，总共 32 个档位
19	R/W	0x0	EN_ITRIM 精准电流使能
18:17	–	–	–
16:12	RO	0x0	RCAL_VAL 软件校准值，总共 32 个档位
11:9	–	–	–
8:4	R/W	0x0	RCAL_SET 软件校准设置，总共 32 个档位，调试使用
3:2	–	–	–
1	RO	0x0	RCAL_CMPO 电阻校准比较输，调试使用
0	R/W	0x0	EN_SOFTCAL 软件校准使能，调试使用 • 0: 关闭 • 1: 打开

10.6.6.39. 0x50C ANA_CFG4

默认值：0x00000000			模拟配置 4（Analog Configuration 4）
位域	类型	默认值	描述
31:22	R/W	0x0	LP_CD_STALP 冲突检测使能 • 0: 关闭 • 1: 打开 每位对应一个通道 • BIT31: D3N • BIT30: D3P • BIT29: D2N • BIT28: D2P

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			模拟配置 4（Analog Configuration 4）
位域	类型	默认值	描述
			• BIT27: D1N • BIT26: D1P • BIT25: D0N • BIT24: D0P • BIT23: CLKN • BIT22: CLKP
21:16	–	–	–
15:11	R/W	0x0	LP_CD_EN LP 冲突检测使能 • 0: 关闭 • 1: 打开 每位对应一个通道 • BIT15: D3 • BIT14: D2 • BIT13: D1 • BIT12: D0 • BIT11: CLK
10:8	–	–	–
7:3	R/W	0x0	ULPS_ENU LPS 使能 • 0: 关闭 • 1: 打开 每位对应一个通道 • BIT7: D3 • BIT6: D2 • BIT5: D1 • BIT4: D0 • BIT3: CLK
2:0	–	–	–

10.6.6.40. 0xFC VERSION

默认值：0x00000101			版本号（Version）
位域	类型	默认值	描述
31:0	R/W	0x00000101	Version (模块版本号) 采用 BCD 码显示，V1.1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


10.7. Digital Video Port (DVP)

Digital Video Port (DVP) 模块用于接收视频流数据，并将视频流数据转换为对应的格式存放到存储器中。

10.7.1. 特性说明

- 最大支持 1080P@30 录像
- 支持 YUV422 和 BT.656 两种方式，BT.656 支持逐行以及隔行模式，最大支持八位输入
- 支持直通模式（如 RAW 数据直接回写到 DRAM）
- 支持针对图像的帧，行和列分别做裁剪

10.7.2. 原理框图



10.7.3. 功能描述

10.7.3.1. 输入模块

图 10–50 : DVP 输入模块实现将控制信号和数据进行采样，同步到内部工作时钟 dvp_clk 时钟域。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–50 DVP 输入模块

针对 BT.656 格式的视频流，启用 BT PARSER 进行解析，分离出控制信号和通道信息，输出到后端进行处理。




图 10–51 dvp_bt.656_format

BT.656 的格式定义为：

- EAV: 结束信号
- SAV: 开始信号
- XY：嵌入码（0x1FVH P3P2P1P0）
  - F == 0/1 表示偶/ 奇场信号
  - V == 0/1 表示有效/ 无效行数据
  - H == 0/1 表示 SAV/ EAV 信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- P3 == V XOR H
- P2 == F XOR H
- P1 == F XOR V
- P0 == F XOR V XOR H
- DVP 模块输入 8bit 格式定义如下，不支持 YUV420 格式输入：

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

	前导码			嵌入码
	1st	2nd	3th	4th
bits	0xFF	0x00	0x00	0xHH
7	1	0	0	1
6	1	0	0	F
5	1	0	0	V
4	1	0	0	H
3	1	0	0	P3
2	1	0	0	P2
1	1	0	0	P1
0	1	0	0	P0

BT.656 嵌入码定义									
		隔行系统 Field0/隔逐行系统				隔行系统 Field1			
		Active		Blank		Active		Blank	
Bits	Code	SAV	EAV	SAV	EAV	SAV	EAV	SAV	EAV
7	1	1	1	1	1	1	1	1	1
6	F	0	0	0	0	1	1	1	1
5	V	0	0	1	1	0	0	1	1
4	H	0	1	0	1	0	1	0	1
3	P3	0	1	1	0	0	1	1	0
2	P2	0	1	0	1	1	0	1	0
1	P1	0	0	1	1	1	1	0	0
0	P0	0	1	1	0	1	0	0	1

图 10–52 嵌入码定义

DVP 模块输入 8 bits 格式定义如下，不支持 YUV420 格式输入。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

	YUV4:2:2 8bit				RAW	
bits	1st	2nd	3rd	4th	1st	2nd
7	Y(n)	U(n)	Y(n)	V(n)	R(n)	R(n+1)
6						
5						
4						
3						
2						
1						
0						

10.7.3.2. 输出模块

图 10–53 : DVP 输出模块用于管理回写图像存放到内存，放在图像处理之后，图像帧、行、列均可选定特性窗口输出。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–53 DVP 输出模块

针对隔行视频流，输出模式支持如下配置：

- 奇场模式，偶场模式，双场模式（相当于逐行模式）。
- 双场模式也可以软件配置为按照如下回写，相当于单场模式。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–54 dvp_field

输出模块支持回写 YUV422 转换为 YUV420 功能，逐行模式下采样如下：




图 10–55 dvp_yuv420_sample

隔行模式采用一样采样方式，采样结果如下所示:

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–56 dvp_yuv420_field_sample

DVP 输出格式如下：




图 10–57 yuv422 uv combined(NV16)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

假设一帧图像大小为 x 3 字节，则 YUV422 采样后 2 个 Y 共用 1 个 UV 分量，即大小为 x 2 字节。




图 10–58 yuv420 uv combined(NV12)

假设一帧图像大小为 x 3 字节，则 YUV420 采样后 4 个 Y 共用 1 个 UV 分量，即大小为 W x H x 3/2 字节。

YUV422 转 YUV420：





图 10–59 yuv422 to yuv420

10.7.3.3. 多路交织功能


DVP 支持 1 /2 /4 路视频流交织输入，可选择单边沿（SDR）或双边沿（DDR）采样。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


• 1 路视频输入



• 2 路视频交织输入



• 4 路视频交织输入



10.7.3.4. 4 路 Scaler 功能

10.7.4. 寄存器列表

表 10–15 DVP 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	DVP_CTL	DVP 控制	0x000 DVP_CTL
0x100	IRQ_EN	中断使能	0x100 IRQ_EN
0x104	IRQ_STA	中断状态	0x104 IRQ_STA
0x108	IRQ_CFG	中断配置	0x108 IRQ_CFG
0x10C	IN_CFG	输入配置	0x10C IN_CFG
0x110	IN_HOR_SIZE	输入水平大小	0x110 IN_HOR_SIZE
0x114	IN_VER_SIZE	输入垂直大小	0x114 IN_VER_SIZE
0x120	OUT_HOR_SIZE	输出水平大小	0x120 OUT_HOR_SIZE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–15 DVP 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x124	FIFO_LEVEL	FIFO 水位	0x124 FIFO_LEVEL
0x128	OUT_VER_SIZE	输出垂直大小	0x128 OUT_VER_SIZE
0x12C	QOS_CFG	总线优先级配置	0x12C QOS_CFG
0x130	OUT_FRA_NUM	输出帧数	0x130 OUT_FRA_NUM
0x134	CURRENT_FRAME	当前帧数	0x134 CURRENT_FRAME
0x138	OUT_CTL	输出控制	0x138 OUT_CTL
0x13C	UPDATE_CTL	更新控制	0x13C UPDATE_CTL
0x140	OUT_ADDR_BUF0	输出缓存空间 0 地址	0x140 OUT_ADDR_BUF0
0x144	OUT_ADDR_BUF1	输出缓存空间 1 地址	0x144 OUT_ADDR_BUF1
0x148	READ_ADDR0	读取地址 0	0x148 READ_ADDR0
0x14C	READ_ADDR1	读取地址 1	0x14C READ_ADDR1
0x150	OUT_LINE_STRIDE0	输出行间隔 0	0x150 OUT_LINE_STRIDE0
0x154	OUT_LINE_STRIDE1	输出行间隔 1	0x154 OUT_LINE_STRIDE1
0x158	OUT_ADDR_BUF0_SHA	输出缓存空间 0 地址映射	0x158 OUT_ADDR_BUF0_SHA
0x15C	OUT_ADDR_BUF1_SHA	输出缓存空间 1 地址映射	0x15C OUT_ADDR_BUF1_SHA
0x160	OUT_LINE_STRIDE_SHA	输出行间隔映射	0x160 OUT_LINE_STRIDE_SHA
0xFFC	VERSION	版本号	0xFFC VERSION

10.7.5. 寄存器描述

10.7.5.1. 0x000 DVP_CTL

默认值：0x00000000			DVP 控制（DVP Control）
位域	类型	默认值	描述
31:15	–	–	–
17::16	R/W	0x0	CHANNEL_SEL 通道选择 • 0x0：1 路视频输入 • 0x1：2 路视频输入 • 0x2：4 路视频输入
15	–	–	–
14:12	R/W	0x0	DVP_OUT_FMT DVP 输出格式 • 0x0: RAW (pass–through) • 0x1: YUV422 UV Combined（NV16） • 0x2: YUV420 UV Combined（NV12） • 0x3~0x7: 预留
11	–	–	–
14:12	R/W	0x0	DVP_OUT_FMT DVP 输出格式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DVP 控制（DVP Control）
位域	类型	默认值	描述
			• 0x0: RAW (pass-through) • 0x1: YUV422 UV Combined（NV16） • 0x2: YUV420 UV Combined（NV12） • 0x3~0x7: 预留
11	R/W	0x0	DDR_EN 双边沿采样使能 • 0x0: SDR 采样 • 0x1: DDR 采样
10	R/W	0x0	RAW_IN_SEQ • 0x0: 数据递增排列 表示 RAW 数据从低地址往高地址递增存储。 • 0x1: 奇偶数据交换 表示 RAW 数据的奇偶地址数据交换，比如 0x00 与 0x01 地址的数据交换，0x02 与 0x03 地址的数据交换，依次类推。 此方式是兼容外部摄像头输入 RGB565/RGB555/RGB444 格式时与 DE 模块处理数据大小端差异，比如 RGB565 格式，一个像素由 2byte 数据组成，DE 模块读取高 8 位地址数据为 R4/R3/R2/R1/R0/G5/G4/G3，低 8 位地址数据为 G2/G1/G0/B4/B3/B2/B1/B0，但部分摄像头的 RGB565 格式是先给 R4/R3/R2/R1/R0/G5/G4/G3，再给 G2/G1/G0/B4/B3/B2/B1/B0。
9:8	R/W	0x0	YUYV_IN_SEQ YUYV 输入顺序，8 位接口定义 • 0x0: YUYV • 0x1: YVYU • 0x2: UYVY • 0x3: VYUY
6:4	R/W	0x0	DVP_IN_FMT DVP 输入格式 • 0x0: RAW • 0x1: YUV422 8bit • 0x2: BT.656 • 0x3: BT.1120 • 0x4~0x7: 预留
3	R/W	0x0	VEDIO_CONTINUE_EN Vedio 连续模式使能 • 0x0: 关闭 • 0x1: 打开
2	R/W	0x0	FALSE_FRAME_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DVP 控制（DVP Control）
位域	类型	默认值	描述
			此位设为 1 时，在连续捕获多帧图像的模式下，允许丢帧
1	R/W1C	0x0	DVP_CLR DVP 清除位 • 0x0: 写 0 无作用 • 0x1: 写 1 自动清零，完成清零表示恢复 BUF 地址，清除 ERRO
0	R/W	0x0	DVP_EN DVP 模块使能 • 0x0: 关闭 • 0x1: 打开

10.7.5.2. 0x100 IRQ_EN

默认值：0x00000000			中断使能（Interrupt Enable）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	UPDATE_DONE 更新配置完成中断使能 • 0x0: 关闭 • 0x1: 打开
6	R/W	0x0	XY_CODE_ERR_EN 校验码错误中断使能 • 0x0: 关闭 • 0x1: 打开
5	R/W	0x0	IN_VER_CHG_EN 输入行数变化中断使能 • 0x0: 关闭 • 0x1: 打开
4	R/W	0x0	IN_HOR_CHG_EN 输入列数变化中断使能 • 0x0: 关闭 • 0x1: 打开
3	R/W	0x0	BUF_FULL_EN BUF 满中断使能 • 0x0: 关闭 • 0x1: 打开

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断使能（Interrupt Enable）
位域	类型	默认值	描述
2	R/W	0x0	HNUM_EN 行数可配中断使能 • 0x0: 关闭 • 0x1: 打开
1	R/W	0x0	FRA_DONE_EN 帧传输完成中断使能 • 0x0: 关闭 • 0x1: 打开
0	R/W	0x0	CAP_DONE_EN 捕获传输完成中断使能 • 0x0: 关闭 • 0x1: 打开

10.7.5.3. 0x104 IRQ_STA

默认值：0x00000000			中断状态（Interrupt Status）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W1C	0x0	UPDATE_DONE（事件型） 更新配置完成中断状态 • 0x0: 无中断 • 0x1: 有中断
6	R/W1C	0x0	XY_CODE_ERR（事件型） 校验码错误中断状态 • 0x0: 无中断 • 0x1: 有中断
5	R/W1C	0x0	IN_VER_CHG（事件型） 输入行数变化中断状态 • 0x0: 无中断 • 0x1: 有中断
4	R/W1C	0x0	IN_HOR_CHG（事件型） 输入列数变化中断状态 • 0x0: 无中断 • 0x1: 有中断
3	R/W1C	0x0	BUF_FULL（状态型）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			中断状态（Interrupt Status）
位域	类型	默认值	描述
			BUF 满中断状态 • 0x0: 无中断 • 0x1: 有中断
2	R/W1C	0x0	HNUM（事件型） 行数可配中断使能中断状态 • 0x0: 无中断 • 0x1: 有中断参考 IRQ_CFG[30:16]
1	R/W1C	0x0	FRA_DONE（事件型） 帧传输完成中断状态 • 0x0: 无中断 • 0x1: 有中断
0	R/W1C	0x0	CAP_DONE（事件型） 捕获传输完成中断状态 • 0x0: 无中断 • 0x1: 有中断

10.7.5.4. 0x108 IRQ_CFG

默认值：0x00000000			中断配置（Interrupt Configuration）
位域	类型	默认值	描述
31	–	–	–
30:16	R/W	0x0	HER_INT_NUMS 行中断行数 **注：** 行中断行数由计数 HREF 下降沿个数产生，设置为 0 表示所有行都产生中断，设置 N 行表示在第 N 行产生中断。
15:0	–	–	–

10.7.5.5. 0x10C IN_CFG

默认值：0x00000000			输入配置（Input Configuration）
位域	类型	默认值	描述
31:4	–	–	–
3	R/W	0x0	FIELD_POL 场参考信号极性 • 0x0: 信号高有效，场开始为同步脉冲上升沿 • 0x1: 信号低有效，场开始为同步脉冲下降沿

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输入配置（Input Configuration）
位域	类型	默认值	描述
			该字段对 YUV422 输入格式无效。
2	R/W	0x0	VSYNC_POL 垂直同步信号极性 • 0x0: 上升沿触发，帧开始为同步脉冲上升沿 • 0x1: 下降沿触发，帧开始为同步脉冲下降沿
1	R/W	0x0	HREF_POL 行参考信号极性 • 0x0: 信号低有效，空闲电平为低电平，上升沿触发行开始 • 0x1: 信号高有效，信号电平反转，空闲电平为高电平，下降沿触发行开始
0	R/W	0x0	PCLK_POL 像素时钟极性 • 0x0: 上升沿采样 • 0x1: 下降沿采样

10.7.5.6. 0x110 IN_HOR_SIZE

默认值：0x00000000			输入水平大小（Input Horizon Size）
位域	类型	默认值	描述
31	–	–	–
30:16	RO	0x0	IN_HOR 每行 HREF 时钟周期，每行更新一次
15:8	RO	0x0	XY_CODE_ERR 校验码错误值 当 BT656 检验码出现错误时，显示最新的 XY 错误值
7:0	RO	0x0	XY_CODE 当前 XY 值

10.7.5.7. 0x114 IN_VER_SIZE

默认值：0x00000000			输入垂直大小（Input Vertical Size）
位域	类型	默认值	描述
31	–	–	–
30:16	RO	0x0	IN_VER 每帧 HREF 行数，每帧更新一次
15	RO	0x0	CURR_FILED

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输入垂直大小（Input Vertical Size）
位域	类型	默认值	描述
			当前场信号
14:0	RO	0x0	CURR_VER 当前行数

10.7.5.8. 0x120 OUT_HOR_SIZE

默认值：0x00000000			输出水平大小（Output Horizon Size）
位域	类型	默认值	描述
31:30	–	–	–
29:16	R/W	0x0	HOR_NUM 水平像素，配置时需乘以 2，假设需显示行像素 800，则水平像素需配置为 1599 该字段配置为 0 时，实际生效值为 1。
15:14	–	–	–
13:0	R/W	0x0	HOR_BEG 水平起始像素，需配置 4 的倍数 该字段配置为 0 时，实际生效值为 1。

10.7.5.9. 0x124 FIFO_LEVEL

默认值：0x00000000			FIFO 水位（FIFO Level）
位域	类型	默认值	描述
31:30	–	–	–
10	R/W	0x0	FIFO_STATUS FIFO 状态位
9	R/W	0x0	FIFO_DLEN_SEL FIFO 水位选择 • 0x0: FIFO 当前水位 • 0x1: FIFO 最大值
8:0	R/W	0x0	FIFO_DLEN FIFO 水位

10.7.5.10. 0x128 OUT_VER_SIZE

默认值：0x00000000			输出垂直大小（Output Vertical Size）
位域	类型	默认值	描述
31:30	–	–	–
29:16	R/W	0x0	VER_NUM 垂直行数

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输出垂直大小（Output Vertical Size）
位域	类型	默认值	描述
			该字段配置为 0 时，实际生效值为 1。
15:14	–	–	–
13:0	R/W	0x0	VER_BEG 垂直起始行 该字段配置为 0 时，实际生效值为 1。

10.7.5.11. 0x12C QOS_CFG

默认值：0x030080C0			总线优先级配置（Bus QOS Configuration）
位域	类型	默认值	描述
31:27	–	–	–
26	R/W	0x0	QOS_CTL • 0x0: 默认 QOS • 0x1: 使用 QOS 配置
25:17	R/W	0x30	QOS_INC_THR QOS 上升水位配置
16:8	R/W	0x80	QOS_DEC_THR QOS 下降水位配置
7:4	R/W	0xC	QOS_CFG_H QOS 配置高位
3:0	R/W	0x0	QOS_CFG_L QOS 配置低位

10.7.5.12. 0x130 OUT_FRA_NUM

默认值：0x00000000			输出帧数（Output Frame Number）
位域	类型	默认值	描述
31	R/W	0x0	VIDEO_CTL 录像功能控制 • 0x0: 拍照功能 • 0x1: 录像功能
30	–	–	–
29:16	R/W	0x0	FRA_NUM 帧数量 该字段配置为 0 时，实际生效值为 1。
15	R/W	0x0	FRA_BEN_FIELD 起始帧的场信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输出帧数（Output Frame Number）
位域	类型	默认值	描述
			• 0x0: 从场信号为 0 开始 • 0x1: 从场信号为 1 开始
14	–	–	–
13:0	R/W	0x0	FRA_BEG 起始帧 在 CAP 使能后，计数达到本字段配置值后开始捕获数据，在此前的帧数据不被接收。 该字段配置为 0 时，实际生效值为 1。

10.7.5.13. 0x134 CURRENT_FRAME

默认值：0x00000000			当前帧数（Current Frame Number）
位域	类型	默认值	描述
31:15	–	–	–
14:0	R	0x0	CURRENT_FRAME_NUMS 当前帧数，显示当前第几帧传输完成 该字段配置为 0 时，实际生效值为 1。

10.7.5.14. 0x138 OUT_CTL

默认值：0x00000000			输出控制（Output Control）
位域	类型	默认值	描述
31:2	–	–	–
1	R/W	0x0	CAP_OFF_MODE CAP_ON 关闭模式 • 0x0: CAP_ON 由 1 配置为 0 时，此模式为当前帧结束 • 0x1: CAP_ON 由 1 配置为 0 时，此模式为立刻结束
0	R/W	0x0	CAP_ON 捕获使能 • 0x0: 关闭 • 0x1: 打开 使用拍照功能时，该字段配合 FRA_NUM 使用，当 FRA_NUM=N 时，即捕获 N 帧图像。 **注：** 地址设置受 UPDATE 字段影响。当完成当前图像接收存放到内存后，该字段自动清零，软件可读取该字段状态判断当前是否在捕获图像。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.7.5.15. 0x13C UPDATE_CTL

默认值：0x00000000			更新控制（Update Control）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	UPDATE 地址更新控制 • 0x0: 配置不更新 • 0x1: 配置准备好更新 软件写“1”后，表示地址和行距，捕获已经准备好，允许硬件更新设置到影子寄存器，硬件在每帧回写前查看该寄存器更新，当硬件完成更新后，自动清零“0”。 当软件写“1”后，软件也可以在任意时刻写“0”，由硬件来保证对此控制阈的操作是原子操作。

10.7.5.16. 0x140 OUT_ADDR_BUF0

默认值：0x00000000			输出缓存空间 0 地址（Output Address Buffer 0）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR_BUF0 回写内存地址 BUF0 存放 YUV 中的 Y，BUF1 存放 YUV 中的 UV **注：** 地址设置受 UPDATE 字段影响，芯片根据 OUT_HOR/OUT_VER/OUT_FRA 以及 OUT_FORMAT 参数自动计算写入地址，INTERLAEVE 使能下需要针对 FIELD 信号计算写入地址 RAW 输入模式，只用到 BUF0。YUV422 以及 BT656 输入模式用到 BUF0 和 BUF1。

10.7.5.17. 0x144 OUT_ADDR_BUF1

默认值：0x00000000			输出缓存空间 1 地址（Output Address Buffer 1）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDR_BUF1 回写内存地址 BUF0 存放 YUV 中的 Y，BUF1 存放 YUV 中的 UV **注：** 地址设置受 UPDATE 字段影响，芯片根据 OUT_HOR/OUT_VER/OUT_FRA 以及 FORMAT 参数自动计算写入地址，INTERLAEVE 使能下需要针对 FIELD 信号计算写入地址 RAW 输入模式，只用到 BUF0。YUV422 以及 BT656 输入模式用到 BUF0 和 BUF1。

10.7.5.18. 0x148 READ_ADDR0

默认值：0x00000000			读取地址 0（Read Address 0）
位域	类型	默认值	描述
31:0	R	0x0	READ_ADDR0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			读取地址 0（Read Address 0）
位域	类型	默认值	描述
			读取当前内存地址 读取当前数据存储位置的地址，即任意时刻数据写到 memory 的某一处时所捕获的地址信息，Debug 调试作用

10.7.5.19. 0x14C READ_ADDR1

默认值：0x00000000			读取地址 1（Read Address 1）
位域	类型	默认值	描述
31:0	R	0x0	READ_ADDR1 读取当前内存地址 读取当前数据存储位置的地址，即任意时刻数据写到 memory 的某一处时所捕获的地址信息，Debug 调试作用。

10.7.5.20. 0x150 OUT_LINE_STRIDE0

默认值：0x00000000			输出行间隔 0（Output Line Stride 0）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	LINE_STRIDE0 回写行距设置 当前行的起始地址+本字段配置的行距=下一行的起始地址，以 BYTE 为单位，软件配置时需为以 8 为单位。 **注：** 该字段设置受 UPDATE 字段影响。

10.7.5.21. 0x154 OUT_LINE_STRIDE1

默认值：0x00000000			输出行间隔 1（Output Line Stride 1）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	LINE_STRIDE1 回写行距设置 当前行的起始地址+本字段配置的行距=下一行的起始地址，以 BYTE 为单位，软件配置时需以 8 为单位。 **注：** 该字段设置受 UPDATE 字段影响。

10.7.5.22. 0x158 OUT_ADDR_BUF0_SHA

默认值：0x00000000			输出缓存空间 0 地址映射（Output Address Buffer 0 Shadow）
位域	类型	默认值	描述
31:0	R	0x0	ADDR_BUF0_SHADOW

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输出缓存空间 0 地址映射（Output Address Buffer 0 Shadow）
位域	类型	默认值	描述
			回写内存地址影子寄存器

10.7.5.23. 0x15C OUT_ADDR_BUF1_SHA

默认值：0x00000000			输出缓存空间 1 地址映射（Output Address Buffer 1 Shadow）
位域	类型	默认值	描述
31:0	R	0x0	ADDR_BUF1_SHADOW 回写内存地址影子寄存器

10.7.5.24. 0x160 OUT_LINE_STRIDE_SHA

默认值：0x00000000			输出行间隔映射（Output Line Stride Shadow）
位域	类型	默认值	描述
31:16	R	0x0	OUT_LINE_STRIDE0_SHADOW 输出行间距影子寄存器
15:0	R	0x0	OUT_LINE_STRIDE1_SHADOW 输出行间距影子寄存器

10.7.5.25. 0xFFC VERSION

默认值：0x00000101			版本号（Version）
位域	类型	默认值	描述
31:0	R/W	0x00000101	模块版本号，采用 BCD 码显示，V1.1

10.8. Audio

Audio Codec 模块内置 DMIC 接口和 PWM 音频输出模块，经过数字信号的处理，实现音频信号的录入以及播放功能。

10.8.1. 特性说明

- 支持数字 DMIC 立体声音频输入
- 无 DAC 设计，采用 PWM 输出
- 支持 2x 单端输出（立体声输出），或 1x 差分输出（单声道输出）
- 输入输出通路均支持数字音量控制
- 提供 128 x 32-bit FIFO 用于 DMIC 通路的数据
- 提供 128 x 32-bit FIFO 用于 Playback 通路的数据
- 支持 CPU 和 DMA 两种数据传输实现方式

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.8.2. 原理框图




图 10–60 原理框图

图 10–60 : 原理框图中列出的组成部分包括：

- DMIC 通路：用于录音。其中 DMIC Interface 模块用于分离 DMIC 的立体声数据，从而进行左右声道的数字处理。
- Playback 通路：用于播放。其中 Audio Switch 模块用于选择 DSPK0 和 DSPK1 的数据源。
- FIFO 数据：用于缓冲收发数据，接收即是录音，发送即是播放。

10.8.3. 功能描述

10.8.3.1. Audio Codec 时钟




图 10–61 Audio Codec 时钟框图

如图所示：

- APBCLK：用于控制寄存器以及 FIFO 。
- AUD_CLK：24.576 MHz / 22.5792 MHz 由 CMU 分频所得，同时提供给 TX（播放）和 RX（录音）部分。

  RX 部分通过寄存器 FS_DMIC_IN 配置了 RX 的采样频率：

  - 相应的过采样率 128 倍的时钟提供给 DMIC I/F 模块以及 Decimation Filter。
  - RX 部分的 HPF 以及 DVC 的时钟则由 AUD_CLK 直接提供。

  TX 部分通过寄存器 FS_OUT 配置了 TX 的采样频率：

  - 相应的过采样率 128 倍的时钟提供给 MIX、DVC、Interpolation Filter、Fade 模块。
  - 过采样率 512 倍的时钟则提供给 Sigma–Delta Modulation、PWM 模块。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.8.3.2. Audio Codec 信号通路




图 10–62 Audio Codec 信号通路

图 10–62 : Audio Codec 信号通路中：

1. 通过 RXFIFO_CH0_EN /RXFIFO_CH1_EN，分别控制 DMIC 通道的左/ 右声道的数据填入 RXFIFO1。
   - DMIC 左声道的数据（即 DMIC_CLK 为低时的 DMIC_DATA 数据）填入 RXFIFO1 的 Channel0。
   - DMIC 右声道的数据（即 DMIC_CLK 为高时的 DMIC_DATA 数据）填入 RXFIFO1 的 Channel1。
   - 如需交叉 DMIC 的左右通道的数据，使用 DMIC I/F 模块的 DATA SWAP 功能，将 DMIC 的左/右声道的数据交换。
2. 通过 TXFIFO_CH0_EN/ TXFIFO_CH1_EN，分别控制 TXFIFO 中的左/右声道的数据。
3. 如需交叉 OUT0 通路和 OUT1 通路的数据，可以通过 MIX0、MIX1 的寄存器配置，实现 OUT0/1 通路的数据交换。

10.8.3.2.1. Audio Codec 信号通路中的模块功能

Audio Codec 信号通路涉及下列功能模块，其功能如下所示：

- 抽值滤波器：
  - Audio codec 内置两路抽值滤波器，用于 2x DMIC 通路。
  - DMIC 对应的抽值滤波器 Decimation Filter1/2 的下采样可通过寄存器选择为 64/ 128 倍。
- 高通滤波器：
  - HPF：–3 dB cutoff < 1 Hz
  - 主要用于滤除 ADC Offset，通过寄存器 HPF_EN 使能。
  - 如高通滤波器未使能工作，则直接旁通输入信号到下一个模块。
  - 寄存器 HPF_Coefficient：配置 HPF 的系数。
  - 寄存器 HPF_Gain：配置 HPF 的增益。
- 数字音量控制 (DVC)：
  - 每个 TX、RX 通路上均有设计独立的 DVC 模块。
  - 通过 DVC_EN 使能。如未使能，则旁通输入信号到下一个模块。
  - DVC 的可调范围为 –119.25 dB 到 71.25 dB，步进 0.75 dB。
- 插值滤波器 (Interpolation Filter)：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 实现 128 倍的上采样，实现抽值滤波器的相反功能。
- 依次采用半带滤波、CIC 补偿滤波和 CIC 插值滤波。
- 实现的上采样倍数分别为 2、2、32。经过插值滤波器，得到高采样率的数字信号。

• Sigma-Delta Modulation：

- 经过插值滤波后，进行数字 Sigma-Delta 算法，获得 PDM 信号。
- Sigma-Delta 调制采用两阶 1 bit 结构。

• PWM：

- 用于对 PDM 进行调制，调制方式如下：
  - 0 代表 25% 占空比的时钟信号。
  - 1 代表 75% 占空比的时钟信号。

  时钟频率为 PDM 的采样时钟频率，即 128 * FS_OUT。
- 支持差分模式。如 PWM0 使能差分模式：
  - SPK_OUT0 输出 PWM0。
  - SPK_OUT1 输出反相 PWM0。

  此时 PWM1 应配置为关闭状态。

10.8.3.3. 中断

图 10-63 中断信号

Audio Codec 的图 10-63 : 中断信号具体描述如下：

- DMICIN_IRQ_STA：DMIC 的 RXFIFO 接收到有效数据（即 RXFIFO 的数据多于阈值 RXTH）时产生的中断信号，此时也会相应的产生 DRQ 信号。
- DMICIN_OVRN_IRQ_STA：DMIC 的 RXFIFO 出现上溢出中断。
- DMICIN_UDRN_IRQ_STA：DMIC 的 RXFIFO 出现下溢出中断。
- AUDOUT_IRQ_STA：TXFIFO 数据空间充足时产生的中断信号，即 TXFIFO 的剩余的数据空间多于 TXFIFO_TH 时，此时也会相应的产生 DRQ 信号。
- AUDOUT_OVRN_IRQ_STA：DMIC 的 RXFIFO 出现上溢出中断。
- AUDOUT _UDRN_IRQ_STA：DMIC 的 RXFIFO 出现下溢出中断。

10.8.4. 编程指南

常用场景参数配置如下所示：

1. 使用 DMIC 通路收音，双通道收音，主时钟为 24.576 MHz，采样频率为 48kHz，过采样率为 128：

   • RX DMIC 接口控制寄存器

   - RX_DMIC_IF_CTL[11:9] = 0x0，延时接收功能，根据需求配置。
   - RX_DMIC_IF_CTL[8] = 0x0，配置抽取滤波器 1、2 的下采样率为 128。
   - RX_DMIC_IF_CTL[7:6] = 0x3，使能两路抽值滤波器。
   - RX_DMIC_IF_CTL[5] = 0x0，DMIC 左右通道数据不互换。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

- RX_DMIC_IF_CTL[4] = 0x1，DMIC 接口使能，输出 DMIC_CLK。
- RX_DMIC_IF_CTL[3:1] = 0x0，DMIC 采样频率配置 48 kHz。
- RX_DMIC_IF_CTL[0] = 0x0，主时钟配置 24.576 MHz。

• RX HPF1&2 控制寄存器

- RX_HPF1&2_CTL[1:0] = 0x3，使能高通滤波器。

• RX DVC1&2 控制寄存器

- RX_DVC1&2_CTL[31:24] = 0xA0，DVC2 数字音量控制模块，根据需求配置。
- RX_DVC1&2_CTL[23:16] = 0xA0，DVC1 数字音量控制模块，根据需求配置。
- RX_DVC1&2_CTL[1:0] = 0x3，使能两路 DVC。

• DMIC RXFIFO 控制寄存器

- DMIC_RXFIFO_CTL[1:0] = 0x3，使能双通道 RXFIFO。

2. 使用双通道播放，主时钟为 24.576MHz，采样频率为 48kHz ，过采样率为 128

• TX MIXER 控制寄存器

TX_MIXER_CTL[31:30] = 0x0，不使能混音功能，通路配置为 AUD_OUT。

TX_MIXER_CTL[12:8] = 0x2，通路配置为 AUD_OUT_R。

TX_MIXER_CTL[4:0] = 0x1，通路配置为 AUD_OUT_L。

• TX DVC3&4 控制寄存器

TX_DVC3&4_CTL[31:24] = 0xA0，DVC4 数字音量控制模块，根据需求配置。

TX_DVC3&4_CTL[23:16] = 0xA0，DVC3 数字音量控制模块，根据需求配置。

TX_DVC3&4_CTL[1:0] = 0x3，使能两路 DVC。

• TX Playback 控制寄存器

TX_PLAYBACK_CTL[14:12] = 0x0，延时输出功能，根据需求配置。

TX_PLAYBACK_CTL[10:8] = 0x3，滤波输出 Shift 比特数配置为默认值 13 比特，推荐使用默认值。

TX_PLAYBACK_CTL[6:4] = 0x7，插值滤波器使能。

TX_PLAYBACK_CTL[3:0] = 0x0，主时钟配置 24.576 MHz，采样频率配置 48 kHz。

• TX SDM 控制寄存器

TX_SDM_CTL[31:8] = 0x11011，SDM 增益默认值配置，推荐使用默认值。

TX_SDM_CTL[1:0] = 0x3，SDM 使能。

• TX PWM 控制寄存器

TX_PWM_CTL[6:0] = 0x11，PWM 使能并配置为输出 PWM 调制信号。

• TX FIFO 控制寄存器

TXFIFO_CTL[2:0] = 0x3，使能 TXFIFO 通道，下溢出时发送 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.8.5. 寄存器列表

表 10–16 AUDIO 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	RX_DMIC_IF_CTL	DMIC 接口控制	0x000 RX_DMIC_IF_CTL
0x004	RX_HPF1&2_CTL	RX HPF 控制寄存器	0x004 RX_HPF1&2_CTL
0x008	RX_HPF1_COEFF	RX HPF1 系数寄存器	0x008 RX_HPF1_COEFF
0x00C	RX_HPF2_COEFF	RX HPF2 系数寄存器	0x00C RX_HPF2_COEFF
0x010	RX_HPF1_GAIN	RX HPF1 增益寄存器	0x010 RX_HPF1_GAIN
0x014	RX_HPF2_GAIN	RX HPF2 增益寄存器	0x014 RX_HPF2_GAIN
0x018	RX_DVC1&2_CTL	RX 数字音量控制 1 寄存器	0x018 RX_DVC1&2_CTL
0x01C	TX_MIXER_CTL	TX Mixer 控制寄存器	0x01C TX_MIXER_CTL
0x020	TX_DVC3&4_CTL	TX 数字音量控制 3 寄存器	0x020 TX_DVC3&4_CTL
0x024	TX_PLAYBACK_CTL	播放控制寄存器	0x024 TX_PLAYBACK_CTL
0x028	TX_SDM_CTL	TX Sigma–Delta 控制寄存器	0x028 TX_SDM_CTL
0x02C	TX_PWM_CTL	TX PWM 控制寄存器	0x02C TX_PWM_CTL
0x030	DMIC_RXFIFO_CTL	DMIC RXFIFO 控制寄存器	0x030 DMIC_RXFIFO_CTL
0x034	TXFIFO_CTL	TXFIFO 控制寄存器	0x034 TXFIFO_CTL
0x038	FIFO_INT_EN	FIFO 中断使能寄存器	0x038 FIFO_INT_EN
0x03C	FIFO_STA	FIFO 状态寄存器	0x03C FIFO_STA
0x040	DMIC_RXFIFO_DATA	RXFIFO 数据寄存器	0x040 DMIC_RXFIFO_DATA
0x044	DMIC_RX_CNT	RX 数据计数器寄存器	0x044 DMIC_RX_CNT
0x048	TXFIFO_DATA	TXFIFO 数据寄存器	0x048 TXFIFO_DATA
0x04C	TX_CNT	TX 数据计数器寄存器	0x04C TX_CNT
0x058	FADE_CTL0	渐变控制 0 寄存器	0x058 FADE_CTL0
0x05C	FADE_CTL1	渐变控制 1 寄存器	0x05C FADE_CTL1
0x060	GLOBE_CTL	全局控制寄存器	0x060 GLOBE_CTL
0xFFC	VERSION	版本号	0x0FC VERSION

10.8.6. 寄存器描述

10.8.6.1. 0x000 RX_DMIC_IF_CTL

默认值：0x00000000			DMIC 接口控制（RX DMIC Interface Control）
位域	类型	默认值	描述
31:16	–	–	–
15	R/W	0x0	ADOUT_SHIFT_EN ADOUT SHIFT ENABLE，下采样数据偏移使能。 • 0x0：禁用 • 0x1：使能，Bit[14:12] 有效
14:12	R/W	0x0	ADOUT_SHIFT ADOUT SHIFT，下采样数据偏移。 • 0x0：数据无偏移 • 0x1：数据偏移 1 位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMIC 接口控制（RX DMIC Interface Control）
位域	类型	默认值	描述
			• 0x2：数据偏移 2 位 • 0x3：数据偏移 3 位 • 0x4：数据偏移 4 位 • 0x5~0x7：数据偏移 5 位
11:10	R/W	0x0	DMIC_RX_DLT 打开抽取滤波器后，DMIC 通路 RXFIFO 接收数据的延迟时间。 • 0x0：5 ms • 0x1：10 ms • 0x2：20 ms • 0x3：30 ms
9	R/W	0x0	DMIC_RX_DLT_EN 打开抽取滤波器后，使能 DMIC 通路 RXFIFO 延迟接收数据的功能。 • 0x0：禁用 • 0x1：使能
8	R/W	0x0	DMIC_OSR DMIC 过采样率选择，对应抽取滤波器 1、2 的下采样率。 • 0x0: 128 • 0x1: 64 DMIC_OSR * FS_DMIC_IN 决定了 CLK 的输出。
7	R/W	0x0	EN_DEC2_FLT 抽取滤波器 2 控制位 • 0x0：关闭抽取滤波器 • 0x1：使能抽取滤波器
6	R/W	0x0	EN_DEC1_FLT 抽取滤波器 1 控制位 • 0x0：关闭抽取滤波器 • 0x1：使能抽取滤波器
5	R/W	0x0	DMIC_DATA_SWAP DMIC 左右通道数据通道的交换 • 0x0: 通道不交换 • 0x1: 通道交换
4	R/W	0x0	DMIC_IF_EN DMIC 接口使能控制位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMIC 接口控制（RX DMIC Interface Control）
位域	类型	默认值	描述
			• 0x0：DMIC 不工作 • 0x1：DMIC 使能，输出 DMIC-CLK
3:1	R/W	0x0	FS_DMIC_IN DMIC 采样频率 当 AUD_CLK =24.576MHz 时: • 0x0：48 kHz • 0x1：32 kHz • 0x2：24 kHz • 0x3：16 kHz • 0x4：12 kHz • 0x5：8 kHz • 0x6：Reserved • 0x7：Reserved 当 AUD_CLK = 22.5792 MHz 时: • 0x0：44.1 kHz • 0x2：22.05 kHz • 0x4：11.025 kHz • Others：Reserved
0	R/W	0x0	RX_CLK_FRE RX 模块所选用的工作主时钟 • 0x0：24.576 MHz • 0x1：22.5792 MHz

10.8.6.2. 0x004 RX_HPF1&2_CTL

默认值：0x00000000			RX HPF 控制寄存器（RX HPF Control）
位域	类型	默认值	描述
31:2	–	–	–
1	R/W	0x0	HPF2_EN 高通滤波器使能位 • 0x0：关闭高通滤波器 • 0x1：使能高通滤波器 若关闭高通滤波器，数据信号不经过处理，旁通到下一个模块。
0	R/W	0x0	HPF1_EN 高通滤波器使能位 • 0x0：关闭高通滤波器 • 0x1：使能高通滤波器

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RX HPF 控制寄存器（RX HPF Control）
位域	类型	默认值	描述
			若关闭高通滤波器，数据信号不经过处理，旁通到下一个模块。

10.8.6.3. 0x008 RX_HPF1_COEFF

默认值：0x00FFAA45			RX HPF1 系数寄存器（RX HPF1 Coefficient）
位域	类型	默认值	描述
31:0	R/W	0x00FFAA45	HPF1_Coefficient

10.8.6.4. 0x00C RX_HPF2_COEFF

默认值：0x00FFAA45			RX HPF2 系数寄存器（RX HPF2 Coefficient）
位域	类型	默认值	描述
31:0	R/W	0x00FFAA45	HPF2_Coefficient

10.8.6.5. 0x010 RX_HPF1_GAIN

默认值：0x00FFD522			RX HPF1 增益寄存器（RX HPF1 GAIN）
位域	类型	默认值	描述
31:0	R/W	0x00FFD522	HPF1_Gain

10.8.6.6. 0x014 RX_HPF2_GAIN

默认值：0x00FFD522			RX HPF2 增益寄存器（RX HPF2 GAIN）
位域	类型	默认值	描述
31:0	R/W	0x00FFD522	HPF2_Gain

10.8.6.7. 0x018 RX_DVC1&2_CTL

默认值：0xA0A00000			RX 数字音量控制 1 寄存器（RX DVC1）
位域	类型	默认值	描述
31:24	R/W	0xA0	DVC2 数字音量控制模块 DVC2 的增益 BIT[31:27] = N, BIT [26:24] = K，delta_dB = 0.75*K+6.02*(N–20)（–119.25 dB to 71.25 dB，0.75 dB/ Step） • 0x00：静音 • 0x01：–119.25 dB • … • 0x9F：–0.75 dB • 0xA0：0 dB • 0xA1：0.75 dB • … • 0xFF：71. 25 dB
23:16	R/W	0xA0	DVC1 数字音量控制模块 DVC1 的增益

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0xA0A00000			RX 数字音量控制 1 寄存器（RX DVC1）
位域	类型	默认值	描述
			BIT [23:19] = N, BIT [18:16] = K，delta_dB = 0.75*K+6.02*(N–20)（–119.25 dB to 71.25 dB，0.75 dB/ Step） • 0x00：静音 • 0x01：–119.25 dB • … • 0x9F：–0.75 dB • 0xA0：0 dB • 0xA1：0.75 dB • … • 0xFF：71. 25 dB
15:2	–	–	–
1	R/W	0x0	DVC2_EN DVC2 使能控制位 • 0x0：关闭 DVC • 0x1：使能 DVC 若关闭 DVC，数据信号不经过处理，旁通到下一个模块。
0	R/W	0x0	DVC1_EN DVC1 使能控制位 • 0x0：关闭 DVC • 0x1：使能 DVC 若关闭 DVC，数据信号不经过处理，旁通到下一个模块。

10.8.6.8. 0x01C TX_MIXER_CTL

默认值：0x00000000			TX Mixer 控制寄存器（TX Mixer Control）
位域	类型	默认值	描述
31	R/W	0x0	MIX0_EN MIX0 使能控制信号 • 0x0：不使能 • 0x1：使能 若 MIX0_EN = 0，MIX0 则为通路选择，MIX0_SRC_SEL 只有 0x1/0x2/0x4/0x8/0x10 有效，旁路通过所选择的信号到下一个模块。
30	R/W	0x0	MIX1_EN MIX1 使能控制信号 • 0x0：不使能 • 0x1：使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			TX Mixer 控制寄存器（TX Mixer Control）
位域	类型	默认值	描述
			若 MIX1_EN = 0，MIX1 则为通路选择，MIX1_SRC_SEL 只有 0x1/0x2/0x4/0x8/0x10 有效，旁路通过所选择的信号到下一个模块。
29	–	–	–
28:24	R/W	0x0	MIX1_GAIN_CTL Mixer1 混频源的增益控制，相应 BIT 置 1 表示 –6dB 增益使能，相应 BIT 清 0 表示无增益使能。 • BIT24：AUD_OUT_L • BIT25：AUD_OUT_R • BIT26：Reserved • BIT27：Reserved • BIT28：Reserved
23:21	–	–	–
20:16	R/W	0x0	MIX0_GAIN_CTL Mixer0 混频源的增益控制，相应 BIT 置 1 表示 –6 dB 增益使能，相应 BIT 清 0 表示无增益使能。 • BIT16：AUD_OUT_L • BIT17：AUD_OUT_R • BIT18：Reserved • BIT19：Reserved • BIT20：Reserved
15:13	–	–	–
12:8	R/W	0x0	MIX1_SRC_SEL Mixer1 混音源选择，相应 BIT 置 1 表示使能 • BIT8：AUD_OUT_L • BIT9：AUD_OUT_R • BIT10：Reserved • BIT11：Reserved • BIT12：Reserved 在旁通模式下，低 bit 的优先级最高，例如此域为 0xF，则旁通 L。
7:5	–	–	–
4:0	R/W	0x0	MIX0_SRC_SEL Mixer0 混音源选择，相应 BIT 置 1 表示使能 • BIT0：AUD_OUT_L • BIT1：AUD_OUT_R • BIT2：Reserved • BIT3：Reserved • BIT4：Reserved

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			TX Mixer 控制寄存器（TX Mixer Control）
位域	类型	默认值	描述
			在旁通模式下，低 bit 的优先级最高，例如此域为 0xF，则旁通 L。

10.8.6.9. 0x020 TX_DVC3&4_CTL

默认值：0xA0A00000			TX 数字音量控制 3 寄存器（TX DVC3）
位域	类型	默认值	描述
31:24	R/W	0xA0	DVC4 数字音量控制模块 DVC4 的增益 BIT[31:27] = N, BIT [26:24] = K，delta_dB = 0.75*K+6.02*(N–20)（–119.25 dB to 71.25 dB，0.75 dB/ Step） • 0x00：静音 • 0x01：–119.25 dB • … • 0x9F：–0.75 dB • 0xA0：0 dB • 0xA1：0.75 dB • … • 0xFF：71. 25 dB
23:16	R/W	0xA0	DVC3 数字音量控制模块 DVC3 的增益 BIT [23:19] = N, BIT [18:16] = K，（–119.25 dB to 71.25 dB，0.75 dB/ Step） • 0x00：静音 • 0x01：–119.25 dB • … • 0x9F：–0.75 dB • 0xA0：0 dB • 0xA1：0.75 dB • … • 0xFF：71. 25 dB
15:2	–	–	–
1	R/W	0x0	DVC4_EN DVC4 使能控制位 • 0x0：关闭 DVC • 0x1：使能 DVC 若关闭 DVC，数据信号不经过处理，旁通到下一个模块。
0	R/W	0x0	DVC3_EN DVC3 使能控制位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0xA0A00000			TX 数字音量控制 3 寄存器（TX DVC3）
位域	类型	默认值	描述
			• 0x0：关闭 DVC • 0x1：使能 DVC 若关闭 DVC，数据信号不经过处理，旁通到下一个模块。

10.8.6.10. 0x024 TX_PLAYBACK_CTL

默认值：0x00000300			播放控制寄存器（TX Playback Control）
位域	类型	默认值	描述
31:15	–	–	–
14:13	R/W	0x0	TX_DLT TX 上采样滤波输出的延迟时间 • 0x0：5 ms • 0x1：10 ms • 0x2：20 ms • 0x3：30 ms
12	R/W	0x0	TX_DLT_EN TX 上采样滤波输出延迟功能使能控制 • 0x0：禁用 • 0x1：使能
11	–	–	–
10:8	R/W	0x3	FLTOUT_SHIFTN 滤波输出 Shift 比特数 • 0x0：10 比特 • 0x1：11 比特 • … • 0x7：17 比特
7	–	–	–
6	R/W	0x0	EN_TX_CH1 Playback 发送通道 1 插值滤波器控制位 • 0x0：不使能 • 0x1：使能
5	R/W	0x0	EN_TX_CH0 Playback 发送通道 0 插值滤波器控制位 • 0x0：不使能 • 0x1：使能
4	R/W	0x0	PLAYBACK_INTRE_EN Playback 插值滤波器使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000300			播放控制寄存器（TX Playback Control）
位域	类型	默认值	描述
			• 0x0：关闭 • 0x1：使能
3:1	R/W	0x0	FS_OUT 音频回放输出的采样频率 当 AUD_CLK=24.576MHz 时： • 0x0：48 kHz • 0x1：32 kHz • 0x2：24 kHz • 0x3：16 kHz • 0x4：12 kHz • 0x5：8 kHz • 0x6：Reserved • 0x7：Reserved 当 AUD_CLK=22.5792MHz 时： • 0x0：44.1 kHz • 0x2：22.05 kHz • 0x4：11.025 kHz • Others：Reserved
0	R/W	0x0	TX_CLK_FRE TX 模块所选用的工作主时钟 • 0x0：24.576 MHz • 0x1：22.5792 MHz

10.8.6.11. 0x028 TX_SDM_CTL

默认值：0x01101100			TX Sigma-Delta 控制寄存器（TX Sigma-Delta Module Control）
位域	类型	默认值	描述
31:30	R/W	0x0	TX_CH1_SDM_GAIN_C1 TX Channel1 的 SDM 增益 C1 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
29:28	R/W	0x0	TX_CH1_SDM_GAIN_B1 TX Channel1 的 SDM 增益 B1 设置 • 0x0：增益为 1 • 0x1：增益为 0.5

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x01101100			TX Sigma-Delta 控制寄存器（TX Sigma-Delta Module Control）
位域	类型	默认值	描述
			• 0x2：增益为 0.25 • 0x3：增益为 0.125
27:26	R/W	0x0	TX_CH1_SDM_GAIN_A1 TX Channel1 的 SDM 增益 A1 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
25:24	R/W	0x1	TX_CH1_SDM_GAIN_C0 TX Channel1 的 SDM 增益 C0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
23:22	R/W	0x0	TX_CH1_SDM_GAIN_B0 TX Channel1 的 SDM 增益 B0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
21:20	R/W	0x1	TX_CH1_SDM_GAIN_A0 TX Channel1 的 SDM 增益 A0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
19:18	R/W	0x0	TX_CH0_SDM_GAIN_C1 TX Channel0 的 SDM 增益 C1 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
17:16	R/W	0x0	TX_CH0_SDM_GAIN_B1 TX Channel0 的 SDM 增益 B1 设置

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x01101100			TX Sigma-Delta 控制寄存器（TX Sigma-Delta Module Control）
位域	类型	默认值	描述
			• 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
15:14	R/W	0x0	TX_CH0_SDM_GAIN_A1 TX Channel0 的 SDM 增益 A1 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
13:12	R/W	0x1	TX_CH0_SDM_GAIN_C0 TX Channel0 的 SDM 增益 C0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
11:10	R/W	0x0	TX_CH0_SDM_GAIN_B0 TX Channel0 的 SDM 增益 B0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
9:8	R/W	0x1	TX_CH0_SDM_GAIN_A0 TX Channel0 的 SDM 增益 A0 设置 • 0x0：增益为 1 • 0x1：增益为 0.5 • 0x2：增益为 0.25 • 0x3：增益为 0.125
7:2	–	–	–
1	R/W	0x0	TX_CH1_SDM_EN 发送 CH1 的 Sigma-Delta Modulate 模块使能 • 0x0：不使能 • 0x1：使能
0	R/W	0x0	TX_CH0_SDM_EN 发送 CH0 的 Sigma-Delta Modulate 模块使能

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x01101100			TX Sigma-Delta 控制寄存器（TX Sigma-Delta Module Control）
位域	类型	默认值	描述
			• 0x0：不使能 • 0x1：使能

10.8.6.12. 0x02C TX_PWM_CTL

默认值：0x00130700			TX PWM 控制寄存器（TX PWM Control）
位域	类型	默认值	描述
31:29	–	–	–
28:24	R/W	0x0	PWM_FADE_FLOOR PWM FADE 占空比最小值
23:21	–	–	–
20:16	R/W	0x13	PWM_FADE_TARGET PWM FADE 占空比目标值
15	–	–	–
14:13	R/W	0x0	PWM_FADE_MODE PWM FADE 模式
12	R/W	0x0	PWM_FADE_STEP PWM FADE 步进
11:8	R/W	0x7	PWM_FADE_SPEED PWM FADE 速度
7	R/W	0x0	PWM1_FADE_EN PWM1 模块的渐变功能使能 • 0x0：不使能 • 0x1：使能
6	R/W	0x0	PWM1_MODE PWM1 模式选择 • 0x0：输出 PWM 调制信号，高电平调制输出 75% 占空比的 PWM 信号，低电平调制输出 25% 占空比的 PWM 信号，PWM 频率为 PDM 输入的采样频率。 • 0x1：直接输出 PDM 信号。
5	R/W	0x0	PWM1_DIF_EN PWM1 差分输出使能 • 0x0：不使能 • 0x1：使能 使能 PWM1 的差分功能后，SPK_OUT1 输出 PWM1 信号，SPK_OUT0 输出 PWM1 的反相信号，此时 EN 应设置为 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00130700			TX PWM 控制寄存器（TX PWM Control）
位域	类型	默认值	描述
4	R/W	0x0	PWM1_EN PWM1 模块使能位 • 0x0：PWM 模块禁止 • 0x1：PWM 模块使能
3	R/W	0x0	PWM0_FADE_EN PWM0 模块的渐变功能使能 • 0x0：不使能 • 0x1：使能
2	R/W	0x0	PWM0_MODE PWM0 模式选择 • 0x0：输出 PWM 调制信号，高电平调制输出 75%占空比的 PWM 信号，低电平调制输出 25%占空比的 PWM 信号，PWM 频率为 PDM 输入的采样频率。 • 0x1：直接输出 PDM 信号。
1	R/W	0x0	PWM0_DIF_EN PWM0 差分输出使能 • 0x0：不使能 • 0x1：使能 使能 PWM0 的差分功能后，SPK_OUT0 输出 PWM0 信号，SPK_OUT1 输出 PWM0 的反相信号，此时 EN 应设置为 0。
0	R/W	0x0	PWM0_EN PWM0 模块使能位 • 0x0：PWM 模块禁止 • 0x1：PWM 模块使能

10.8.6.13. 0x030 DMIC_RXFIFO_CTL

默认值：0x00004000			DMIC RXFIFO 控制寄存器（DMIC RXFIFO Control）
位域	类型	默认值	描述
31	R/W1AC	0x0	擦除 RXFIFO 数据，写 1 擦除 RXFIFO 数据，完成自动清 0。
30:16	–	–	–
15:8	R/W	0x40	DMIC_RXTH DMIC RX FIFO Threshold DMIC 通路的 RXFIFO 的阈值设置（单位 32bit word），当 RXFIFO 的接收的数据大于阈值，将触发中断和 DRQ 请求。
7:2	–	–	–
1	R/W	0x0	DMIC_RXFIFO_CH1_EN DMIC 的 RXFIFO 通道 1 的使能控制位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00004000			DMIC RXFIFO 控制寄存器（DMIC RXFIFO Control）
位域	类型	默认值	描述
			• 0x0：不使能 • 0x1：使能 DMIC_RXFIFO_CH1_EN = 0，此时 RXFIFO 的高 16 位数据则为 0x0000。
0	R/W	0x0	DMIC_RXFIFO_CH0_EN DMIC 的 RXFIFO 通道 0 的使能控制位 • 0x0：不使能 • 0x1：使能 DMIC_RXFIFO_CH0_EN = 0，此时 RXFIFO 的低 16 位数据则为 0x0000。

10.8.6.14. 0x034 TXFIFO_CTL

默认值：0x00004000			TXFIFO 控制寄存器（TXFIFO Control）
位域	类型	默认值	描述
31	R/W1AC	0x0	TX_FIFO_FLUSH 擦除 TXFIFO 数据，写 1 擦除 TXFIFO 数据，完成自动清 0。
30:16	–	–	–
15:8	R/W	0x40	TXFIFO_TH TX FIFO Threshold，TX FIFO 的阈值，表示 TXFIFO 剩余可用空间值，单位 32bit word。 当 TXFIFO 的剩余可用空间值小于 TH 时，则认为 TXFIFO 空，产生空中断以及 DRQ 请求。
7:3	–	–	–
2	R/W	0x0	TX_UR_DATA 在 TXFIFO 出现下溢出的时候，选择发送的数据形式 • 0x0：发送上一次的音频数据 • 0x1：发送全 0
1	R/W	0x0	TX_FIFO_CH1_EN TXFIFO 通道 1 的使能控制位 • 0x0：不使能 • 0x1：使能
0	R/W	0x0	TX_FIFO_CH0_EN TXFIFO 通道 0 的使能控制位 • 0x0：不使能 • 0x1：使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.8.6.15. 0x038 FIFO_INT_EN

默认值：0x00000000			FIFO 中断使能寄存器（FIFO Interrupt Enable）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	AUDOUT_DRQ_EN TXFIFO 空状态请求 DMA 使能位 • 0x0: 禁止 DRQ 请求 • 0x1: 使能 DRQ 请求
6	R/W	0x0	AUDOUT_UDRN_IRQ_EN TXFIFO 下溢出中断使能位 • 0x0: 禁止中断请求 • 0x1: 使能中断请求
5	R/W	0x0	AUDOUT_OVRN_IRQ_EN TXFIFO 上溢出中断使能位 • 0x0: 禁止中断请求 • 0x1: 使能中断请求
4	R/W	0x0	AUDOUT_IRQ_EN TXFIFO 空状态中断使能位 • 0x0: 禁止中断请求 • 0x1: 使能中断请求
3:0	–	–	–

10.8.6.16. 0x03C FIFO_STA

默认值：0x01800000			FIFO 状态寄存器（FIFO Status）
位域	类型	默认值	描述
31:27	–	–	–
26	R/W1C	0x0	AUDOUT_UDRN_IRQ_STA TXFIFO 下溢出产生中断的状态 • 0x0：无中断请求 • 0x1：有中断请求
25	R/W1C	0x0	AUDOUT_OVRN_IRQ_STA TXFIFO 上溢出产生中断的状态 • 0x0：无中断请求 • 0x1：有中断请求
24	R/W1C	0x1	AUDOUT_IRQ_STATXFIFO 空状态产生中断的状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x01800000			FIFO 状态寄存器（FIFO Status）
位域	类型	默认值	描述
			• 0x0：无中断请求 • 0x1：有中断请求
23:16	R	0x80	TXFIFO_SPACE_CNT TXFIFO 可用空间计数器，表示 TX FIFO 未使用的空间大小，单位 32bit word。
15:0	–	–	–

10.8.6.17. 0x040 DMIC_RXFIFO_DATA

默认值：0x00000000			RXFIFO 数据寄存器（RXFIFO Data）
位域	类型	默认值	描述
31:0	RO	0x0	DMIC_RXFIFO_DATA RXFIFO 接收到的采样点数据，从此地址可以读取接收的音频数据。 • RX Channel0 的 16-bit 为低 16 位，RX Channel0 默认为左声道。 • RX Channel1 的 16-bit 为高 16 位，RX Channel1 默认为右声道。

10.8.6.18. 0x044 DMIC_RX_CNT

默认值：0x00000000			RX 数据计数器寄存器（RX Data Counter）
位域	类型	默认值	描述
31:0	R/W	0x0	DMIC_RXFIFO_DATA_CNT DMIC RXFIFO 接收到的采样点的数量的统计，初始值可以在任意时间写入任意值。 每当有一个采样点（32 bits）从 RXFIFO 读出，DMIC RXFIFO 接收到的采样点数量计数自动加 1。

10.8.6.19. 0x048 TXFIFO_DATA

默认值：0x00000000			TXFIFO 数据寄存器（TXFIFO Data）
位域	类型	默认值	描述
31:0	WO	0x0	TXFIFO_DATA TXFIFO 发送的采样点数据，往此地址写数据进行发送。低 16 位为 TXChannel0 的 16-bit，高 16 位为 Channel1 的 16-bit。

10.8.6.20. 0x04C TX_CNT

默认值：0x00000000			TX 数据计数器寄存器（TX Data Counter）
位域	类型	默认值	描述
31:0	R/W	0x0	TXFIFO_DATA_CNT TX FIFO 发送的采样点数据的数量统计，初始值可以在任意时间写入任意值。 每当有一个采样点写入 DATA，TX FIFO 发送的采样点数据计数自动加 1。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.8.6.21. 0x058 FADE_CTL0

默认值：0x00804007			渐变控制 0 寄存器（Fade Control 0）
位域	类型	默认值	描述
31	–	–	–
30:16	R/W	0x80	FADE_STEP 音量变化步进，配合 VOL 计算渐变总时间。
15:12	R/W	0x4	FADE_SPEED 音量变化速度，2^{FADE_SPEED}，，配合 VOL 计算渐变总时间。单位为 us。
11:3	–	–	–
2	R/W	0x1	FADE_CH1_EN FADE 使能通道 1 控制位 • 0x0：不使能 • 0x1：使能
1	R/W	0x1	FADE_CH0_EN FADE 使能通道 0 控制位 • 0x0：不使能 • 0x1：使能
0	R/W	0x1	FADE _EN FADE 功能使能控制位 • 0x0：不使能 • 0x1：使能

10.8.6.22. 0x05C FADE_CTL1

默认值：0x7FFF7FFF			渐变控制 1 寄存器（Fade Control 1）
位域	类型	默认值	描述
31	–	–	–
30:16	R/W	0x7FFF	MAX_VOL 最大音量，配置为默认值即可。
15	–	–	–
14:0	R/W	0x7FFF	TARGET_VOL 目标音量，目标音量 ≤ 最大音量。 目标音量是音量渐变的目标值： • 打开播放通路时需要实现渐变，此位配置为 0x7FFF。 • 关闭播放通路时需要实现渐变，此位配置为 0x0000。 渐变过程的总时间计算公式如下： ((TARGET_VOL – 当前值)/FADE_STEP) * FADE_SPEED

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x7FFF7FFF			渐变控制 1 寄存器（Fade Control 1）
位域	类型	默认值	描述
			例如，FADE_STEP = 0x80，FADE_SPEED = 0x4，打开播放通路的渐变过程所需总时间为 ((0x7FFF–0)/0x80) * 2^4 = 4096 us。

10.8.6.23. 0x060 GLOBE_CTL

默认值：0x00000000			全局控制寄存器（Global Control）
位域	类型	默认值	描述
31:12	–	–	–
11:8	R/W	0x0	DBG_SIGNAL Debug 信号选择，选择的信号通过 PWM_OUT 输出。
7:4	R/W	0x0	DEBUG_MOD DEBUG 模式 • 0x0：DEBUG 模式不使能 • 0x1：TX 发送一个正弦信号 • 0x7：根据 signal 选择输出信号 • 0x8：TX 发送差分正弦波信号 • Others：Reserved
3	–	–	–
2	R/WAC	0x0	GLB_RST 全局复位控制信号，此位写 1 进行复位，复位完成自动清 0。
1	R/W	0x0	TX_GLBEN 发送端全局使能控制信号 • 0x0：不使能 • 0x1：使能
0	–	–	–

10.8.6.24. 0x0FC VERSION

默认值：0x00000101			Codec 版本号（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version(模块版本号) 采用 BCD 码显示，V1.1

10.9. Integrated Interchip Sound (I2S)

I2S 接口为数字音频接口，用于连接外部音频设备，实现音频数据的传输。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


10.9.1. 特性说明

- 支持 I2S 标准协议
- 支持 I2S、左对齐、右对齐、PCM（长帧/ 短帧）、TDM 格式
- 支持主/ 从模式
- 采样精度支持 8-bit ~ 32-bit
- 采样率支持 8 KHz ~ 384 KHz
- TDM 格式下输入输出均支持 16 通道的传输
- 支持 8-bit u-law 和 8-bit A-law 压缩数据
- TXFIFO 为 128 x 32bit，RXFIFO 为 64 x 32bit
- FIFO 阈值可调
- 支持 CPU 和 DMA 两种方式实现传输
- 支持 loopback 模式

ArtInChip

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.9.2. 原理框图



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.9.3. 功能描述

10.9.3.1. I2S mode

1. 图 10–64 : I2S Format：通过两通道的 TDM，即左右声道，Mode SEL = 0x1 实现。




图 10–64 I2S Format

其他配置描述如下：

- 配置寄存器 T/RX0_OFFSET=1，使采样数据滞后 LRCK 一个 BCLK 的时间长度。
- 配置寄存器 LRCK_POLARITY，选择 LRCK 左右声道的有效电平。
  - 图中为默认值。
  - 低电平为左声道。
  - 高电平为右声道

图 10–64 : I2S Format 中涉及下列关键参数，所有 I2S mode 以及 PCM mode 均适用。通过配置关键参数相应的寄存器可以满足具体的需求，关键参数及其含义如下：

- LRCK_PERIOD：LRCK 传输数据的时间长度，I2S 模式下指的是左声道或右声道的时间长度。
- SW：Slot Width，通道长度，指的是最大可采样的数据长度。
- SR：Sample Resolution，采样点精度，指的是实际采样的数据长度。

> **注：**
> 当 SR 小于 SW 时，超出 SR 长度的数据无法采集且会被填充，填充内容可通过寄存器 SEXT 配置，一般为 0。

2. 图 10–65 : Left Justified Format：通过两通道的 TDM，Mode SEL = 0x1 实现。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–65 Left Justified Format

其他配置描述如下：

- 配置寄存器 T/RX0_OFFSET=0，使采样数据无需滞后 LRCK。
- 配置寄存器 LRCK_POLARITY，选择 LRCK 左右声道的有效电平。
  - 图中为默认值。
  - 低电平为左声道。
  - 高电平为右声道。

3. 图 10–66 : Right Justified Format：通过两通道的 TDM，Mode SEL = 0x2 实现。




图 10–66 Right Justified Format

其他配置描述如下：

- 配置寄存器 LRCK_POLARITY，选择 LRCK 左右声道的有效电平。
  - 图中为默认值。
  - 低电平为左声道。
  - 高电平为右声道

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.9.3.2. PCM mode

1. 图 10–67 : PCM Short Frame Format：通过两通道的 TDM，Mode SEL = 0x0 实现。




图 10–67 PCM Short Frame Format

其他配置描述如下：

- 配置寄存器 LRCK_WIDTH = 0，使 LRCK 产生一个 BCLK 周期长度的脉冲。
- 配置 LRCK_POLARITY = 0，LRCK 的下降沿开始进行数据的传输。

2. 图 10–68 : PCM Long Frame Format：通过两通道的 TDM，Mode SEL = 0x0 实现。




图 10–68 PCM Long Frame Format

其他配置描述如下：

- 配置寄存器 LRCK_WIDTH = 1，使 LRCK 产生两个 BCLK 周期长度的脉冲。
- 配置 LRCK_POLARITY = 1，LRCK 的上升沿开始进行数据的传输。

10.9.3.3. TDM mode

I2S 接口模块输入输出均支持最大 16 通道的 TDM 模式，图 10–69 : TDM–I2S Format 和 图 10–70 : TDM–PCM Format 的时序描述如下。I2S 接口模块支持通过软件配置 TDM 模式，实现灵活改变通道数目、通道的位宽、LRCK 和 BCLK 的时序。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 10–69 TDM–I2S Format




图 10–70 TDM–PCM Format

10.9.4. 编程指南

对于播放 48 kHz、16bit 的音源数据，采用 **S 格式**进行传输，初始化配置如下：

1. 接口信号配置，I2S_CTL 寄存器相关参数值及描述如下：
   - bclk_out = 1， BCLK 为输出信号。
   - lrck_out = 1，LRCK 为输出信号。
   - dout0_en = 1，DOUT0 输出使能。
2. 格式配置，I2S 格式：
   - I2S_CTL 寄存器

     mode_sel = 0x1，I2S 模式。
   - I2S_FMT0 寄存器

     lrck_polarity = 0x0，LRCK 低电平为左声道，高电平为右声道。

     lrck_period = 0x1f ，在 S 模式下，左/右声道的数据时间长度，这里配置为 32 * BCLK。

     bclk_polarity = 0x0，DOUT 在 BCLK 的下降沿发送数据。

     sr = 0x3，采样点的数据精度为 16bit。

     sw = 0x7，通道位宽设定为 32bit，配置与 period 一致。
   - I2S_FMT1 寄存器

     tx_mls = 0x0，最高比特 MSB 先发送。

     sext = 0x0，在 sr < sw 的情况下，在低位补 0。

     tx_pdm = 0x0，线性 PCM 数据。
   - I2S_TX0CHSEL 寄存器

     tx0_offset = 0x1，1x BCLK 偏移，实现 S 格式。

     tx0_chsel = 0x1， TDM 采用 2x 通道，1 路通道作为左声道，1 路通道作为右声道。

     tx0_chen = 0x3，TDM 使能通道 0 和通道 1。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- I2S_TX0MAP1 寄存器

  tx0_ch0_map = 0x0，通道 0 映射 FIFO 读取的第一个采样点，为左声道数据。

  tx0_ch1_map = 0x1，通道 0 映射 FIFO 读取的第二个样点，为右声道数据。

对于播放 48 kHz、16bit 的音源数据，采用 **PCM 格式 Short Frame** 进行传输，初始化配置如下：

1. 接口信号配置，I2S_CTL 寄存器相关参数值及描述如下：

   - bclk_out = 1， BCLK 为输出信号。
   - lrck_out = 1，LRCK 为输出信号。
   - dout0_en = 1，DOUT0 输出使能。

2. PCM Short Frame 格式配置：

   - I2S_CTL 寄存器

     mode_sel = 0x0，PCM 模式

   - I2S_FMT0 寄存器

     pcm_fmt = 0x0，Short Frame 模式。

     lrck_polarity = 0x0，short Frame 模式下对应 LRCK 的下降沿触发数据传输。

     lrck_period = 0x3F，总的数据长度为 64x BCLK。

     bclk_polarity = 0x0，DOUT 在 BCLK 的下降沿发送数据。

     sr = 0x3，采样点的数据精度为 16bit。

     sw = 0x7，通道位宽设定为 32bit。

   - I2S_FMT1 寄存器

     tx_mls = 0x0，最高比特 MSB 先发送。

     sext = 0x0，在 sr < sw 的情况下，在低位补 0。

     tx_pdm = 0x0，线性 PCM 数据。

   - I2S_TX0CHSEL 寄存器

     tx0_offset = 0x1，1x BCLK 偏移。

     tx0_chsel = 0x1， TDM 采用 2x 通道，1 路通道作为左声道，1 路通道作为右声道。

     tx0_chen = 0x3，TDM 使能通道 0 和通道 1。

   - I2S_TX0MAP1 寄存器

     tx0_ch0_map = 0x0，通道 0 映射 FIFO 读取的第一个采样点，为左声道数据。

     tx0_ch1_map = 0x1，通道 0 映射 FIFO 读取的第二个样点，为右声道数据。

10.9.5. 寄存器列表

表 10–17 I2S 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	I2S_CTL	I2S 控制	0x000 I2S_CTL
0x004	I2S_FMT0	I2S 格式 0 寄存器	0x004 I2S_FMT0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 10–17 I2S 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x008	I2S_FMT1	I2S 格式 1 寄存器	0x008 I2S_FMT1
0x00C	I2S_INT_STS	I2S 中断状态寄存器	0x00C I2S_INT_STS
0x010	I2S_RXFIFO	I2S RXFIFO 寄存器	0x010 I2S_RXFIFO
0x014	I2S_FIFO_CTL	I2S FIFO 控制寄存器	0x014 I2S_FIFO_CTL
0x018	I2S_FIFO_STS	I2S FIFO 状态寄存器	0x018 I2S_FIFO_STS
0x01C	I2S_INT_EN	I2S 中断使能寄存器	0x01C I2S_INT_EN
0x020	I2S_TXFIFO	I2S TXFIFO 寄存器	0x020 I2S_TXFIFO
0x024	I2S_CLK_DIV	I2S 时钟分频寄存器	0x024 I2S_CLK_DIV
0x028	I2S_TX_CNT	I2S 发送计数器寄存器	0x028 I2S_TX_CNT
0x02C	I2S_RX_CNT	I2S 发送计数器寄存器	0x02C I2S_RX_CNT
0x030	I2S_CH_CFG	I2S 通道配置寄存器	0x030 I2S_CH_CFG
0x034	I2S_TX0CH_SEL	I2S TX0 通道选择寄存器	0x034 I2S_TX0CH_SEL
0x044	I2S_TX0CH_MAP0	I2S TX0 通道映射 0 寄存器	0x044 I2S_TX0CH_MAP0
0x048	I2S_TX0CH_MAP1	I2S TX0 通道映射 1 寄存器	0x048 I2S_TX0CH_MAP1
0x064	I2S_RX0CH_SEL	I2S RX0 通道选择寄存器	0x064 I2S_RX0CH_SEL
0x068	I2S_RX0CH_MAP0	I2S RX0 通道映射 0 寄存器	0x068 I2S_RX0CH_MAP0
0x06C	I2S_RX0CH_MAP1	I2S RX0 通道映射 1 寄存器	0x06C I2S_RX0CH_MAP1
0x074	VERSION	I2S 版本号	0x074 VERSION

10.9.6. 寄存器描述

10.9.6.1. 0x000 I2S_CTL

默认值：0x00060000			I2S 控制（I2S Control）
位域	类型	默认值	描述
31:19	–	–	–
18	R/W	0x1	BCLK_OUTBCLK 输出输入使能 • 0x0：BCLK 为输入信号 • 0x1：BCLK 为输出信号
17	R/W	0x1	LRCK_OUTLRCK 输出输入使能 • 0x0：LRCK 为输入信号 • 0x1：LRCK 为输出信号
16:9	–	–	–
8	R/W	0x0	DOUT0_EN • 0x0：DOUT0 关闭，高阻态 • 0x1：DOUT0 使能
7	–	–	–
6	R/W	0x0	OUT_MUTE，输出静音使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00060000			I2S 控制（I2S Control）
位域	类型	默认值	描述
			• 0x0：正常传输模式 • 0x1：DOUT 强制输出 0
5:4	R/W	0x0	Mode SEL，模式选择 • 0x0：PCM 模式(offset = 0, Long Frame 模式;offset = 1, Short Frame 模式) • 0x1：Left Mode（offset = 0，Left Justified 模式。offset = 1，I2s 模式）0x2：Right Justified 模式 0x3：Reserved
3	R/W	0x0	LOOP，Loop Back 测试 • 0x0：正常工作模式 • 0x1：Loop Back 测试模式
2	R/W	0x0	TXEN，发送模块使能 • 0x0：发送模块禁止 • 0x1：发送模块使能
1	R/W	0x0	RXEN，接收模块使能 • 0x0：接收模块禁止 • 0x1：接收模块使能
0	R/W	0x0	GEN，全局使能 • 0x0：全局模块禁止 • 0x1：全局模块使能

10.9.6.2. 0x004 I2S_FMT0

默认值：0x00000033			I2S 格式 0 寄存器（I2S Format 0）
位域	类型	默认值	描述
31	–	–	–
30	R/W	0x0	LRCK_WIDTH 选择 PCM long frame/short frame • 0x0：Short Frame 模式 • 0x1：Long Frame 模式
29:20	–	–	–
19	R/W	0x0	LRCK_POLARITY 选择 LRCK 的左右通道极性 • 0x0：I2S 模式下，LRCK 低电平表示左声道。PCM 模式下，LRCK 下降沿有效进行数据传输 • 0x1：I2S 模式下，LRCK 高电平表示左声道。PCM 模式下，LRCK 上升沿有效进行数据传输
18	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000033			I2S 格式 0 寄存器（I2S Format 0）
位域	类型	默认值	描述
17:8	R/W	0x0	LRCK_PERIOD LRCK 的数据时间长度，在 PCM 模式下，这里是左右声道的数据时间长度，在 I2S 模式下，这里是左声道或右声道的数据时间长度。 • 0x0：1x BCLK 时间长度 • 0x1：2x BCLK 时间长度 • 0x2：3x BCLK 时间长度 • … • 0x3FF：1024x BCLK 时间长度
7	R/W	0x0	BCLK_POLARITY 选择 BCLK 的工作模式 • 0：正常模式，DOUT 在 BCLK 的下降沿发送数据 • 1：反相模式，DOUT 在 BCLK 的上升沿发送数据
6:4	R/W	0x3	SR Sample Resolution 采样点精度配置 • 0x0：Reserved • 0x1：8–bit • 0x2：12–bit • 0x3：16–bit • 0x4：20–bit • 0x5：24–bit • 0x6：28–bit • 0x7：32–bit
3	R/W	0x0	EDGE_TRANSFER DOUT 和 DIN 收发数据边沿配置 • 0x0：DOUT 和 DIN 采用不同的 BCLK 边沿进行收发 • 0x1：DOUT 和 DIN 采用相同的 BCLK 边沿进行收发
2:0	R/W	0x3	SWSlot Width Select 通道位宽设定 • 0x0：Reserved • 0x1：8–bit • 0x2：12–bit • 0x3：16–bit • 0x4：20–bit • 0x5：24–bit • 0x6：28–bit • 0x7：32–bit

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.9.6.3. 0x008 I2S_FMT1

默认值：0x00000030			I2S 格式 1 寄存器（I2S Format 1）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	RX MLS MSB/ LSB First Select • 0x0：最高比特 MSB 先接收 • 0x1：最低比特 LSB 先接收
6	R/W	0x0	TX MLS MSB/ LSB First Select • 0x0：最高比特 MSB 先发送 • 0x1：最低比特 LSB 先发送
5:4	R/W	0x3	SEXT Slot 扩展方式（在 SR<Slot Width 的情况下） • 0x0：Zeros or Audio gain padding at LSB Position • 0x1：以 MSB 符号位填充 • 0x2：Reserved • 0x3：以 0 填充
3:2	R/W	0x0	RX_PDM 接收 PCM 数据模式 • 0x0：线性 PCM • 0x1：Reserved • 0x2：8-bit u-law • 0x3：8-bit A-law
1:0	R/W	0x0	TX_PDM 发送 PCM 数据模式 • 0x0：线性 PCM • 0x1：Reserved • 0x2：8-bit u-law • 0x3：8-bit A-law

10.9.6.4. 0x00C I2S_INT_STS

默认值：0x00000010			I2S 中断状态寄存器（I2S Interrupt Status）
位域	类型	默认值	描述
31:7	–	–	–
6	R/W1C	0x0	TXU_INT TXFIFO 下溢出中断

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000010			I2S 中断状态寄存器（I2S Interrupt Status）
位域	类型	默认值	描述
			• 0x0：中断未产生 • 0x1：中断产生
5	R/W1C	0x0	TXO_INT TXFIFO 上溢出中断 • 0x0：中断未产生 • 0x1：中断产生
4	R/W1C	0x1	TXE_INT TXFIFO 的空中断产生（小于触发阈值 TXTL） • 0x0：中断未产生 • 0x1：中断产生
3	–	–	–
2	R/W1C	0x0	RXU_INT RXFIFO 下溢出中断产生 • 0x0：中断未产生 • 0x1：中断产生
1	R/W1C	0x0	RXO_INT RXFIFO 上溢出中断产生 • 0x0：中断未产生 • 0x1：中断产生
0	R/W1C	0x0	RXA_INT RXFIFO 接收到有用数据（大于触发阈值 RXTL+1）中断产生 • 0x0：中断未产生 • 0x1：中断产生

10.9.6.5. 0x010 I2S_RXFIFO

默认值：0x00000000			I2S RXFIFO 寄存器（I2S RXFIFO）
位域	类型	默认值	描述
31:0	R	0x0	RX_DATA RXFIFO 的数据从这里读出，左通道先读，然后是右通道。

10.9.6.6. 0x014 I2S_FIFO_CTL

默认值：0x000400F0			I2S FIFO 控制寄存器（I2S FIFO Control）
位域	类型	默认值	描述
31:26	–	–	–
25	R/WAC	0x0	FTX

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000400F0			I2S FIFO 控制寄存器（I2S FIFO Control）
位域	类型	默认值	描述
			清除 TXFIFO，写 1 清除 TXFIFO，自动清 0
24	R/WAC	0x0	FRX 清除 RXFIFO，写 1 清除 RXFIFO，自动清 0
23:19	–	–	–
18:12	R/W	0x40	TXTL TXFIFO 触发阈值，在 TXFIFO 的数据小于 TXTL，将触发中断以及 DMA 请求。
11:10	–	–	–
9:4	R/W	0xF	RXTL RXFIFO 触发阈值，在 RXFIFO 的数据大于（RXTL+1），将触发中断以及 DMA 请求。
3	–	–	–
2	R/W	0x0	TXIMTXFIFO 输入模式 • 0x0：发送有效数据占据高位，例如 TXFIFO[31:0] = {APB_WDTATA[31:12]，12’h0} • 0x1：发送有效数据占据低位，例如 TXFIFO[31:0] = {12’h0，APB_WDTATA[19:0] }
1:0	R/W	0x0	RXOM RXFIFO 输出模式 • 0x0：RXFIFO 输出数据低位填充 0 例如 APB_RDATA = {RXFIFO[31:12]，12’h0} • 0x1：RXFIFO 输出数据高位填充 MSB 符号位 例如 APB_RDATA = {12*RXFIFO[31]，RXFIFO[31:12]} • 0x2：截取 RXFIFO 的高 16–bit 数据，低 16 位补充 0 例如 APB_RDATA = {RXFIFO[31:16]，16’h0} • 0x3：截取 RXFIFO 的低 16–bit 数据，高 16 位补充 MSB 例如 APB_RDATA = {16*RXFIFO[31]，RXFIFO[31:16]}

10.9.6.7. 0x018 I2S_FIFO_STS

默认值：0x10800000			I2S FIFO 状态寄存器（I2S FIFO Status）
位域	类型	默认值	描述
31:29	–	–	–
28	R	0x1	TXE TX FIFO 空状态 • 0x0：TXFIFO 空间满，无空间存放新的采样点数据 • 0x1：TXFIFO 空间未满，可以存放多于 1 个采样点数据（大于 1word）
27:24	–	–	–
23:16	R	0x0	TXE_CNT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x10800000			I2S FIFO 状态寄存器（I2S FIFO Status）
位域	类型	默认值	描述
			TX FIFO 可用空间（Word）计数
15:9	–	–	–
8	R	0x0	RXA RXFIFO 接收有用数据状态 • 0x0：RXFIFO 没有可用的数据 • 0x1：FIFO 存在超过 1 个采样点数据（大于 1word）
7	–	–	–
6:0	R	0x0	RXA_CNT RXFIFO 接收的有用数据（Word）计数

10.9.6.8. 0x01C I2S_INT_EN

默认值：0x00000000			I2S 中断使能寄存器（I2S Interrupt Enable）
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	TX_DRQ_EN TXFIFO 发送数据的 DRQ 请求 • 0x0：禁止请求 • 0x1：使能请求
6	R/W	0x0	TXUI_EN TXFIFO 发送数据下溢出中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断
5	R/W	0x0	TXOI_EN TXFIFO 发送数据上溢出中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断
4	R/W	0x0	TXEI_EN TXFIFO 发送数据空中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断
3	R/W	0x0	RX_DRQ RXFIFO 接收有用数据的 DRQ 请求 • 0x0：禁止请求 • 0x1：使能请求

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S 中断使能寄存器（I2S Interrupt Enable）
位域	类型	默认值	描述
2	R/W	0x0	RXUI_EN RXFIFO 接收数据下溢出中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断
1	R/W	0x0	RXOI_EN RXFIFO 接收数据上溢出中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断
0	R/W	0x0	RXAI_EN RXFIFO 接收有用数据中断 INT 使能 • 0x0：禁止中断 • 0x1：使能中断

10.9.6.9. 0x020 I2S_TXFIFO

默认值：0x00000000			I2S TXFIFO 寄存器（I2S TXFIFO）
位域	类型	默认值	描述
31:0	W	0x0	TX_DATA TXFIFO 的数据需从这里写入，左通道的数据先写，然后是右通道的数据。

10.9.6.10. 0x024 I2S_CLK_DIV

默认值：0x00000000			I2S 时钟分频寄存器（I2S Clock Divide）
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	MCLKO_EN 使能 MCLK 输出 • 0x0：MCLK 禁止输出 • 0x1：MCLK 使能输出
7:4	R/W	0x0	BCLKDIV BCLK 的分频系数 • 0x0：Reserved • 0x1：除 1 • 0x2：除 2 • 0x3：除 4 • 0x4：除 6 • 0x5：除 8 • 0x6：除 12

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S 时钟分频寄存器（I2S Clock Divide）
位域	类型	默认值	描述
			• 0x7：除 16 • 0x8：除 24 • 0x9：除 32 • 0xA：除 48 • 0xB：除 64 • 0xC：除 96 • 0xD：除 128 • 0xE：除 176 • 0xF：除 192
3:0	R/W	0x0	MCLKDIV MCLK 分频系数 • 0x0：Reserved • 0x1：除 1 • 0x2：除 2 • 0x3：除 4 • 0x4：除 6 • 0x5：除 8 • 0x6：除 12 • 0x7：除 16 • 0x8：除 24 • 0x9：除 32 • 0xA：除 48 • 0xB：除 64 • 0xC：除 96 • 0xD：除 128 • 0xE：除 176 • 0xF：除 192

10.9.6.11. 0x028 I2S_TX_CNT

默认值：0x00000000			I2S 发送计数器寄存器（I2S Transmit Counter）
位域	类型	默认值	描述
31:9	R/W	0x0	TX_CNT TX Sample Counter，传送至 TXFIFO 的采样点数据的计数器。当一个采样点写入 TXFIFO，这里自增 1。这里可以在任意时间写入任意初始值。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

10.9.6.12. 0x02C I2S_RX_CNT

默认值：0x00000000			I2S 发送计数器寄存器（I2S Transmit Counter）
位域	类型	默认值	描述
31:9	R/W	0x0	RX_CNT RX Sample Counter，传送至 RXFIFO 的采样点数据的计数器。当一个采样点写入 RXFIFO，这里自增 1。这里可以在任意时间写入任意初始值。

10.9.6.13. 0x030 I2S_CH_CFG

默认值：0x00000000			I2S 通道配置寄存器（I2S Channel Configure）
位域	类型	默认值	描述
31:10	–	–	–
9	R/W	0x0	TX_SLOT_HIZ • 0x0：Normal mode for the last half cycle of BCLK in the slot • 0x1：Turn to Hi-Z state for the last half cycle of BCLK in the slot
8	R/W	0x0	TX_STATE 在不需要的 Slot 上发送 0/设置高阻态 • 0x0：在不需要传输的 slot 上发送 0 • 0x1：在不需要传输的 slot 上设置高阻态
7:4	R/W	0x0	RX_SLOT_NUMRX 的 SLOT 数量 • 0x0：1x SLOT • 0x1：2x SLOT • … • 0xF：16x SLOT
3:0	R/W	0x0	TX_SLOT_NUMTX 的 SLOT 数量 • 0x0：1x SLOT • 0x1：2x SLOT • … • 0xF：16x SLOT

10.9.6.14. 0x034 I2S_TX0CH_SEL

默认值：0x00000000			I2S TX0 通道选择寄存器（I2S TX0 Channel Select）
位域	类型	默认值	描述
31:22	–	–	–
21:20	R/W	0x0	TX0_OFFSET 配置 DATA 与 LRCK 的偏移量，单位为 BCLK • 0x0：无偏移 • 0x1：1x BCLK 偏移

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S TX0 通道选择寄存器（I2S TX0 Channel Select）
位域	类型	默认值	描述
			• 0x2：2x BCLK 偏移 • 0x3：3x BCLK 偏移
19:16	R/W	0x0	TX0_CHSEL 配置 TX0 的 TDM 模式通道数量 • 0x0：1x 通道 • 0x1：2x 通道 • … • 0xF：16x 通道
15:0	R/W	0x0	TX0_CHEN 配置 TX0 的 TDM 模式通道使能，BIT[15:0] 分别对应通道 15~0 的使能。 • 0x0：通道禁止 • 0x1：通道使能

10.9.6.15. 0x044 I2S_TX0CH_MAP0

默认值：0x00000000			I2S TX0 通道映射 0 寄存器（I2S TX0 Channel Map0）
位域	类型	默认值	描述
31:28	R/W	0x0	TX0_CH15_MAP TX0 CH15 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
27:24	R/W	0x0	TX0_CH14_MAP TX0 CH14 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
23:20	R/W	0x0	TX0_CH13_MAP TX0 CH13 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
19:16	R/W	0x0	TX0_CH12_MAP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S TX0 通道映射 0 寄存器（I2S TX0 Channel Map0）
位域	类型	默认值	描述
			TX0 CH12 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
15:12	R/W	0x0	TX0_CH11_MAP TX0 CH11 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
11:8	R/W	0x0	TX0_CH10_MAP TX0 CH10 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
7:4	R/W	0x0	TX0_CH9_MAP TX0 CH9 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
3:0	R/W	0x0	TX0_CH8_MAP TX0 CH8 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

10.9.6.16. 0x048 I2S_TX0CH_MAP1

默认值：0x00000000			I2S TX0 通道映射 1 寄存器（I2S TX0 Channel Map1）
位域	类型	默认值	描述
31:28	R/W	0x0	TX0_CH7_MAP TX0 CH7 的通道映射

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S TX0 通道映射 1 寄存器（I2S TX0 Channel Map1）
位域	类型	默认值	描述
			• 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
27:24	R/W	0x0	TX0_CH6_MAP TX0 CH6 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
23:20	R/W	0x0	TX0_CH5_MAP TX0 CH5 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
19:16	R/W	0x0	TX0_CH4_MAP TX0 CH4 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
15:12	R/W	0x0	TX0_CH3_MAP TX0 CH3 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
11:8	R/W	0x0	TX0_CH2_MAP TX0 CH2 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S TX0 通道映射 1 寄存器（I2S TX0 Channel Map1）
位域	类型	默认值	描述
7:4	R/W	0x0	TX0_CH1_MAP TX0 CH1 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
3:0	R/W	0x0	TX0_CH0_MAP TX0 CH0 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

10.9.6.17. 0x064 I2S_RX0CH_SEL

默认值：0x00000000			I2S RX0 通道选择寄存器（I2S RX0 Channel Select）
位域	类型	默认值	描述
31:22	–	–	–
21:20	R/W	0x0	RX0_OFFSET 配置 DATA 与 LRCK 的偏移量，单位为 BCLK • 0x0：无偏移 • 0x1：1x BCLK 偏移 • 0x2：2x BCLK 偏移 • 0x3：3x BCLK 偏移
19:16	R/W	0x0	RX0_CHSEL 配置 RX0 的 TDM 模式通道数量 • 0x0：1x 通道 • 0x1：2x 通道 • … • 0xF：16x 通道
15:0	–	–	–

10.9.6.18. 0x068 I2S_RX0CH_MAP0

默认值：0x00000000			I2S RX0 通道映射 0 寄存器（I2S RX0 Channel Map0）
位域	类型	默认值	描述
31:28	R/W	0x0	RX0_CH15_MAP RX0 CH15 的通道映射

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S RX0 通道映射 0 寄存器（I2S RX0 Channel Map0）
位域	类型	默认值	描述
			• 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
27:24	R/W	0x0	RX0_CH14_MAP RX0 CH14 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
23:20	R/W	0x0	RX0_CH13_MAP RX0 CH13 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
19:16	R/W	0x0	RX0_CH12_MAP RX0 CH12 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
15:12	R/W	0x0	RX0_CH11_MAP RX0 CH11 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
11:8	R/W	0x0	RX0_CH10_MAP RX0 CH10 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S RX0 通道映射 0 寄存器（I2S RX0 Channel Map0）
位域	类型	默认值	描述
7:4	R/W	0x0	RX0_CH9_MAP RX0 CH9 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
3:0	R/W	0x0	RX0_CH8_MAP RX0 CH8 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

10.9.6.19. 0x06C I2S_RX0CH_MAP1

默认值：0x00000000			I2S RX0 通道映射 1 寄存器（I2S RX0 Channel Map1）
位域	类型	默认值	描述
31:28	R/W	0x0	RX0_CH7_MAP RX0 CH7 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
27:24	R/W	0x0	RX0_CH6_MAP RX0 CH6 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
23:20	R/W	0x0	RX0_CH5_MA PRX0 CH5 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
19:16	R/W	0x0	RX0_CH4_MAP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2S RX0 通道映射 1 寄存器（I2S RX0 Channel Map1）
位域	类型	默认值	描述
			RX0 CH4 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
15:12	R/W	0x0	RX0_CH3_MAP RX0 CH3 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
11:8	R/W	0x0	RX0_CH2_MAP RX0 CH2 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
7:4	R/W	0x0	RX0_CH1_MAP RX0 CH1 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据
3:0	R/W	0x0	RX0_CH0_MAP RX0 CH0 的通道映射 • 0x0：第 1 个采样点数据 • 0x1：第 2 个采样点数据 • … • 0xF：第 16 个采样点数据

10.9.6.20. 0x074 VERSION

默认值：0x00000100			I2S 版本号（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000100	Version (模块版本号)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000100			I2S 版本号（VERSION）
位域	类型	默认值	描述
			采用 BCD 码显示，V1.0

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11. 计时器

11.1. Generic Timer Controller (GTC)


General Timer Counter (GTC) 通用计数器模块，为 CPU 提供基础时钟。GTC 模块输出计数值为 52 bits，计数的最高频率（基频）为 4 MHz，计数周期约为 35 年。

GTC 模块输出为 52 bits，但 CPU 输入为 64 bits，因此计数值高位寄存器的高 12 bits 固定为 0。

11.1.1. 特性说明

- 总线时钟 PCLK 的频率可选，但必须为 4 MHz 的整数倍频，例如 12 MHz/ 24 MHz/ 48 MHz/ 60 MHz 等
- 计数器最高计数频率（基频）为 4 MHz，计数精度为 0.25 MHz，即 250 ns
- 计数时钟频率误差不超过 10 s/24 h，约为 100 ppm
- 计数器位宽为 52 bits，计数周期约 35 年
- 计数频率可选，4 MHz/ 1 MHz/ 250 KHz
- 不同的计数频率，计数精度不变，例如 4 MHz 每周期增加 1，1 MHz 每周期增加 4，250 KHz 则每周期增加 16
- 52 bits 计数值以格雷码 (Gray Code) 编码方式输出
- 复位后模块计数从 0 开始，并且仅支持增量计数

11.1.2. 原理框图



11.1.3. 寄存器列表

表 11-1 GTC 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x0000	GTC_CNTCR	GTC 计数器控制	0x0000 GTC_CNTCR
0x0004	GTC_CNTSR	GTC 计数器控制	0x0004 GTC_CNTSR
0x0008	GTC_CNTVL	GTC 计数值低位	0x0008 GTC_CNTVL
0x000C	GTC_CNTVH	GTC 计数值高位	0x000C GTC_CNTVH

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 11–1 GTC 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x0020	GTC_CNTFID0	GTC 计数频率 ID0	0x0020 GTC_CNTFID0
0x0024	GTC_CNTFID1	GTC 计数频率 ID1	0x0024 GTC_CNTFID1
0x0028	GTC_CNTFID2	GTC 计数频率 ID2	0x0028 GTC_CNTFID2
0x002C	GTC_CNTFID3	GTC 计数频率 ID3	0x002C GTC_CNTFID3
0x00C0	GTC_CONFG	GTC 配置	0x00C0 GTC_CONFG
0x0FFC	GTC_VERSION	GTC 版本	0x0FFC GTC_VERSION

11.1.4. 寄存器描述

11.1.4.1. 0x0000 GTC_CNTCR

默认值：0x00000000			GTC 计数器控制 (GTC Counter Control)
位域	类型	默认值	描述
31:10	–	–	–
9:8	R/W	0x0	FCREQ 计数频率调整请求，本字段控制计数器计数频率选择： • 0：计数频率为基频 4 MHz • 1：计数频率为 1 MHz • 2：计数频率为 250 KHz • 3：未定义 写入新的值后，GTC 模块会切换计数频率，可通过查询状态寄存器 CNTSR 的 FCACK 确认是否切换完成。
7:2	–	–	–
1	R/W	0x0	CNT_ON_DBG 调试模式下继续计时 • 0：暂停计时 • 1：继续计时
0	R/W	0x0	EN 使能控制，仅控制计数器是否正常工作，不会复位计数器的其他配置。 • 0：计数器模块停止工作 • 1：计数器模块正常工作

11.1.4.2. 0x0004 GTC_CNTSR

默认值：0x00000000			GTC 计数器控制 (GTC Counter Control)
位域	类型	默认值	描述
31:10	–	–	–
9:8	RO	0x0	FCACK 当前计数频率 显示正在使用的计数频率点,可以通过查询本字段确定频率切换是否完成。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GTC 计数器控制 (GTC Counter Control)
位域	类型	默认值	描述
			• 0：当前计数频率为基频 4 MHz • 1：当前计数频率为 1 MHz • 2：当前计数频率为 250 KHz • 3：未定义
7:1	–	–	–
0	–	–	–

11.1.4.3. 0x0008 GTC_CNTVL

默认值：0x00000000			GTC 计数值低位 (GTC Counter Value Low)
位域	类型	默认值	描述
31:0	R/W	0x00000000	CNTVL 计数值低位 显示计数器的低 32 bits。 • 计数频率为 250 KHz 时，计数值保持低 4 bits 恒定为 0。 • 计数频率为 1 MHz 时，计数值保持低 2 bits 恒定为 0。 **计数器使能后，本寄存器禁止写操作。** **模块复位后，本寄存器清零。**

11.1.4.4. 0x000C GTC_CNTVH

默认值：0x00000000			GTC 计数值高位 (GTC Counter Value High)
位域	类型	默认值	描述
31:20	–	–	–
19:0	R/W	0x000000	CNTVH 计数值高位 本寄存器显示 52–bit 计数器的高 20 bits。 **计数器使能后，本寄存器禁止写操作。** **模块复位后，本寄存器清零。**

11.1.4.5. 0x0020 GTC_CNTFID0

默认值：0x003D0900			GTC 计数频率 ID0 (GTC Counter Frequencey ID0)
位域	类型	默认值	描述
31:0	RO	0x003D0900	CNTFID0 计数频率 0，单位为 Hz 保存计数器的计数频率 0 的频率值，即 4 MHz。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.1.4.6. 0x0024 GTC_CNTFID1

默认值：0x000F4240			GTC 计数频率 ID1 (GTC Counter Frequencey ID1)
位域	类型	默认值	描述
31:0	RO	0x000F4240	CNTFID1 计数频率 1，单位为 Hz 保存计数器的计数频率 1 的频率值，即 1 MHz。

11.1.4.7. 0x0028 GTC_CNTFID2

默认值：0x0003D090			GTC 计数频率 ID2 (GTC Counter Frequencey ID2)
位域	类型	默认值	描述
31:0	RO	0x0003D090	CNTFID2 计数频率 2，单位为 Hz 保存计数器的计数频率 2 的频率值，即 250 KHz。

11.1.4.8. 0x002C GTC_CNTFID3

默认值：0x00000000			GTC 计数频率 ID3 (GTC Counter Frequencey ID3)
位域	类型	默认值	描述
31:0	RO	0x00000000	CNTFID3 计数频率 3

11.1.4.9. 0x00C0 GTC_CONFG

默认值：0x00000600			GTC 配置
位域	类型	默认值	描述
31:13	–	–	–
12:8	R/W	0x06	FDIV 总线时钟/计数基频，即 PCLK 与基频 4 MHz 的分频系数。 APB 总线时钟 PCLK 默认为 24 MHz，FDIV 可以采用默认值 6。
7:0	–	–	–

11.1.4.10. 0x0FFC GTC_VERSION

默认值：0x00000100			GTC 版本 (Version)
位域	类型	默认值	描述
31:0	R/W	0x00000100	VERSION 模块版本，V1.0

11.2. Watch Dog (WDOG)


Watch Dog (WDOG) 由一个 32 位计时器进行计数产生信号，用于监控系统。CPU 正常运行时，当计时器达到清零阈值后，可通过 CPU 操作定时清除 WDOG 计时器，保证 WDOG 模块不会超时并触发复位。当 WDOG 计时器先后达到中断和复位阈值时，WDOG 模块就会产生中断和复位。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.2.1. 特性说明

- 固定 32K 时钟源输入，来源于 24 MHz 晶体，经过 750 分频
- 内部实现一个 32 位计时器，计时单位为一个 32K 时钟周期
- 实现两个信号输出，分别用于产生系统复位和中断信号
- 通过指令方式复位计时器和切换超时配置，支持写入窗口设置
- 调试模式下，可配置暂停计时或继续计时

11.2.2. 原理框图



11.2.3. 功能描述

11.2.3.1. WDOG 工作流程

图 11–1 : WDOG 工作流程涉及以下参数和步骤：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 11–1 WDOG 工作流程

1. 计时器使能 (CNT_EN = 1) 并开始计时。计时以每个 32K 时钟周期为单位加一。

   使能计时器后，建议用户切换为写保护模式，具体配置可查看寄存器写保护功能。

2. 计时器达到清零阈值 (CNT > CLR_THD)。

   - 如系统运行正常，即可通过 CPU 执行 OP_CNT_CLR 对计时器进行清零。此时不会产生中断或者复位。

     关于 OP_CNT_CLR 的操作说明，可查看 功能描述。

   - 如系统出现异常，无法通过 CPU 对计时器进行清零，则计时器继续计时：

     注：
     为了最大化防止以下中断或复位情况中 WDOG 功能被关闭，可设置寄存器写保护功能。

     a. 计时器先达到中断阈值 (CNT > IRQ_THD)：计时器产生 CLR TIMEOUT_IRQ 中断，保存异常现场，该中断可被清除。

     b. 计时器达到复位阈值 (CNT > RST_THD)：计时器产生复位，复位整个系统。

        如需系统强制复位，设置 RST_THD 的值为较小值（例如 32），并执行 OP_CNT_CLR 进行复位。

11.2.3.2. 寄存器写保护功能

WDOG 具有寄存器写保护功能，针对异常状态下处理器的未知行为，以防止 WDOG 功能被关闭。寄存器写保护功能使能后，只有 OP 寄存器和 IRQ_STA 寄存器可被访问，只能执行 OP 指令和清中断操作。关于 OP 指令的详细说明，可查看 功能描述。

寄存器写保护功能具有多种模式，可通过 REG_WR_DIS 位域进行配置，具体模式和配置说明如下：

注：
关于 REG_WR_DIS 的说明，可查看寄存器描述。

- 写允许 (REG_WR_DIS = 0)：正常写寄存器，在 WDOG 初始化时使用。

  设置 CNT_EN = 1 后建议切换为写失效模式。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 写保护 (REG_WR_DIS = 1/2)：在需要动态配置 WDOG 的方案中使用。

  配置此寄存器前需先执行 OP_WR_EN，寄存器配置完成后再配置 REG_WR_DIS = 1/2，可以保护异常下不被误写。

- 写失效 (REG_WR_DIS = 3)：在无需动态配置 WDOG 方案中使用。

  配置完成后设置 CNT_EN = 1 && REG_WR_DIS = 3，运行期间配置不再被改写。

如有多场景需求且无需进行动态配置参数，可在初始化时完成多个场景配置后，设置 REG_WR_DIS = 3，应用过程只需要进行场景切换。 场景切换详细描述见场景切换。

11.2.3.3. 场景切换

WDOG 是基于 CLR_THD、IRQ_THD 和 RST_THD 三个参数为一组配置工作的，每个参数各有四个参数寄存器，用 n 进行区分，n = 0 ~ 3，详情可查看对应的寄存器描述。通过设置参数寄存器，可组成不同的场景配置。WDOG 可支持保存最多四种组合场景，切换场景的 OP 指令分别为 OP_SW_CFG0、OP_SW_CFG1、OP_SW_CFG2 和 OP_SW_CFG3。

进行场景切换需要执行 OP 指令：

1. 执行 OP_SW_CFGn (n=0~3) 切换到配置好的第 n 个场景。

   若只需要一种场景，为了最大化防止异常情况下误切换了场景，可以把四个场景配置为相同参数。

2. 执行 OP_CNT_CLR 将计数器清零。

   新的一轮计数将按照新的场景参数运行。

关于 OP 指令的详细说明，可查看操作指令。

11.2.3.4. 操作指令

OP 寄存器是写失效下唯一可以进行写操作的寄存器， 通过连续两个写操作数与序列匹配，启动对应的指令。

现有支持指令如下表所示：

表 11–2 OP 指令定义

指令操作	指令名称	写操作数序列	备注
计时清零	OP_CNT_CLR	0xA1C55555 → 0xA1CAAAAA	需要满足 CNT > CLR_THD，操作才生效。
切换到配置 0	OP_SW_CFG0	0xA1C5A5A0 → 0xA1CA5A50	–
切换到配置 1	OP_SW_CFG1	0xA1C5A5A1 → 0xA1CA5A51	–
切换到配置 2	OP_SW_CFG2	0xA1C5A5A2 → 0xA1CA5A52	–
切换到配置 3	OP_SW_CFG3	0xA1C5A5A3 → 0xA1CA5A53	–
写使能	OP_WR_EN	0xA1C99999 → 0xA1C66666	在 REG_WR_DIS = 3 下无效。

11.2.4. 寄存器列表

表 11–3 WDOG 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	WDOG_CTL	看门狗控制	0x000 WDOG_CTL
0x004	WDOG_CNT	看门狗计时器	0x004 WDOG_CNT
0x008	IRQ_EN	中断使能	0x008 IRQ_EN
0x00C	IRQ_STA	中断状态	0x00C IRQ_STA
0x040	CLR_THDn	清除阈值	0x040+n*0x10(n=0~3) CLR_THDn
0x044	IRQ_THDn	中断阈值	0x044+n*0x10(n=0~3) IRQ_THDn
0x048	RST_THDn	复位阈值	0x048+n*0x10(n=0~3) RST_THDn

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 11–3 WDOG 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x0E8	WDOG_OP	看门狗指令	0x0E8 WDOG_OP
0xFFC	WDOG_VER	看门狗版本	0xFFC WDOG_VER

11.2.5. 寄存器描述

11.2.5.1. 0x000 WDOG_CTL

默认值：0x00000000			看门狗控制 (Watch Dog Control)
位域	类型	默认值	描述
31:30	–	–	–
29:28	R/W	0x0	REG_WR_DIS 寄存器写失效 • 0：写允许 • 1：写保护。可通过 OP_WR_EN 回到允许写。除了 OP 寄存器，其他寄存器都不可写，可执行 OP 写使能将该寄存器清零。 • 2：写保护。可通过 OP_WR_EN 回到允许写。除了 OP 寄存器，其他寄存器都不可写，可执行 OP 写使能将该寄存器清零。 • 3：写失效，除了 OP 寄存器，其他寄存器都不可写。只能通过复位将寄存器清零，回到允许写。
27:24	RO	0x0	CFG_ID 配置场景 ID **配置当前使用的场景，复位后使用配置 0**
23:2	–	–	–
1	R/W	0x0	DBG_CNT_CONTINUE CPU 在调试模式下计时继续 • 0：计时暂停 • 1：计时继续 **调试信号来源于处理器，如连接仿真器后进入调试模式。**
0	R/W	0x0	CNT_EN 计时使能 • 0：计时暂停 • 1：计时启动

11.2.5.2. 0x004 WDOG_CNT

默认值：0x00000000			看门狗计时器 (Watch Dog Counter)
位域	类型	默认值	描述
31:0	R	0x0	WDOG_CNT 当前计时器值，单位为一个 32K 时钟周期

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			看门狗计时器 (Watch Dog Counter)
位域	类型	默认值	描述
			注： • CNT 每个计时时钟周期更新一次。 • 执行 OP_CLR_CNT 后需要等待一个 32K 时钟周期，才能保证该值被清零。

11.2.5.3. 0x008 IRQ_EN

默认值：0x00000000			中断使能 (Interrupt Request Enable)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0	TIMEOUT_IRQ_EN 超时中断使能

11.2.5.4. 0x00C IRQ_STA

默认值：0x00000000			中断状态 (Interrupt Request Status)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W1C	0	TIMEOUT_IRQ_STA 超时中断状态

11.2.5.5. 0x040+n*0x10(n=0~3) CLR_THDn

默认值：0x00000000			清除阈值 (Clear Threshold)
位域	类型	默认值	描述
31:0	R/W	0	CLR_THDn 当计时大于该值，计时清零操作才能生效。

11.2.5.6. 0x044+n*0x10(n=0~3) IRQ_THDn

默认值：0x00000000			中断阈值 (Interrupt Request Threshold)
位域	类型	默认值	描述
31:0	R/W	0x27100	IRQ_THDn 当计时大于该值，产生中断信号。

11.2.5.7. 0x048+n*0x10(n=0~3) RST_THDn

默认值：0x00000000			复位阈值 (Reset Threshold)
位域	类型	默认值	描述
31:0	R/W	0x4e200	RST_THDn 当计时大于该值，产生系统复位。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.2.5.8. 0x0E8 WDOG_OP

默认值：0x00000000			看门狗指令 (Watch Dog Operator)
位域	类型	默认值	描述
31:0	R/W	0x0	WDOG_OP 指令寄存器，详细说明见操作指令。

11.2.5.9. 0xFFC WDOG_VER

默认值：0x00000100			看门狗版本（Watch Dog Version）
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION 模块版本，V1.0

11.3. Real Time Clock (RTC)

Real Time Clock (RTC) 模块用于日历时间保持：在离线情况下，可以提供本地日历和时间参考。 在断电场景下，通过备用电池供电，可以一直计数和保持时间。同时，RTC 还具有闹钟唤醒功能。

11.3.1. 特性说明

- 以秒为单位，最大可支持 100 年计时跨度
- 计时需外挂 32.768 KHz 无源晶振
- 计时精度可进行数字微调，微调步进为 ± 1 ppm (part per million)，最大微调范围为 ± 975 ppm
- 一路闹钟设置，软件可拓展多路，闹钟精确到秒
- 关机场景使用 VCOIN 供电，可外挂 3 V 纽扣电池或法拉电容
- 开机场景使用 VCC33_RTC (VCC33_IO) 供电
- 一个可配置输入输出引脚，支持 5 V 上拉电压，可当 IO 输入输出使用，或闹钟开机，或 32K 时钟输出
- 128 bits 寄存器用于系统数据备份，如掉电重点保护数据
- 数字电路和晶振可共用一个 LDO11 供电，在低功耗模式下可配置为 0.9 V
- RTC 最低功耗配置下，工作电流约为 2 uA。 芯片最大偏差下工作电流不大于 3 uA

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.3.2. 原理框图




图 11–2 RTC 原理框图

11.3.3. 功能描述

11.3.3.1. 精度校准

RTC 通过 PCNT 产生周期为一秒左右、高电平宽度为一个 clk1k 时钟周期的脉冲信号， 由该信号对 TCNT 进行时间计时。调整脉冲信号的周期，即可微调约为 1ppm 精度。

如 图 11–3 : RTC 校准原理 所示：

- 一行代表一个 PCNT 计时周期。
- 黄色为标准时间，每个计时周期为 1024 个 clk1k 周期。
- 红色为 cali_dir = 1，即为加快时间，每个计时周期为 1023 个 clk1k 时间。
- 绿色为 cali_dir = 0， 即为放慢时间，每个计时周期为 1025 个 clk1k 时间。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 11–3 RTC 校准原理

1024 个 TCNT 的计时周期，约为 1024 秒，即为一个校准循环周期， 可调最小单位为一个 clk1k 时间，约为一毫秒，即实现精度为 1 ppm 的调整。 由于 cali_value 可配范围为 0 ~ 1023，即最大可实现 ± 976 ppm 调整。图 11–4 : PCNT 校准时序 中可见 PCNT 值的加速和放慢示意图，其中 p1s 固定在 PCNT = 1023 产生。




图 11–4 PCNT 校准时序

综上描述，校准电路是以 1/1024 秒的基准进行，每个秒计数周期存在三种：

- 1023：计时加快
- 1024：正常计时
- 1025：计时放慢

每 1024 个秒计数周期为一个校准周期，校准后计数周期为：

cali_per = 1/1024*(1024+cali_dir)*cali_val+1/1024*1024*(1024–cali_val) = 1024+cali_dir*cali_val/1024

即校准精度为 cali_per/1024–1 = (cali_dir*cali_val)/(1024*1024)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.3.3.2. 闹钟

RTC 闹钟模块每秒进行一次检查：

- 当 RTC_TCNT_VAL == RTC_ALARM 时，对 ALARM_IRQ_STA 置位。
- 当中断状态位被清除后下一秒到来时，RTC_TCNT_VAL ≠ RTC_ALARM，即不会再触发中断。

RTC 闹钟软件清零机制：执行写 1 清零且会立即执行清零，无需按秒同步。

RTC 模块实时时间时以秒为单位计数，系统需要获得年月日时分秒时间，需要经过软件运算换算。 当使用闹钟功能时，也需要换算为以秒为单位的数值，设置到对应的寄存器。

硬件只支持一个闹钟设置，并且每次设置都是一次性的，一旦产生了中断，上一次设置的闹钟就被自动取消了。 如果存在多个闹钟，需要软件上保持并记录一个队列。 在软件初次设置闹钟时，软件需要将最靠近的闹钟值设置到寄存器，并在响应闹钟后，立即将最近的下一个闹钟值设置到寄存器。 如果需要每天固定时间产生闹钟，即需要软件进行每天重新设置。

11.3.3.3. 电源

为了保持关机下计数，在关机场景下，RTC 模块采用纽扣电池或法拉电容供电，从 VCOIN 引脚直接输入。 为了最大化纽扣电池使用寿命，在开机后，内部电源开关会自动切换到 VCC33_IO 进行供电，但注意 VCC33_IO 电源不会对 VCOIN 电源进行充电。

如图 11–2 : RTC 原理框图 所示，RTC 模块提供两路供电输入，关机电源输入 VCOIN 和开机电源输入 RTC， RTC 模块供电选择由内部硬件开关自动切换完成，切换的条件是另外一路供电比当前供电的电压更高。

11.3.4. 编程指南

11.3.4.1. 时间设置流程

1. 设置时间，RTC_TIME: TIME_SET 设置为对应时间值，注意以秒为单位
2. 设置初始化标志，RTC_CTL:TCNT_INIT = 1
3. 重新计时，RTC_CTL:TCNT_EN = 1

此时硬件电路会自动将 TIME_SET 初始化到 TCNT，并开始计时。 完成初始后硬件自动将 TCNT_INIT 清零。

11.3.4.2. 闹钟设置流程

1. 关闭闹钟，RTC_CTL: ALARM_EN = 0
2. 设置闹钟，RTC_ALARM: ALARM_SET 设置为对应闹钟值，注意以秒为单位
3. 打开闹钟，RTC_CTL: ALARM_EN = 1

11.3.4.3. 校准设置流程

建议直接设置校准值，注意每次设置后会导致设置后的 1 秒内会有 1 ms 以内的偏差。

11.3.4.4. 低功耗设置流程

低功耗模式设置流程如下：

1. 解锁写操作。
2. 输出负载关闭，除去片内电阻功耗，LDO11 低功耗模式使能。
3. 设置 LDO18 输出为 1.2 V，电压降到最低电压。
4. 设置 LDO11 输出为 0.9 V，电压降到最低电压。
5. 设置 LDO11 到 XTAL32K 开关打开，LDO11 电压同步给晶振供电。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

6. 设置 LDO18 关闭，功耗降到最低。

7. 锁定写操作

11.3.5. 寄存器列表

表 11–4 RTC 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	RTC_CTL	RTC 控制	0x000 RTC_CTL
0x004	RTC_INIT	RTC 初始化	0x004 RTC_INIT
0x008	RTC_IRQ_EN	RTC 中断使能	0x008 RTC_IRQ_EN
0x00C	RTC_IRQ_STA	RTC 中断状态	0x00C RTC_IRQ_STA
0x020~0x02C	RTC_TIME	RTC 时间	0x020~0x02C RTC_TIME
0x030~0x03C	RTC_ALARM	RTC 闹钟	0x030~0x03C RTC_ALARM
0x040	RTC_CALI0	RTC 校准 0	0x040 RTC_CALI0
0x044	RTC_CALI1	RTC 校准 1	0x044 RTC_CALI1
0x0FC	RTC_WR_KEY	RTC 写密钥	0x0FC RTC_WR_KEY
0x100	BOOT_INFO	启动信息	0x100 BOOT_INFO
0x104~0x13F	SYS_BAK	系统备份	0x104~0x13F SYS_BAK
0x800	RTC_TCNT_VAL	RTC 时间计数值	0x800 RTC_TCNT_VAL
0x804	RTC_32K_DET	RTC 32K 检测	0x804 RTC_32K_DET
0x8FC	RTC_VER	RTC 版本	0x8FC RTC_VER

11.3.6. 寄存器描述

11.3.6.1. 0x000 RTC_CTL

默认值：0x00000000			RTC 控制 (RTC Control)
位域	类型	默认值	描述
31:8	–	–	–
7	R	0x0	RTC_IO_LEVEL RTC_IO 电平状态 • 0: 低电平 • 1: 高电平
6	R/W	0x0	RTC_IO_IE RTC_IO输入使能 • 0: 关闭 • 1: 打开
5:4	R/W	0x0	RTC_IO_SEL RTC IO 输出选择 • 0: 关闭输出（ 高阻 ） • 1: 使能输出（输出低电平 ）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTC 控制 (RTC Control)
位域	类型	默认值	描述
			• 2: 闹钟输出（闹钟产生时输出低电平） • 3: 32.768K 晶振时钟输出 RTC_IO 为开漏设计，方案设计 RTC_IO 上拉电阻。
3	–	–	–
2	R/W	0x0	ALARM_EN 闹钟使能 • 0: 关闭闹钟 • 1: 打开闹钟
1	–	–	–
0	R/W	0x0	TCNT_EN 时钟计数使能 • 0: 时钟暂停计数 • 1: 时钟开始计数 每次 TCNT_EN 从 0 到 1，将检查 TCNT_INIT 的值，如果为 1，则将 RTC_TIME 的值初始化到 TCNT。

11.3.6.2. 0x004 RTC_INIT

默认值：0x00000000			RTC 初始化 (RTC Initial)
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	TCNT_INIT 时钟计数初始化 • 0: 不做初始化 • 1: 进行初始化 每次 TCNT_EN 从 0 到 1，才会检查该值进行初始化，初始化完成后该值自动清零。

11.3.6.3. 0x008 RTC_IRQ_EN

默认值：0x00000000			RTC 中断使能 (RTC Interrupt Request Enable)
位域	类型	默认值	描述
31:3	–	–	–
2	R/W	0x0	32K_ERR_IRQ_EN 32K 时钟异常中断使能
1	–	–	–
0	R/W	0x0	ALARM_IRQ_EN 闹钟中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.3.6.4. 0x00C RTC_IRQ_STA

默认值：0x00000000			RTC 中断状态 (RTC Interrupt Request Status)
位域	类型	默认值	描述
30:3	–	–	–
2	R/W1C	0x0	32K_ERR_IRQ_STA 32K 时钟异常中断状态
1	R/W1C	0x0	RTC_IO_STA RTC_IO 输出状态 • 0: 输出关闭 • 1: 输出使能 RTC_IO 为开漏输出设计，需要连接上拉电阻到电源，该位为 1 时输出使能，即 RTC_IO 为低电平。
0	R/W1C	0x0	ALARM_IRQ_STA 闹钟中断状态

11.3.6.5. 0x020~0x02C RTC_TIME

默认值：0x00000000			RTC 时间 (RTC Time)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	TIME_SET 时间设置值 0x020~0x02C 四个低 8 位拼接为 32 位时间设置，低地址表示低位。

11.3.6.6. 0x030~0x03C RTC_ALARM

默认值：0x00000000			RTC 闹钟 (RTC Alarm)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	ALARM_SET 闹钟设置值 0x030~0x03C 四个低 8 位拼接为 32 位闹钟设置，低地址表示低位。

11.3.6.7. 0x040 RTC_CALI0

默认值：0x00000000			RTC 校准 0 (RTC Calibration0)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	CALI_VAL[7:0] 校准值校准时间为 CALI_VAL × 1 ppm

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.3.6.8. 0x044 RTC_CALI1

默认值：0x00000000			RTC 校准 1 (RTC Calibration1)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	CALI_DIR 校准方向 • 0: 减慢 • 1: 加快
6:2	–	–	–
1:0	R/W	0x0	CALI_VAL[9:8] 校准值 校准时间为 CALI_VAL × 1 ppm

11.3.6.9. 0x050 RTC_ANALOG0

默认值：0x00000043			RTC 模拟 0 (RTC Analog0)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	RC1M_ISEL RC1M 参考电流选择 • 0: IBIAS • 1: BG
6	R/W	0x1	RC1M_EN RC1M 振荡使能 • 0: 关闭 • 1: 打开
5	–	–	–
4	R/W	0x0	LDO18_BYPASS 1.8V LDO 旁路 • 0: 关闭 • 1: 打开，即 XTAL 32K 工作在 VCC_RTC 域
3:1	R/W	0x1	LDO18_VOL 1.8 V LDO 输出电压设置 • 0: 1.9 V • 1: 1.8 V • 2: 1.7 V • 3: 1.6 V • 4: 1.5 V

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000043			RTC 模拟 0 (RTC Analog0)
位域	类型	默认值	描述
			• 5: 1.4 V • 6: 1.3 V • 7: 1.2 V
0	R/W	0x1	LDO18_EN 1.8 V LDO 使能 • 0: 关闭 • 1: 打开

11.3.6.10. 0x054 RTC_ANALOG1

默认值：0x00000011			RTC 模拟 1 (RTC Analog1)
位域	类型	默认值	描述
31:7	–	–	–
6:5	R/W	0x0	PD_CUR_SEL 1.1V LDO 输出负载电流 • 0: 0.25 uA • 1: 0.50 uA • 2: 0.75 uA • 3: 1.00 uA
4	R/W	0x1	PD_CUR_EN 1.1V LDO 输出负载使能 • 0: 关闭 • 1: 打开
3:1	R/W	0x0	LDO11_VOL 1.1V LDO 输出电压设置 • 0: 1.10 V • 1: 1.05 V • 2: 1.00 V • 3: 0.95 V • 4: 0.90 V • 5: 0.85 V • 6: 0.80 V • 7: 预留
0	R/W	0x1	LDO11_LPEN 1.1V LDO 低功耗模式使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000011			RTC 模拟 1 (RTC Analog1)
位域	类型	默认值	描述
			• 0: 关闭 • 1: 打开

11.3.6.11. 0x058 RTC_ANALOG2

默认值：0x00001000			RTC 模拟 2 (RTC Analog2)
位域	类型	默认值	描述
31:7	–	–	–
6:5	R/W	0x0	ATB_SEL 模拟测试选择 • 0: vref • 1: vosc • 2: ibp_ibias (≈20 nA) • 3: ibp_vdet (≈15.6 nA)
4	R/W	0x0	ATB_EN 模拟测试使能 • 0: 关闭 • 1: 打开
3	R/W	0x1	XTAL32K_STRENGTH_UP XTAL 32K 增强 • 0: 关闭 • 1: 打开
2:0	R/W	0x0	XTAL32K_DRVXTAL 32K 驱动能力 值越大驱动能力越强

11.3.6.12. 0x05C RTC_ANALOG3

默认值：0x00000001			RTC 模拟 3 (RTC Analog3)
位域	类型	默认值	描述
31:8	–	–	–
7:4	R/W	0x0	RSV 预留
3:2	–	–	–
1	R/W	0x0	LDO12_XTAL32K_SW LDO12 到 XTAL32K 开关 • 0: 关闭 • 1: 打开
0	R/W	0x1	XTAL32K_ENXTAL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000001			RTC 模拟 3 (RTC Analog3)
位域	类型	默认值	描述
			32K 使能 • 0: 关闭 • 1: 打开

11.3.6.13. 0x0FC RTC_WR_KEY

默认值：0x00000000			RTC 写密钥 (RTC Write Key)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	WR_KEY 写操作密钥 0xAC: 允许写 其他：不允许写 **注：** 写 RTC_KEEP 寄存器（0x000 ~ 0x7FC，该寄存器除外），需要先确保该寄存器为 0xAC，写操作才能成功，读操作无此影响。

11.3.6.14. 0x100 BOOT_INFO

默认值：0x00000000			启动信息 (Boot Info)
位域	类型	默认值	描述
31:8	–	–	–
7:4	R/W	0x0	REBOOT_REASON 启动/ 重启的原因记录寄存器
3:0	R/W	0x0	BOOT_DEV 启动介质记录寄存器，该信息由 BROM 设置。

11.3.6.15. 0x104~0x13F SYS_BAK

默认值：0x00000000			系统备份 (System Backup)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	SYS_BAK

11.3.6.16. 0x800 RTC_TCNT_VAL

默认值：0x00000000			RTC 时间计数值 (RTC Time Counter Value)
位域	类型	默认值	描述
31:0	RO	0x0	TCNT 时间计数值，以秒为单位计数，时间跨度 136 年。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.3.6.17. 0x804 RTC_32K_DET

默认值：0x03000000			RTC 32K 检测 (RTC 32K Detect)
位域	类型	默认值	描述
31:26	–	–	–
25:16	R/W	0x300	DET_LEVEL 检测水位 使用 PCLK 进行计数，每个 32K 周期进行复位，当计数值大于该字段表示 32K 时钟异常
15:1	–	–	–
0	R/W	0	DET_EN 检测使能 • 0: 关闭 • 1: 打开

11.3.6.18. 0x8FC RTC_VER

默认值：0x00000101			RTC 版本 (RTC Version)
位域	类型	默认值	描述
31:0	RO	0x00000101	VERSION 实时时钟版本，V1.1

11.4. Pulse Width Modulation (PWM)

Pulse Width Modulation (PWM)，脉宽调制模块。在最小 CPU 负载或交互下，PWM 信号发生器可自动生成复杂的脉冲宽度信号。自由编程的脉冲宽度信号可实现屏幕背光调整、电压调整、蜂鸣器驱动等场景。

PMW 中可以例化多个信号发生器，每个信号发生器用 PWMx 表示，其中字母 x 代表 PWM 信号发生器的序号。

一个 PWMx 信号发生器可输出一对信号，用 PWMx_A 和 PWMx_B 表示，其中字母 A 和 B 分别代表 PWMx 信号发生器的一对输出信号。例如，PWM0_A 和 PWM0_B 属于 PWM0 信号发生器的一对信号， PWM2_A 和 PWM2_B 属于 PWM2 信号发生器的一对信号。PWMx 信号发生器的一对输出信号可根据具体应用配置成相关或不相关，详情可查看特性说明。

11.4.1. 特性说明


一个 PWMx 信号发生器可以控制两个 PWM 输出，分别为 PWMx_A 和 PWMx_B。

PWMx 信号发生器支持以下功能：

- 专用的 16 位可配置周期和频率的时基计数器 (Time Base Counter)
- 两个 PWM 输出信号 PWMx_A 和 PWMx_B，能进行如下配置：
  - 单独输出 PWMx_A 或 PWMx_B，频率、占空比可调。
  - 同时输出 PWMx_A 和 PWMx_B，频率相同，占空比相同。
  - 同时输出 PWMx_A 和 PWMx_B，频率相同，占空比可不相同。
- 软件可直接控制 PWM 输出信号
- 多种事件可产生 CPU 中断并产生相应的标志

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.4.2. 原理框图



11.4.3. 功能描述

每个 PWM 信号发生器包含以下子模块，每个子模块可以通过软件配置实现特定功能：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 时基子模块
- 计数比较子模块
- 动作限定子模块
- 事件触发子模块




图 11–5 PWM 信号发生器框图

11.4.3.1. 时基子模块

每个 PWM 信号发生器都有一个独有的时基子模块，用以确定 PWM 信号发生器所有事件的时序。PWM 信号频率由时基周期寄存器 TBPRD 和时基计数器模式决定，图 11–6 : 时基子模块信号和寄存器关系如下所示：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 11–6 时基子模块信号和寄存器

图 11–7 : 不同时基计数器模式下 PWM 周期和频率的关系显示了当时基计数器周期设置为 4（即 TBPRD = 4），时基计数器在递增模式、递减模式、增减模式下 PWM 周期和频率的关系及计算方式。每一步增加时间由时基时钟 TBCLK 决定，时基时钟由系统时钟 SYSCLKOUT（SYSCLKOUT 由 PLL 配置给出，详见时钟和电源章节）分频得到。

时基计数器有以下三种操作模式，可通过时基控制寄存器 (TBCTL) 进行选择：

- 递增模式：时基计数器从零开始递增，直到达到时基周期寄存器 (TBPRD) 中的值时，时基计数器重置为零并开始再次递增。
- 递减模式：时基计数器从时基周期寄存器 (TBPRD) 中的值开始递减，直到达到零时，时基计数器重置为时基周期寄存器 (TBPRD) 中的值并开始再次递减。
- 增减模式：时基计数器从零开始递增，直到达到时基周期寄存器 (TBPRD) 中的值，当达到时基周期寄存器 (TBPRD) 中的值时，时基计数器开始递减，直到达到零时，时基计数器重复该模式并开始递增。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 11–7 不同时基计数器模式下 PWM 周期和频率的关系

时基周期寄存器（TBPRD）拥有影子寄存器，影子寄存器提供了一种保持寄存器更新与硬件同步的方法。

- 影子模式：使用时基周期影子寄存器时 (PWM_TBCTL[PRDLD] =0)，只有当时基计数器(TBCTR) 等于 0 时，时基周期寄存器的值（TBPRD）才会更新，读写时基周期寄存器实际上都是操作它的影子寄存器，这样可以防止由于软件异步修改寄存器从而导致错误操作。
- 立即模式：不使用时基周期影子寄存器时 (PWM_TBCTL[PRDLD] =1)，读写时基周期寄存器（TBPRD），就是立即对 TBPRD 进行操作，在此模式下，有可能出现在当前的周期，新写入的数值与计数器的数值错过比较时刻，造成当前周期输出的 PWM 占空比异常。

11.4.3.2. 计数比较子模块

图 11–8 : 计数比较子模块信号和寄存器显示了计数比较子模块的结构，计数比较子模块将时基计数器的值（TBCTR）作为输入，不断将时基计数器的值与两个计数比较器寄存器的值 (CMPA 和 CMPB) 作比较，生成两个独立的比较事件：

1. CTR=CMPA：时基计数器的值等于计数比较器 A 寄存器的值（TBCTR=CMPA）。
2. CTR=CMPB：时基计数器的值等于计数比较器 B 寄存器的值（TBCTR=CMPB）。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 对于递增计数和递减计数模式每个事件在每个周期只发生一次
- 对于增减计数模式如果比较值在零和 TBPRD 之间，则每个事件每个周期发生两次。如果比较值等于零或等于 TBPRD，则每个周期发生一次

这些事件被输入到动作限定子模块，根据动作限定子模块的配置转换为相应的动作。




图 11–8 计数比较子模块信号和寄存器

计数比较器 A 寄存器和计数比较器 B 寄存器各自具有影子寄存器，通过 PWM_CMPCTL[SHDWAMODE] 和 PWM_CMPCTL[SHDWBMODE] 可分别配置计数比较器 A 寄存器和计数比较器 B 寄存器的操作模式为影子模式或立即模式。

11.4.3.3. 动作限定子模块

动作限定子模块用于决定具体某个事件被用来转换成的具体动作类型，从而在 PWMx_A 和 PWMx_B 输出要求的波形。

图 11–9 : 动作限定子模块的输入和输出显示了动作限定子模块可以根据以下事件确定和生成动作：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- CTR=PRD：时基计数器的值等于时基计数器周期值（TBCTR=TBPRD）。
- CTR=0：时基计数器的值等于零（TBCTR=0）。
- CTR=CMPA：时基计数器的值等于计数比较器 A 寄存器的值（TBCTR=CMPA）。
- CTR=CMPB：时基计数器的值等于计数比较器 B 寄存器的值（TBCTR=CMPB）。




图 11–9 动作限定子模块的输入和输出

动作限定子模块根据输入的某一具体事件可以控制 PWMx_A 和 PWMx_B 生成如下动作：

- 无动作：将信号线 PWMx_A 或 PWMx_B 输出保持当前电平。
- 置低：强制信号线 PWMx_A 或 PWMx_B 输出低电平。
- 置高：强制信号线 PWMx_A 或 PWMx_B 输出高电平。
- 反转：反转 PWMx_A 或 PWMx_B 信号线电平。

图 11–10 : PWMx_A 和 PWMx_B 可能的动作限定器动作输出显示了不同输入事件和不同输出动作可能的组合，输出动作是为任一信号线（PWMx_A 或 PWMx_B）独立指定的，所以任何事件都可以分别控制 PWMx_A 和 PWMx_B 生成指定动作。例如：事件 CTR=CMPA 和 CTR=CMPB 都可以控制 PWMx_A 生成指定动作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

时基计数器等于:				动作
0	CMPA	CMPB	PRD	
0 X	CA X	CB X	P X	无动作
Z ↓	CA ↓	CB ↓	P ↓	设置为低
Z ↑	CA ↑	CB ↑	P ↑	设置为高
Z T	CA T	CB T	P T	反转

图 11–10 PWMx_A 和 PWMx_B 可能的动作限定器动作输出

11.4.3.4. 事件触发子模块

事件触发子模块管理由时基子模块和计数比较子模块产生的事件，产生一个中断到 CPU。

图 11–11 : 事件触发子模块与中断控制器的互连如下：




图 11–11 事件触发子模块与中断控制器的互连

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.4.4. 寄存器列表

表 11–5 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x00	PWM_CTL	PWM 模块控制寄存器	0x000 PWM_CTL
0x04	PWM_MCTL	PWM 控制寄存器	0x004 PWM_MCTL
0x08	PWM_CKCTL	PWM 时钟控制寄存器	0x008 PWM_CKCTL
0x0C	PWM_INTCTL	PWM 中断控制寄存器	0x00C PWM_INTCTL
0x10	PWM_INTSTS	PWM 中断状态寄存器	0x010 PWM_INTSTS
0x300+0x100*n+0x00	PWM_TBCTL	PWM 时基控制寄存器	0X300+0X100*n+0x000 PWM_TBCTL
0x300+0x100*n+0x04	PWM_TBSTS	PWM 时基状态寄存器	0X300+0X100*n+0x004 PWM_TBSTS
0x300+0x100*n+0x10	PWM_TBCTR	PWM 时基计数器寄存器	0X300+0X100*n+0x010 PWM_TBCTR
0x300+0x100*n+0x14	PWM_TBPRD	PWM 时基周期寄存器	0X300+0X100*n+0x014 PWM_TBPRD
0x300+0x100*n+0x18	PWM_CMPCTL	PWM 比较器控制寄存器	0X300+0X100*n+0x018 PWM_CMPCTL
0x300+0x100*n+0x20	PWM_CMPA	PWM 比较器 A 寄存器	0X300+0X100*n+0x020 PWM_CMPA
0x300+0x100*n+0x24	PWM_CMPB	PWM 比较器 B 寄存器	0X300+0X100*n+0x024 PWM_CMPB
0x300+0x100*n+0x28	PWM_AQCTLA	PWM 动作器控制 A 寄存器	0X300+0X100*n+0x028 PWM_AQCTLA
0x300+0x100*n+0x2C	PWM_AQCTLB	PWM 动作器控制 B 寄存器	0X300+0X100*n+0x02C PWM_AQCTLB
0x300+0x100*n+0x44	PWM_ETSEL	PWM 事件触发选择寄存器	0X300+0X100*n+0x044 PWM_ETSEL
0X300+0X100*n+0x048 PWM_CNT_DIS	PWM_CNT_DIS	PWM 调试寄存器	0X300+0X100*n+0x048 PWM_CNT_DIS
0xFFC	PWM_VERSION	PWM 模块版本寄存器	0xFFC PWM_VERSION

11.4.5. 寄存器描述

11.4.5.1. 0x000 PWM_CTL

默认值：0x00000000			PWM 模块控制寄存器 (PWM_CTL)
位域	类型	默认值	描述
31:1	/	0x000_0000	/
0	R/W	0x0	EN PWM Module Enable，PWM 模块使能控制 • 0：PWM 模块未使能 EN=0 时，即使复位 PWM 模块，寄存器也不能访问。 • 1：PWM 模块使能 仅在 EN=1 时才能访问 PWM 模块寄存器且 PWM 模块开始正常工作。

11.4.5.2. 0x004 PWM_MCTL

默认值：0x00000000			PWM 控制寄存器 (PWM_MCTL)
位域	类型	默认值	描述
31:16	/	/	/

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 控制寄存器 (PWM_MCTL)
位域	类型	默认值	描述
15:4	/	/	/
3	R/W	0x0	PWM3EN PWM3 Enable，PWM3 使能控制 • 0：PWM3 未使能，表示 PWM3EN 无效，复位 PWM3 信号发生器，同时复位 PWM3 相关的寄存器。 • 1：PWM3 使能，表示 PWM3EN 有效，PWM 信号发生器 PWM3 开始正常工作。 PWM 模块寄存器不受此位影响。
2	R/W	0x0	PWM2EN PWM2 Enable，PWM2 使能控制 • 0：PWM2 未使能，表示 PWM2EN 无效，复位 PWM2 信号发生器，同时复位 PWM2 相关的寄存器。 • 1：PWM2 使能，表示 PWM2EN 有效，PWM 信号发生器 PWM2 开始正常工作。 PWM 模块寄存器不受此位影响。
1	R/W	0x0	PWM1EN PWM1 Enable，PWM1 使能控制 • 0：PWM1 未使能，表示 PWM1EN 无效，复位 PWM1 信号发生器，同时复位 PWM1 相关的寄存器。 • 1：PWM1 使能，表示 PWM1EN 有效，PWM 信号发生器 PWM1 开始正常工作。 PWM 模块寄存器不受此位影响。
0	R/W	0x0	PWM0EN PWM0 Enable，PWM0 使能控制 • 0：PWM0 未使能，表示 PWM0EN 无效，复位 PWM0 信号发生器，同时复位 PWM0 相关的寄存器。 • 1：PWM0 使能 PWM 模块寄存器不受此位影响。

11.4.5.3. 0x008 PWM_CKCTL

默认值：0x00000000			PWM 时钟控制寄存器 (PWM_CKCTL)
位域	类型	默认值	描述
31:16	/	/	/
15:4	/	/	/
3	R/W	0x0	PWM3CKON PWM3 Clock On，PWM3 工作时钟控制 • 0：PWM3 时钟关闭 • 1：PWM3 时钟打开 此位必须打开时，才能访问 PWM 信号发生器 PWM3 的寄存器。
2	R/W	0x0	PWM2CKON

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 时钟控制寄存器 (PWM_CKCTL)
位域	类型	默认值	描述
			PWM2 Clock On，PWM2 工作时钟控制 • 0：PWM2 时钟关闭 • 1：PWM2 时钟打开 此位必须打开时，才能访问 PWM 信号发生器 PWM2 的寄存器。
1	R/W	0x0	PWM1CKON PWM1 Clock On，PWM1 工作时钟控制 • 0：PWM1 时钟关闭 • 1：PWM1 时钟打开 此位必须打开时，才能访问 PWM 信号发生器 PWM1 的寄存器。
0	R/W	0x0	PWM0CKON PWM0 Clock On，PWM0 工作时钟控制 • 0：PWM0 时钟关闭 • 1：PWM0 时钟打开 此位必须打开时，才能访问 PWM 信号发生器 PWM0 的寄存器。

11.4.5.4. 0x00C PWM_INTCTL

默认值：0x00000000			PWM 中断控制寄存器 (PWM_INTCTL)
位域	类型	默认值	描述
31:16	/	/	/
15:4	/	/	/
3	R/W	0x0	PWM3INTEN PWM3 Interrupt Enable，控制 PWM 信号发生器 PWM3 中断使能 • 0：PWM3 中断关闭。 当 PWM3 有中断产生时，PWM 中断状态寄存器相应位被置成 1，没有中断信号给 CPU 系统，但 CPU 系统可以通过查询状态位来处理 PWM3 事件。 • 1：PWM3 中断使能。 当 PWM3 有中断产生时，PWM 中断状态寄存器相应位被置成 1，中断信号传递给 CPU 系统，CPU 系统响应中断事件。
2	R/W	0x0	PWM2INTEN PWM2 Interrupt Enable，用于控制 PWM 信号发生器 PWM2 中断使能 • 0：PWM2 中断关闭，当 PWM2 有中断产生时，PWM 中断状态寄存器相应位被置成 1，没有中断信号给 CPU 系统，但 CPU 系统可以通过查询状态位来处理 PWM2 事件。 • 1：PWM2 中断使能，当 PWM2 有中断产生时，PWM 中断状态寄存器相应位被置成 1，中断信号传递给 CPU 系统，CPU 系统响应中断事件。
1	R/W	0x0	PWM1INTEN PWM1 Interrupt Enable，用于控制 PWM 信号发生器 PWM1 中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 中断控制寄存器 (PWM_INTCTL)
位域	类型	默认值	描述
			• 0：PWM1 中断关闭，当 PWM1 有中断产生时，PWM 中断状态寄存器相应位被置成 1，没有中断信号给 CPU 系统，但 CPU 系统可以通过查询状态位来处理 PWM1 事件。 • 1：PWM1 中断使能，当 PWM1 有中断产生时，PWM 中断状态寄存器相应位被置成 1，中断信号传递给 CPU 系统，CPU 系统响应中断事件。
0	R/W	0x0	PWM0INTEN PWM0 Interrupt Enable，用于控制 PWM 信号发生器 PWM0 中断使能 • 0：PWM0 中断关闭，当 PWM0 有中断产生时，PWM 中断状态寄存器相应位被置成 1，没有中断信号给 CPU 系统，但 CPU 系统可以通过查询状态位来处理 PWM0 事件。 • 1：PWM0 中断使能，当 PWM1 有中断产生时，PWM 中断状态寄存器相应位被置成 1，中断信号传递给 CPU 系统，CPU 系统响应中断事件。

11.4.5.5. 0x010 PWM_INTSTS

默认值：0x00000000			PWM 中断状态寄存器 (PWM_INTSTS)
位域	类型	默认值	描述
31:16	/	/	/
15:4	/	/	/
3	R/W1C	0x0	PWM3INTSTS PWM3 Interrupt Status，PWM3 中断状态，用于标志 PWM 信号发生器 PWM3 是否有中断事件： • 0：PWM3 无中断事件 • 1：PWM3 有中断事件，CPU 系统处理此中断事件，处理完成后写 1 清零。
2	R/W1C	0x0	PWM2INTSTS PWM2 Interrupt Status，PWM2 中断状态，用于标志 PWM 信号发生器 PWM2 是否有中断事件： • 0：PWM2 无中断事件 • 1：PWM2 有中断事件，CPU 系统处理此中断事件，处理完成后写 1 清零。
1	R/W1C	0x0	PWM1INTSTS PWM1 Interrupt Status，PWM1 中断状态，用于标志 PWM 信号发生器 PWM1 是否有中断事件： • 0：PWM1 无中断事件 • 1：PWM1 有中断事件，CPU 系统处理此中断事件，处理完成后写 1 清零。
0	R/W1C	0x0	PWM0INTSTS PWM0 Interrupt Status，PWM0 中断状态，用于标志 PWM 信号发生器 PWM0 是否有中断事件： • 0：PWM2 无中断事件 • 1：PWM2 有中断事件，CPU 系统处理此中断事件，处理完成后写 1 清零。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.4.5.6. 0X300+0X100*n+0x000 PWM_TBCTL

默认值：0x00000000			PWM 时基控制寄存器 (PWM_TBCTL)
位域	类型	默认值	描述
31:28	/	/	/
27:16	R/W	0x1	CLKDIV Time-Base Clock Divider，时基时钟除数 时基时钟 TBCLK = SYSCLKOUT / (CLKDIV + 1)
15:4	/	/	/
3	R/W	0x0	PRDLD Period Register Load From Shadow Register Select，时基周期寄存器 (PRD) 操作方式 • 0：影子模式 时基计数器 (TBCTR) 等于 0 时，时基周期寄存器 (TBPRD) 的数值从它的影子寄存器中装载。读写时基寄存器 (TBPRD) 实际上都是操作它的影子寄存器。 • 1：立即模式 时基周期寄存器 (TBPRD) 的数值不需要通过它的影子寄存器进行装载。读写时基周期寄存器 (TBPRD)，就是立即对 TBPRD 进行操作。
2	/	/	/
1:0	R/W	0x0	CTRMODE Counter Mode，时基计数器模式 • 0：递增模式 • 1：递减模式 • 2：增减模式 • 3：/ 此位用于配置时基计数器的计数模式，一般情况下计数模式只能配置一次，当计数器开始工作时，不可改动。

11.4.5.7. 0X300+0X100*n+0x004 PWM_TBSTS

默认值：0x00000000			PWM 时基状态寄存器 (PWM_TBSTS)
位域	类型	默认值	描述
31:3	/	/	/
2	R/W1C	0x0	CTRMAX Time-Base Counter Max Latched Status，时基计数器达到最大值 0xFFFF 状态位 • 0：时基计数器没有达到最大值。 • 1：时基计数器达到最大值。 此位写 0 无任何效果，写 1 清除此状态。
1	R/W1C	0x0	/
0	R	0x0	CTRDIR Time-Base Counter Direction Status，时基计数器方向状态位

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 时基状态寄存器 (PWM_TBSTS)
位域	类型	默认值	描述
			• 0：计数器正在向下计数 • 1：计数器正在向上计数 此位在时基计数器的计数模式被设置且开始计数时才有意义。

11.4.5.8. 0X300+0X100*n+0x010 PWM_TBCTR

默认值：0x00000000			PWM 时基计数器寄存器 (PWM_TBCTR)
位域	类型	默认值	描述
31:16	/	/	/
15:0	R/W	0x0	TBCTR Time-Base Counter Value，时基计数器当前数值 • 读取此位时，数值表明时基计数器的当前数值。 • 写此位时，数值直接写到时基计数器寄存器，该寄存器无影子寄存器且写时没有经过 TBCLK 同步。

11.4.5.9. 0X300+0X100*n+0x014 PWM_TBPRD

默认值：0x00000000			PWM 时基周期寄存器 (PWM_TBPRD)
位域	类型	默认值	描述
31:16	/	/	/
15:0	R/W	0x0	TBPRD The Period of Time-Base Counter，时基计数器周期 此位决定时基计数器的周期，用于设定 PWM 的频率。此寄存器有影子寄存器，受 PWM_TBCTL 寄存器中的 PRDLD 位控制，缺省时使用影子寄存器。

11.4.5.10. 0X300+0X100*n+0x018 PWM_CMPCTL

默认值：0x00000000			PWM 比较器控制寄存器 (PWM_CMPCTL)
位域	类型	默认值	描述
31:7	/	/	/
6	R/W	0x0	SHDWBMODE CMPB Operating Mode，比较寄存器 CMPB 的操作模式 • 0：影子模式 • 1：立即模式
5	/	/	/
4	R/W	0x0	SHDWAMODE CMPA Operating Mode，比较寄存器 CMPA 的操作模式 • 0：影子模式 • 1：立即模式
3:2	R/W	0x0	LOADBMODE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 比较器控制寄存器 (PWM_CMPCTL)
位域	类型	默认值	描述
			CMPB Load From Shadow Select Mode，CMPB 寄存器从影子寄存器装载数值模式 • 0：当计数器 CTR＝0 时 • 1：当计数器 CTR＝PRD 时 • 2：当计数器 CTR＝0 时或 CTR＝PRD • 3：冻结 当 SHDWBMODE 位为 1 时，即 CMPB 寄存器不使用影子寄存器时，此位无效。
1:0	R/W	0x0	LOADAMODE CMPA Load From Shadow Select Mode，CMPA 寄存器从影子寄存器装载数值模式 • 0：当计数器 CTR＝0 时 • 1：当计数器 CTR＝PRD 时 • 2：当计数器 CTR＝0 时或 CTR＝PRD • 3：冻结 当 SHDWAMODE 位为 1 时，即 CMPA 寄存器不使用影子寄存器时，此位无效。

11.4.5.11. 0X300+0X100*n+0x020 PWM_CMPA

默认值：0x00000000			PWM 比较器 A 寄存器 (PWM_CMPA)
位域	类型	默认值	描述
31:16	/	/	/
15:0	R/W	0x0	CMPA 比较寄存器 A 的数值 计数器 TBCTR 与 CMPA 进行比，相等时比较器产生一个脉冲给后续的动作器 AQ。

11.4.5.12. 0X300+0X100*n+0x024 PWM_CMPB

默认值：0x00000000			PWM 比较器 B 寄存器 (PWM_CMPB)
位域	类型	默认值	描述
31:16	/	/	/
15:0	R/W	0x0	CMPB 比较寄存器 B 的数值 计数器 TBCTR 与 CMPB 进行比较，相等时比较器产生一个脉冲给后续的动作器 AQ。

11.4.5.13. 0X300+0X100*n+0x028 PWM_AQCTLA

默认值：0x00000000			PWM 动作器控制 A 寄存器 (PWM_AQCTLA)
位域	类型	默认值	描述
31:17	/	0x0	/
16	R/W	0x0	PWMA_INIT PWMA Initial Value，PWMA 初始电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 动作器控制 A 寄存器 (PWM_AQCTLA)
位域	类型	默认值	描述
			• 0：初始化低电平 • 1：初始化高电平
15：12	/	/	/
11:10	R/W	0x0	CBD TBCTR Equal to CMPB and Counter–Down，当时基计数器 TBCTR 等于阈值 CMPB 且计数器正递减时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxA 输出低电平 • 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
9:8	R/W	0x0	CBU TBCTR Equal to CMPB and Counter–Up，当时基计数器 TBCTR 等于阈值 CMPB 且计数器正递增时动作方式 • 0: 无动作 • 1：置低–强制信号线 PWMxA 输出低电平 • 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
7:6	R/W	0x0	CAD TBCTR Equal to CMPA and Counter–Down，当时基计数器 TBCTR 等于阈值 CMPA 且计数器正递减时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxA 输出低电平 • 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
5:4	R/W	0x0	CAU TBCTR Equal to CMPA and Counter–Up，当时基计数器 TBCTR 等于阈值 CMPA 且计数器正递增时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxA 输出低电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 动作器控制 A 寄存器 (PWM_AQCTLA)
位域	类型	默认值	描述
			• 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
3:2	R/W	0x0	PRD TBCTR Equal to PRD，当时基计数器 TBCTR 等于周期 PRD 时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxA 输出低电平 • 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
1:0	R/W	0x0	ZRO TBCTR Equal to Zero，当时基计数器 TBCTR 等于 0 时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxA 输出低电平 • 2：置高–强制信号线 PWMxA 输出高电平 • 3：反转–反转 PWMxA 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。

11.4.5.14. 0X300+0X100*n+0x02C PWM_AQCTLB

默认值：0x00000000			PWM 动作器控制 B 寄存器（PWM_AQCTLB)
位域	类型	默认值	描述
31:17	/	0x0	/
16	R/W	0x0	PWMB_INIT PWMBInitial Value，PWMB 初始电平 • 0：初始化低电平 • 1：初始化高电平
15：12	/	/	/
11:10	R/W	0x0	CBD TBCTR Equal to CMPB and Counter–Down，当时基计数器 TBCTR 等于阈值 CMPB 且计数器正递减时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 动作器控制 B 寄存器（PWM_AQCTLB)
位域	类型	默认值	描述
			• 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
9:8	R/W	0x0	CBU TBCTR Equal to CMPB and Counter–Up，当时基计数器 TBCTR 等于阈值 CMPB 且计数器正递增时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平 • 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
7:6	R/W	0x0	CAD TBCTR Equal to CMPA and Counter–Down，当时基计数器 TBCTR 等于阈值 CMPA 且计数器正递减时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平 • 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
5:4	R/W	0x0	CAU TBCTR Equal to CMPA and Counter–Up，当时基计数器 TBCTR 等于阈值 CMPA 且计数器正递增时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平 • 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
3:2	R/W	0x0	PRD TBCTR Equal to PRD，当时基计数器 TBCTR 等于周期 PRD 时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			PWM 动作器控制 B 寄存器（PWM_AQCTLB)
位域	类型	默认值	描述
			• 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。
1:0	R/W	0x0	ZRO TBCTR Equal to Zero，当时基计数器 TBCTR 等于 0 时动作方式 • 0：无动作 • 1：置低–强制信号线 PWMxB 输出低电平 • 2：置高–强制信号线 PWMxB 输出高电平 • 3：反转–反转 PWMxB 信号线 **注：** 在增减计数模式下，当计数器等于零时，定义计数方向为 1（递增方向）。

11.4.5.15. 0X300+0X100*n+0x044 PWM_ETSEL

默认值：0x00000000			PWM 事件触发选择寄存器 (PWM_ETSEL)
位域	类型	默认值	描述
31:4	/	/	/
3	R/W	0x0	INTEN PWMx Interrupt Enable，PWMx 中断使能 • 0：禁止 PWMx 中断 • 1：使能 PWMx 中断 此位用来控制 PWMx 中断产生。
2:0	R/W	0x0	INTSEL PWMx Interrupt Select，PWMx 中断事件选择 • 0：/ • 1：TBCTR = 0 时触发事件 • 2：TBCTR = PRD 时触发事件 • 3：/ • 4：TBCTR = CMPA 且计数器正在递增时触发事件 • 5：TBCTR = CMPA 且计数器正在递减时触发事件 • 6：TBCTR = CMPB 且计数器正在递增时触发事件 • 7：TBCTR = CMPB 且计数器正在递减时触发事件

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

11.4.5.16. 0X300+0X100*n+0x048 PWM_CNT_DIS

默认值：0x00000000			PWM 调试寄存器 (PWM_CNT_DIS)
位域	类型	默认值	描述
31:1	/	/	/
0	R	0	PWM_CNT_CK_DIS 0：没有触发事件产生配置无动作时，时基计数器 disable，无比较事件发生。CMPA 与 CMPB 可配置相同值，也可不配置。默认为 0，比较动作以配置动作为较高优先级。 1：配置无动作时，时基计数器 enable，有比较事件发生。由于优先级原因，CMPA 与 CMPB 不能配置相等，或者 CMPA、CMPB 不能配置为 0。

11.4.5.17. 0xFFC PWM_VERSION

默认值：0x00000100			PWM 模块版本寄存器 (PWM_VERSION)
位域	类型	默认值	描述
31:0	RO	0x00000100	Version（版本号），采用 BCD 码显示，V1.0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12. 接口

12.1. USB Device (USBDEV)

USB Device 模块为 USB Device 控制器，通过 UTMI 接口连接内部 USB PHY，实现 USB Device Only 的功能，符合 Universal Serial Bus Specification Rev 2.0 协议。

12.1.1. 特性说明

- 支持 UTMI+ 接口
- 支持 480 Mbps HS/ 12 Mbps FS 两种传输速率配置
- 1x 双向 Control EP0
- 最多四个 OUT EP 与四个 IN EP，用于 Bulk、Interrupt 或 Isochronous 传输类型
- 1x Shared FIFO，用于所有的 OUT EP
- 1x Non-periodic FIFO，用于所有的非周期性传输的 IN EP
- 2x Periodic FIFO，用于周期性传输的 IN EP
- 4K byte FIFO 深度，支持动态调整
- 支持内部 DMA

12.1.2. 原理框图





图 12-1 USB Device 控制器结构框图

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.1.3. USB Dual Role 实现方式



USB Dual Role，即 Devcie 和 Host 的角色切换，具体角色说明如下：

- USB0 为 Device Only 控制 IP。
- USB1 和 USB2 为 Host Only 控制 IP。
- USB0 和 USB1 共用 USB PHY0，USB2 独自占用 PHY1。

USB0 和 USB1 可以实现 USB Dual Role 的功能，即进行 Devcie 和 Host 的角色切换，默认为 Device 角色。

Devcie 和 Host 的角色切换可以通过 GPIO 检测 USB 线缆的 ID 信号电平方式来实现：

- 如 GPIO 检测 ID 信号为高电平，USB Dual Role 则确定为 USB Device。
- 如 GPIO 检测 ID 信号为低电平，USB Dual Role 则确定为 USB Host。此时可以通过另一 GPIO 输出信号使能外部的 5 V VBUS 电源输出，供电给连接的设备。

12.1.4. 功能描述

12.1.4.1. PHY 接口选择

USB Device 模块支持 UTMI 接口，UTMI 接口对应的采用内部 PHY0。UTMI 接口的相关配置采用默认值即可，无需配置。

12.1.4.2. FS/ HS 设备选择

USB Device 模块支持作为 FS 或 HS 设备，通过寄存器 USB_DEV_SPD_SET 进行配置，默认值为 HS 设备。

需在初始化完成后才能配置设备选项，配置后控制器会自动通过 PHY 配置相应的端接电阻。

12.1.4.3. 枚举地址设置

在 USB 的枚举过程，USB Host 会通过 `Set Address` 命令对 USB Device 的地址进行枚举，枚举地址需写入 USB_DEV_ADDR 。

12.1.4.4. 中断

USB Device 模块支持中断：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 对应的中断会有中断屏蔽控制，默认屏蔽所有中断。
  - 在 Interrupt Level 0 的 InEP 和 OutEP 中断，分别为所有 IN 和 OUT 端点的总中断状态。

    此位不能写 1 清除，如需清除此位，必须先清除所有端点产生的中断态。
  - Interrupt Level 1 是 InEP 和 OutEP 的下一层次逻辑，分别是 InEP0/ InEP1/ …/ InEP4 和 OutEP0/ OutEP1/ …/ OutEP4，表示各个端点的总中断态。默认屏蔽所有端点的中断态，通过屏蔽寄存器来使能某个端点的总中断态。

    此层的中断不能写 1 清 0，如需清除此层的中断，必须先清除下一层次的所有中断态。
  - Interrupt Level 2 是 IN/ OUT 端点的具体中断态，InEP 在此层次的中断屏蔽控制，共用一套屏蔽控制逻辑，由 INEP_INT_MSK 决定，默认屏蔽所有中断态。OutEP 在此层次的中断屏蔽控制，共用一套屏蔽控制逻辑，由 OUTEP_INT_MSK 决定，默认屏蔽所有中断态。
- 根据不同应用场景，选择是否使能中断信号。
- IN/ OUT 端点的中断信号存在层次结构的逻辑关系，具体可查看图 12–2 : 输入输出端点的中断结构层次。




图 12–2 输入输出端点的中断结构层次

12.1.4.5. DMA 控制

USB Device 控制器可以通过 EN_DMA，配置 FIFO 的读取方式：

- EN_DMA = 0，默认值，通过 AHB 总线读写 FIFO 数据，需要软件介入控制读写过程。
- EN_DMA = 1，使能 DMA，通过 DMA 读写 FIFO 数据，无需软件介入读写过程。
  - 采用使能 DMA 的方式，需注意 FIFO 的末端地址的保留，具体参见数据 FIFO 的说明。
  - 采用 DMA 读写 FIFO 数据，只需将接收/发送数据的 Buffer 地址，写入端点相应的 DMA 地址，DMA 会根据接收/ 发送数据的长度，读取 RXFIFO 的数据或者往 TXFIFO 里写入数据。

12.1.4.6. 数据 FIFO

USB Device 的数据 FIFO 总深度为 1024 x 32 bits。图 12–3 : 数据 FIFO 组成如下：

- DMA Reserved：USB Device 采用内部 DMA 读取 FIFO 数据时需要保留，即 FIFO 末端的 10 x 32 bits 的空间为 DMA 所用，不能作为其他功能的 FIFO 所用。如未采用内部 DMA，则无需保留，可用于其他功能。
- RXFIFO：FIFO 起始位 ，为所有 OUT EP 的共用 FIFO。
- NP–TXFIFO：非周期的 TXFIFO，为所有的 Control/ Bulk 类型的 IN EP 的共用 FIFO。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- P–TXFIFO1：周期的 TXFIFO1，Interrupt/ Isochronous 类型的 EP 对应 FIFO。无使用到此类型的 EP 可以设置该 FIFO 深度为 0。
- P–TXFIFO2：周期的 TXFIFO2，Interrupt/ Isochronous 类型的 EP 对应 FIFO。无使用到此类型的 EP 可以设置该 FIFO 深度为 0。

通过 FIFO 对应的 FIFO 深度寄存器配置各个 FIFO 的大小，如果不需要，可配置为 0 深度。





图 12–3 数据 FIFO 组成

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



数据 FIFO 组成

12.1.4.7. 接收控制

所有的 OUT 端点共用 RXFIFO。所有 OUT 端点的接收方式都相同，RXFIFO 的读取基地址为 BASE_USB0 + 0x1000。接收的流程如下：

注：
如果 USB Device 模块设置为 DMA 模式，忽略以下操作，DMA 自动完成读数据操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. 中断 RxFLvl 产生，指示 RXFIFO 接收了至少一个数据包。此中断状态位为只读。
2. 读取 RXFIFO_STS_POP 寄存器，将接收到的数据 POP 到端点相应的 FIFO 的起始地址，即 BASE_USB0 + 0x1000。

   其他非接收数据操作时，不允许对此寄存器进行读操作，避免造成接收数据错误。
3. 通过读取 RXFIFO_STS_POP 寄存器可知接收数据的状态、接收到数据的 byte 数量、端点号、数据 PID 类型等信息。

   如果接收数据的状态是接收到 OUT 数据包或 SETUP 数据包，可以读取相应端点的 FIFO 起始地址，每次读出 4 byte 数据，根据获取的 byte 总数决定读取的次数，每次读 FIFO 的起始地址即可。

12.1.4.8. 发送控制

注：
如果 USB Device 模块设置为 DMA 模式，忽略以下操作，DMA 自动完成写数据操作。

控制类型端点的发送流程，即 IN EP0 的发送数据流程如下：

1. 使能 NP_TXFIFO_EMP 中断。
2. 当 NP–TXFIFO 半空或空（可通过寄存器 NP_TFTH 配置选择）时产生中断，对端点相应 FIFO 的起始地址进行写数据操作。

   写的次数取决于需要发送的数据长度。每个写操作可将 4 bytes 数据写入 FIFO，每次只需对 FIFO 的起始地址 BASE_USB0 + 0x1000 写即可。
3. 完成数据的写入后，屏蔽 NP_TXFIFO_EMP 中断，以备下一次数据发送。

Bulk 类型端点的发送流程，即 IN EP1~4 的发送数据流程如下：

1. 初始化时，需对此端点的 RX_INTOKEN_EMPTY_INT 中断使能，即对应的端点收到 IN Token 后则产生中断。
2. 当 ITTXFE 中断到来，对端点相应的 FIFO 的起始地址进行写数据，写的次数取决于需要发送的数据长度。每个写操作可将 4 byte 数据写入 FIFO，每次只需对 FIFO 的起始地址 BASE_USB0 + 0x1000 * (n+1)，n = 1~4 写即可。
3. 完成数据的写入后，对 RX_INTOKEN_EMPTY_INT 中断写 1 清除中断态，完成一次写数据。

12.1.4.9. 端点控制

通过寄存器 IN_EPn_CFG 以及 OUT_EPn_CFG 可对 IN/ OUT 端点进行以下的操作：

- 使能端点 EP。
- 设置 EP 的类型：Bulk/ Interrupt/ Iso。
- 在当前配置下激活端点 EP。
- 设置最大数据包大小。
- 选择 TXFIFO 的编号，针对 EP。
- 设置 Data0/ Data1 PID。
- 设置 NACK。
- 设置 STALL。
- 设置接收或发送 Transaction 时所对应的奇/偶帧。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.1.5. 寄存器列表

表 12–1 USBDEV 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	AHB_BASIC	AHB 基本配置寄存器	0x000 AHB_BASIC
0x004	USB_DEV_INIT	USB Device 初始化寄存器	0x004 USB_DEV_INIT
0x008	USB_PHY_IF	USB PHY 接口寄存器	0x008 USB_PHY_IF
0x00C	USB_ULPI_PHY	USB ULPI PHY 寄存器	0x00C USB_ULPI_PHY
0x010	USB_INT_STS	USB 中断状态寄存器	0x010 USB_INT_STS
0x014	USB_INT_MSK	USB 中断屏蔽寄存器	0x014 USB_INT_MSK
0x018	RXFIFO_SIZ	RXFIFO SIZE 寄存器	0x018 RXFIFO_SIZ
0x01C	RXFIFO_STS	RXFIFO 状态寄存器	0x01C RXFIFO_STS
0x020	NPTXFIFO_SIZ	非周期性的 TXFIFO Size 寄存器	0x020 NPTXFIFO_SIZ
0x024	NPTXFIFO_STS	非周期性的 TXFIFO 状态寄存器	0x024 NPTXFIFO_STS
0x028	PTXFIFO1_SIZ	TXFIFO1 SIZE 寄存器	0x028 PTXFIFO1_SIZ
0x02C	PTXFIFO_SIZ2	TXFIFO2 SIZE 寄存器	0x02C PTXFIFO_SIZ2
0x030	RXFIFO_STS_POP	RXFIFO 状态寄存器	0x030 RXFIFO_STS_POP
0x040	PHY_CLK_CTL	PHY 时钟控制寄存器	0x040 PHY_CLK_CTL
0x200	USB_DEV_CONF	USB Device 配置寄存器	0x200 USB_DEV_CONF
0x204	USB_DEV_FUNC	USB Device 功能寄存器	0x204 USB_DEV_FUNC
0x208	USB_LINE_STS	USB Line 状态寄存器	0x208 USB_LINE_STS
0x20C	INEP_INT_MSK	输入端点中断屏蔽寄存器	0x20C INEP_INT_MSK
0x210	OUTEP_INT_MSK	输出端点中断屏蔽寄存器	0x210 OUTEP_INT_MSK
0x214	USB_EP_INT	USB 端点中断寄存器	0x214 USB_EP_INT
0x218	USB_EP_INT_MSK	USB 端点中断屏蔽寄存器	0x218 USB_EP_INT_MSK
0x220	IN_EP0_CFG	输入 EP0 配置寄存器	0x220 IN_EP0_CFG
0x0224	IN EP1 配置寄存器	IN EP1 配置寄存器	0x0224 IN_EP1_CFG
0x0228	IN_EP2_CFG	IN EP2 配置寄存器	0x0228 IN_EP2_CFG
0x022C	IN_EP3_CFG	IN EP3 配置寄存器	0x022C IN_EP3_CFG
0x0230	IN_EP4_CFG	IN EP4 配置寄存器	0x0230 IN_EP4_CFG
0x240	OUT_EP0_CFG	OUT EP0 配置寄存器	0x240 OUT_EP0_CFG
0x244	OUT_EP1_CFG	OUT EP1 配置寄存器	0x244 OUT_EP1_CFG
0x248	OUT_EP2_CFG	OUT EP2 配置寄存器	0x248 OUT_EP2_CFG
0x24C	OUT_EP3_CFG	OUT EP3 配置寄存器	0x24C OUT_EP3_CFG
0x250	OUT_EP4_CFG	OUT EP4 配置寄存器	0x250 OUT_EP4_CFG
0x260	IN_EP0_INT	IN EP0 中断状态寄存器	0x260 IN_EP0_INT
0x264	IN_EP1_INT	IN EP1 中断状态寄存器	0x264 IN_EP1_INT
0x268	IN_EP2_INT	IN EP2 中断状态寄存器	0x268 IN_EP2_INT
0x26C	IN_EP3_INT	IN EP3 中断状态寄存器	0x26C IN_EP3_INT
0x270	IN_EP4_INT	IN EP4 中断状态寄存器	0x270 IN_EP4_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–1 USBDEV 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x280	OUT_EP0_INT	OUT EP0 中断状态寄存器	0x280 OUT_EP0_INT
0x284	OUT_EP1_INT	OUT EP1 中断状态寄存器	0x284 OUT_EP1_INT
0x288	OUT_EP2_INT	OUT EP2 中断状态寄存器	0x288 OUT_EP2_INT
0x28C	OUT_EP3_INT	OUT EP3 中断状态寄存器	0x28C OUT_EP3_INT
0x290	OUT_EP4_INT	OUT EP4 中断状态寄存器	0x290 OUT_EP4_INT
0x2A0	IN_EP0_TSF_SIZ	IN EP0 传输 Size 寄存器	0x2A0 IN_EP0_TSF_SIZ
0x2A4	IN_EP1_TSF_SIZ	IN EP1 传输 Size 寄存器	0x2A4 IN_EP1_TSF_SIZ
0x2A8	IN_EP2_TSF_SIZ	IN EP2 传输 Size 寄存器	0x2A8 IN_EP2_TSF_SIZ
0x2AC	IN_EP3_TSF_SIZ	IN EP3 传输 Size 寄存器	0x2AC IN_EP3_TSF_SIZ
0x2B0	IN_EP4_TSF_SIZ	IN EP4 传输 Size 寄存器	0x2B0 IN_EP4_TSF_SIZ
0x2C0	OUT_EP0_TSF_SIZ	OUT EP0 传输 Size 寄存器	0x2C0 OUT_EP0_TSF_SIZ
0x2C4	OUT_EP1_TSF_SIZ	OUT EP1 传输 Size 寄存器	0x2C4 OUT_EP1_TSF_SIZ
0x2C8	OUT_EP2_TSF_SIZ	OUT EP2 传输 Size 寄存器	0x2C8 OUT_EP2_TSF_SIZ
0x2CC	OUT_EP3_TSF_SIZ	OUT EP3 传输 Size 寄存器	0x2CC OUT_EP3_TSF_SIZ
0x2D0	OUT_EP4_TSF_SIZ	OUT EP4 传输 Size 寄存器	0x2D0 OUT_EP4_TSF_SIZ
0x300+n*0x4(n=0/1/2/3/4)	IN_EPn_DMA	IN EPn DMA 地址配置寄存器	0x300+n*0x4(n=0/1/2/3/4) IN_EPn_DMA
0x320+n*0x4(n=0/1/2/3/4)	OUT_EPn_DMA	OUT EPn DMA 地址配置寄存器	0x320+n*0x4(n=0/1/2/3/4) OUT_EPn_DMA
0x340+n*0x4(n=0/1/2/3/4)	IN_EPn_TXFIFO_STA	IN EPn TXFIFO 状态寄存器	0x340+n*0x4(n=0/1/2/3/4) IN_EPn_TXFIFO_STA
0x360+(n–1)*0x4(n=1/2/3/4)	TKN_QUEUEn	TKN_QUEUEn 寄存器	0x360+(n–1)*0x4(n=1/2/3/4) TKN_QUEUEn

12.1.6. 寄存器描述

12.1.6.1. 0x000 AHB_BASIC

默认值：0x00000004			AHB 基本配置寄存器 (AHB Basic Configure)
位域	类型	默认值	描述
31:9	–	–	–
8	R/W	0x0	保持默认值，不要改动
7	R/W	0x0	保持默认值，不要改动
6	R/W	0x0	保持默认值，不要改动
5	R/W	0x0	ASSB AHB Support Single Burst，AHB 支持 Single Burst。 • 0x0：不支持，数据传输采用 INCR Burst 传输。 • 0x1：支持，数据传输采用 Single Burst 传输。
4	–	–	–
3	R/W	0x0	保持默认值，不要改动

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000004			AHB 基本配置寄存器 (AHB Basic Configure)
位域	类型	默认值	描述
2	R	0x1	AHB Master Idle 指示 AHB Master State Machine 处于 idle 状态。
1	R	0x0	DMA Request Signal 用于 debug。
0	–	–	–

12.1.6.2. 0x004 USB_DEV_INIT

默认值：0x00000000			USB Device 初始化寄存器 (USB Device Initial)
位域	类型	默认值	描述
31:16	–	–	–
15:12	R/W	0x0	DMA_BL DMA Burst Length，用于设置 DMA 的 Burst 长度。 • 0x0：Single • 0x1：INCR • 0x3：INCR4 • 0x5：INCR8 • 0x7：INCR16 • Others: Reserved
11	R/W	0x0	EN_DMA Enable DMA，DMA 使能 • 0x0：工作在 Slave Mode，通过 AHB 总线传输数据。 • 0x1：工作在 DMA Mode。
10	R/W	0x0	NP_TFTH Non-Periodic TxFIFO Threshold，非周期的 TXFIFO 的阈值指示控制。 • 0x0：非周期 TXFIFO 半空，则 NPTXFIFO 空中断位生效。 • 0x1：非周期 TXFIFO 全空，则 NPTXFIFO 空中断位生效。
9	R/W	0x0	GIE Global Interrupt Enable，全局中断使能位，使能 USB IP 的中断。 • 0x0：未使能 • 0x1：使能全局中断
8	R/WAC	0x0	C_IN_TKN_Q Clear IN Token Queue，清除 IN Token 的队列，写 1 清除队列，完成自动清 0。
7:3	R/W	0x0	C_TX_NUM Clear TXFIFO Number，可以对 FIFO 进行清除。在 TxFFlsh bit 没有清 0 之前，此域不能及进行更改。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB Device 初始化寄存器 (USB Device Initial)
位域	类型	默认值	描述
			• 0x0：Non-periodic TXFIFO flush • 0x1：Periodic TXFIFO 1 flush • 0x2：Periodic TXFIFO 2 flush • 0x10：Flush all TXFIFO • Others：无效
2	R/WAC	0x0	C_TXFIFO Clear TXFIFO，此位写 1 进行 TXFIFO 清除（进行此操作前需确保 USB 没有进行数据传输），完成 TXFIFO 清除后自清 0。
1	R/WAC	0x0	C_RXFIFO Clear RxFIFO，此位写 1 进行 RxFIFO 清除（进行此操作前需确保 USB 没有进行数据传输），完成 RxFIFO 清除后自清 0。
0	R/WAC	0x0	Soft_RSTSoft Reset USB Device 软复位，此位写 1 进行软复位，复位完成自清 0。

12.1.6.3. 0x008 USB_PHY_IF

默认值：0x00001400			USB PHY 接口寄存器 (USB PHY Interface)
位域	类型	默认值	描述
31:20	–	–	–
19	R/W	0x0	ULPI_CLK_SUS ULPI Clock Suspend，决定 Suspend 状态下内部时钟的供电。采用内部 PHY，无需配置，保持默认值即可。 • 0x0：在 Suspend 状态 PHY 停止向内部时钟模块供电 • 0x1：PHY 不会停止向内部时钟模块供电
18	R/W	0x0	ULPI_AUTO_RES ULPI Auto Resume，配置 ULPI PHY 的寄存器的 AutoResume 功能。采用内部 PHY，无需配置，保持默认值即可。 • 0x0：PHY 不采用 AutoResume 功能 • 0x1：PHY 采用 AutoResume 功能
17:16	–	–	–
15	R/W	0x0	PHY_LP_CLK_SET PHY Low-Power Clock Set，选择 480 MHz 或 48 MHz 的 PHY 模式，在 FS 和 LS 模式下，PHY 可以工作在 48 MHz，达到节省功耗的效果。采用内部 PHY，这里无需配置，保持默认值即可。 • 0x0：480 MHz 的内部 PLL 时钟 • 0x1：48 MHz 的外部时钟
14	–	–	–
13:10	R/W	0x5	TA_TIME

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001400			USB PHY 接口寄存器 (USB PHY Interface)
位域	类型	默认值	描述
			USB Turnaround Time，配置 USB Turnaround Time。 以 PHY 时钟数为单位。
9:8	–	–	–
7	R/W	0x0	SEL_ULPI _DDR Select ULPI Interface Double Data Rate，选择 ULPI IF 的数据为双沿触发。采用内部 PHY，无需配置，保持默认值即可。 • 0x0：单沿触发，8–bit 数据总线 • 0x1：双沿触发，4–bit 数据总线
4	R/W	0x0	SEL_PHY_IF Select PHY Interface，选择 PHY 的接口类型。采用内部 PHY，无需配置，保持默认值即可。 • 0x0：UTMI+ Interface • 0x1：ULPI Interface
3	R/W	0x0	PHY_IF_WIDTH，PHY Interface Width，UTMI + PHY 选择 8–bit 或 16–bit 接口，ULPI 必须选择 8–bit 接口，采用内部 PHY，无需配置，保持默认值即可。 • 0x0：8 bits • 0x1：16 bits
2:0	R/W	0x0	TIMEOUT_CAL Timeout Calibration，USB Timeout 校准

12.1.6.4. 0x00C USB_ULPI_PHY

默认值：0x00000000			USB ULPI PHY 寄存器 (USB ULPI PHY)
位域	类型	默认值	描述
31:0	R/W	0x0	采用内部 PHY，无需配置，保持默认值即可。

12.1.6.5. 0x010 USB_INT_STS

默认值：0x10000020			USB 中断状态寄存器 (USB Interrupt Status)
位域	类型	默认值	描述
31	R/W1C	0x0	WAKEUP_INT Wake up Interrupt，唤醒产生中断，在 Suspend 状态下，收到 Host 发出的 Resume 信号后进行唤醒。 • 0x0：无唤醒中断 • 0x1：发生唤醒中断
30:23	–	–	–
22	R/W1C	0x0	DATA_FET_STOP_INT Data Fetch Stop Interrupt，此中断表示在 DMA 模式下，IN EP 取数据出现停止，原因是 TXFIFO 或请求队列的空间不够。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x10000020			USB 中断状态寄存器 (USB Interrupt Status)
位域	类型	默认值	描述
21	R/W1C	0x0	INCOMP_ISO_OUT_INT Incomplete Isochronous OUT Transfer Interrupt，此位中断用于指示至少一个 Isochronous OUT EP 当前帧里的 Transfer 不完整。
20	R/W1C	0x0	INCOMP_ISO_IN_INT Incomplete Isochronous IN Transfer Interrupt，此位中断用于指示至少一个 Isochronous IN EP 当前帧里的 Transfer 不完整。
19	R	0x0	OUT_EP_INT OUT Endpoints Interrupt，指示存在 OUT EP 中断。此中断为 OUT EP 的总中断，需将各个 OUT EP 的中断清除才可以清除该中断。
18	R	0x0	IN_EP_INT IN Endpoints Interrupt，指示存在 IN EP 中断。此中断为 IN EP 的总中断，需将各个 IN EP 的中断清除才可以清除该中断。
17	R/W1C	0x0	EP_MIS_INT Endpoint Mismatch Interrupt，指示 Non-periodic TxFIFO 的数据与 IN Endpoint 不一致 • 0x0：无中断产生 • 0x1：中断产生
16	–	–	–
15	R/W1C	0x0	EOP_FR_INT End of Periodic Frame Interrupt，此中断指示当前 Frame 达到 SET_PER_FR_INT 所设置的时间点 • 0x0：无中断产生 • 0x1：中断产生
14	R/W1C	0x0	ISO_OUT_DROP_INT Isochronous OUT Packet Dropped Interrupt，此中断表示由于 RXFIFO 无足够空间存放 isochronous OUT EP 的一个 Maximum size 的数据包，拒绝接收 isochronous OUT packet • 0x0：无中断产生 • 0x1：中断产生
13	R/W1C	0x0	Enum_DONE Enumeration Done，此中断用于指示完成 USB 的速率枚举 • 0x0：未完成速率枚举 • 0x1：完成速率枚举
12	R/W1C	0x0	USB_REST USB Reset，此中断用于指示 USB BUS 出现了 RESET 信号 • 0x0：未出现 RESET • 0x1：出现 RESET
11	R/W1C	0x0	USB_SUS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x10000020			USB 中断状态寄存器 (USB Interrupt Status)
位域	类型	默认值	描述
			USB Suspend，此中断用于指示 USB 进入 Suspend 状态 • 0x0：未出现 Suspend • 0x1：出现 Suspend
10	R/W1C	0x0	EARLY_SUS Early Suspend，此中断用于指示 USB 进入 idle 状态超过 3 ms • 0x0：未出现 Early Suspend • 0x1：出现 Early Suspend
9:8	–	–	–
7	R	0x0	OUT_NACK_EFF OUT Endpoint NACK Effective，此中断用于指示寄存器 SET_OUT_NACK 配置生效。此位清 0 可以通过设置 CLR_OUT_NACK。
6	R	0x0	IN_NACK_EFF IN Endpoint NACK Effective，此状态位用于指示寄存器 SET_NP_IN_NACK 配置生效。此位清 0 可以通过设置 CLR_NP_IN_NACK。
5	R	0x1	NP_TXFIFO_EMP Non-periodic TXFIFO Empty，此位用于指示 Non-periodic TxFIFO 半空或者全空（由 NP_TFTH 决定） • 0x0：NP TXFIFO 仍有数据需要传输 • 0x1：NP TXFIFO 全空或半空
4	R	0x0	RXFIFO_NO_EMP RXFIFO Non-Empty，此位指示 RxFIFO 里至少有一个 packet 需要读取 • 0x0：RXFIFO 空 • 0x1：RXFIFO 非空
3	R/W1C	0x0	RX_SOF Receive Start of (micro) Frame Token，此位指示 USB 接收到 SOFToken • 0x0：未接收到 SOF Token • 0x1：接收到 SOF Token
2:0	–	–	–

12.1.6.6. 0x014 USB_INT_MSK

默认值：0x00000000			USB 中断屏蔽寄存器 (USB Interrupt Mask)
位域	类型	默认值	描述
31	R/W	0x0	WAKEUP_INT_MSK Wake up Interrupt，唤醒产生中断，在 Suspend 状态下，收到 Host 发出的 Resume 信号后进行唤醒。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB 中断屏蔽寄存器 (USB Interrupt Mask)
位域	类型	默认值	描述
			• 0x0：屏蔽中断 • 0x1：不屏蔽中断
30:23	–	–	–
22	R/W	0x0	DATA_FET_STOP_INT_MSK Data Fetch Stop Interrupt，此中断表示在 DMA 模式下，IN EP 取数据出现停止，原因是 TXFIFO 或请求队列的空间不够。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
21	R/W	0x0	INCOMP_ISO_OUT_INT_MSK Incomplete Isochronous OUT Transfer Interrupt，此位中断用于指示至少一个 Isochronous OUT EP 当前帧里的 Transfer 不完整。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
20	R/W	0x0	INCOMP_ISO_IN_INT_MSK Incomplete Isochronous IN Transfer Interrupt，此位中断用于指示至少一个 Isochronous IN EP 当前帧里的 Transfer 不完整。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
19	R/W	0x0	OUT_EP_INT_MSK OUT Endpoints Interrupt，指示存在 OUT EP 中断。此中断为 OUT EP 的总中断。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
18	R/W	0x0	IN_EP_INT_MSK IN Endpoints Interrupt，指示存在 IN EP 中断。此中断为 IN EP 的总中断。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
17	R/W	0x0	EP_MIS_INT_MSK Endpoint Mismatch Interrupt，指示 Non-periodic TxFIFO 的数据与 IN Endpoint 不一致。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
16	–	–	–
15	R/W	0x0	EOP_FR_INT_MSK End of Periodic Frame Interrupt，此中断指示当前 Frame 达到 SET_PER_FR_INT 所设置的时间点：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB 中断屏蔽寄存器 (USB Interrupt Mask)
位域	类型	默认值	描述
			• 0x0：屏蔽中断 • 0x1：不屏蔽中断
14	R/W	0x0	ISO_OUT_DROP_INT_MSK Isochronous OUT Packet Dropped Interrupt，此中断表示由于 RXFIFO 无足够空间存放 isochronous OUT EP 的一个 Maximum size 的数据包，拒绝接收 isochronous OUT packet。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
13	R/W	0x0	Enum_DONE_MSK Enumeration Done，此中断用于指示完成 USB 的速率枚举。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
12	R/W	0x0	USB_REST_MSK USB Reset，此中断用于指示 USB BUS 出现了 RESET 信号。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
11	R/W	0x0	USB_SUS_MSK USB Suspend，此中断用于指示 USB 进入 Suspend 状态。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
10	R/W	0x0	EARLY_SUS_MSK Early Suspend，此中断用于指示 USB 进入 idle 状态超过 3 ms。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
9:8	–	–	–
7	R/W	0x0	OUT_NACK_EFF_MSK OUT Endpoint NACK Effective，此中断用于指示寄存器SET_OUT_NACK 配置生效。 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
6	R/W	0x0	IN_NACK_EFF_MSK IN Endpoint NACK Effective，状态位，用于指示寄存器 SET_NP_IN_NACK 配置生效 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
5	R/W	0x0	NP_TXFIFO_EMP_MSK Non-periodic TXFIFO Empty，用于指示 Non-periodic TxFIFO 半空或者全空

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB 中断屏蔽寄存器 (USB Interrupt Mask)
位域	类型	默认值	描述
			• 0x0：屏蔽中断 • 0x1：不屏蔽中断
4	R/W	0x0	RXFIFO_NO_EMP_MSK RXFIFO Non-Empty，指示 RxFIFO 里至少有一个 packet 需要读取 • 0x0：屏蔽中断 • 0x1：不屏蔽中断
3	R/W	0x0	RX_SOF_MSK Receive Start of (micro) Frame Token，指示 USB 接收到 SOFToken • 0x0：屏蔽中断 • 0x1：不屏蔽中断
2:0	–	–	–

12.1.6.7. 0x018 RXFIFO_SIZ

默认值：0x00000400			RXFIFO SIZE 寄存器 (RXFIFO SIZE)
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x400	RXFIFO_SIZ RXFIFO Size，RxFIFO 空间大小，最小值 16，最大值 1024。

12.1.6.8. 0x01C RXFIFO_STS

默认值：0x00000000			RXFIFO 状态寄存器 (RXFIFO Status)
位域	类型	默认值	描述
31:25	–	–	–
24:21	R	0x0	FR_NUM Frame Number，为 Frame Number 的低 4 位，只用于 Isochronous 类型的 OUT EPs。
20:17	R	0x0	RX_PKT_STS Received Packet Status ，用于指示接收的 packet 的状态。 • 0x1：OUT Token 回复 NACK（触发中断） • 0x2：OUT Token 接收到数据包，软件可读取 RXFIFO 数据 • 0x3：OUT Token 传输完成（触发 OUT_TX_COMP_INT 中断） • 0x4：SETUP Token 传输完成（触发 SETUP_TX_COMP _INT 中断） • 0x6：SETUP Token 接收到数据包，软件可读取 RXFIFO 数据 • Others：Reserved
16:15	R	0x0	OUT_DAT_PID Data PID，指示接收到的 OUT data packet 的 DATA PID 类型：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RXFIFO 状态寄存器 (RXFIFO Status)
位域	类型	默认值	描述
			• 0x0：DATA0 • 0x1：DATA2 • 0x2：DATA1 • 0x3：MDATA
14:4	R	0x0	RXBYTE_CNT Byte Count，用于指示接收到的 data packet 的 Byte 计数。
3:0	R	0x0	OUTEP_NUM Endpoint Number，此域指示当前接收的 packet 的 Endpoint Number。

12.1.6.9. 0x020 NPTXFIFO_SIZ

默认值：0x04000400			非周期性的 TXFIFO Size 寄存器 (NPTXFIFO SIZE)
位域	类型	默认值	描述
31:16	R/W	0x400	NPTXFIFO_SIZ Non-periodic TXFIFO Size，最小值 16，最大值 1024
15:0	R/W	0x400	NPTXFIFO_START Non-periodic TXFIFO Start Address，非周期的 TxFIFO 的起始地址。

12.1.6.10. 0x024 NPTXFIFO_STS

默认值：0x00080400			非周期性的 TXFIFO 状态寄存器 (NPTXFIFO Status)
位域	类型	默认值	描述
31:24	R	0x0	NPTxQTop NPTXFIFO_QUE Non-periodic TXFIFO Request Queue，指示非周期发送请求队列的顶端位置，也就是正在处理的队列位置。 • Bits [30:27]：端点号 • Bits [26:25]： ◦ 0x0: IN token ◦ 0x1: Zero-length transmit packet ◦ 0x2/0x3: Reserved • Bit [24]: Terminate (last Entry for selected Endpoint)
23:20	–	–	–
19:16	R	0x8	NP_QUE_LOC_AVAN Non-periodic Transmit Request Queue Location Available，指示目前非周期发送请求队列的可用位置 • 0x0：没有空闲位置 • 0x1：1 个位置空闲

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00080400			非周期性的 TXFIFO 状态寄存器 (NPTXFIFO Status)
位域	类型	默认值	描述
			• … • 0x8：8 个位置空闲 • Others：reserved
15:0	R	0x400	NP_TXFIFO_AVA Non-periodic TxFIFO Space Available，指示 Non-periodic TxFIFO 空间可用情况： • 0x0：Non-periodic TxFIFO 满 • 0x1：1 word 空闲 • … • 0x400：1024 words 空闲 • Others：reserved

12.1.6.11. 0x028 PTXFIFO1_SIZ

默认值：0x03000800			TXFIFO1 SIZE 寄存器 (TXFIFO1 Size)
位域	类型	默认值	描述
31:16	R/W	0x300	PTXFIFO1_SIZ Periodic TxFIFO1 Size，周期性的 TXFIFO1 大小，最小值 4。
15:0	R/W	0x800	PTXFIFO1_START Periodic TxFIFO1 Start Address，周期性的 TXFIFO1 的起始地址。

12.1.6.12. 0x02C PTXFIFO_SIZ2

默认值：0x03000B00			TXFIFO2 SIZE 寄存器 (TXFIFO2 Size)
位域	类型	默认值	描述
31:16	R/W	0x300	PTXFIFO2_SIZ Periodic TxFIFO2 Size，周期性的 TXFIFO2 深度，最小值 4。
15:0	R/W	0xB00	PTXFIFO2_START Periodic TxFIFO2 RAM Start Address，周期性的 TXFIFO2 的起始地址。

12.1.6.13. 0x030 RXFIFO_STS_POP

默认值：0x00000000			RXFIFO 状态寄存器 (RXFIFO Status Pop)
位域	类型	默认值	描述
31:25	–	–	–
24:21	R	0x0	FR_NUM Frame Number，为 Frame Number 的低 4 位，只用于 Isochronous 类型的 OUT EPs。
20:17	R	0x0	RX_PKT_STS Received Packet Status ，用于指示接收的 packet 的状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RXFIFO 状态寄存器 (RXFIFO Status Pop)
位域	类型	默认值	描述
			• 0x1：OUT Token 回复 NACK（触发中断） • 0x2：OUT Token 接收到数据包，软件可读取 RXFIFO 数据 • 0x3：OUT Token 传输完成（触发 OUT_TX_COMP_INT 中断） • 0x4：SETUP Token 传输完成（触发 SETUP_TX_COMP _INT 中断） • 0x6：SETUP Token 接收到数据包，软件可读取 RXFIFO 数据 • Others：Reserved
16:15	R	0x0	OUT_DAT_PID Data PID，指示接收到的 OUT data packet 的 DATA PID 类型 • 0x0：DATA0 • 0x1：DATA2 • 0x2：DATA1 • 0x3：MDATA
14:4	R	0x0	RXBYTE_CNT Byte Count，用于指示接收到的 data packet 的 byte 计数。
3:0	R	0x0	OUTEP_NUM Endpoint Number，指示当前接收的 packet 的 Endpoint Number。

12.1.6.14. 0x040 PHY_CLK_CTL

默认值：0x00000000			PHY 时钟控制寄存器 (PHY Clock Control)
位域	类型	默认值	描述
31:30	–	–	–
0	R/W	0x0	STP_PHY_CLK STOP PHY CLOCK，停止 PHY Clock，在 USB Suspend 状态下可以配置此位，停止 PHY 的时钟，能够降低 USB PHY 的功耗。 • 0x0：无操作 • 0x1：停止 PHY 的时钟

12.1.6.15. 0x200 USB_DEV_CONF

默认值：0x08200000			USB Device 配置寄存器 (USB Device Configure)
位域	类型	默认值	描述
31:23	–	–	–
22:18	R/W	0x8	IN_EP_MIS_THIN Endpoint Mismatch Threshold，触发 IN Endpoint Mismatch 中断的阈值。
17:16	–	–	–
15	R/W	0x0	MSK_Early_SUS_ERR_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x08200000			USB Device 配置寄存器 (USB Device Configure)
位域	类型	默认值	描述
			MSK Early Suspend Generate Erratic Error Interrupt，使能 Early Suspend 产生 Erratic Error 中断 • 0x0：Early suspend 中断可以触发 erratic error • 0x1：Early suspend 中断不触发 erratic error
14	R/W	0x0	EN_DLY_XCVR 设备 chirp 期间 xcvr_sel 和 txvalid 之间的延迟使能。 • 0x0：xcvr_sel 和 txvalid 之间没有延迟 • 0x1：使能 xcvr_sel 和 txvalid 之间的延迟
13	–	–	–
12:11	R/W	0x0	SET_PER_FR_INT SET Periodic Frame Interval，设置 Periodic Frame 结束的时间点 • 0x0：80% • 0x1：85% • 0x2：90% • 0x3：95%
10:4	R/W	0x0	USB_DEV_ADDR USB Device Address，软件在 Set Address command 时设置的 Device 地址。
3	–	–	–
2	R/W	0x0	OUT_RX_NZL_DATA_HDL OUT Transaction Receive None-zero-length DATA Handle，设置在 OUT transaction 的 Status 阶段，接收到 non zero length 数据包时的处理方式 • 0x0：发送接收到的 OUT packet 到应用层，同时根据 NACK 和 Bit 的配置发送握手信号 • 0x1：发送 STALL 握手信号，并且不会发送接收到的 OUT packet 给应用层
1:0	R/W	0x0	USB_DEV_SPD_SET USB Device Speed Set，设置 USB Device 进行枚举的 USB 速度 • 0x0：High speed，高速设备 • 0x1：Full speed，全速设备 • Others：Reserved

12.1.6.16. 0x204 USB_DEV_FUNC

默认值：0x00000002			USB Device 功能寄存器 (USB Device Function)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0x0	EN_NACK_BBL_ERR Enable NACK Babble Error，使能 NACK 自动回复 Babble Error

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			USB Device 功能寄存器 (USB Device Function)
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能
15	R/W	0x0	IG_FR_NUM_ISO_EP Ignore Frame Number for Isochronous Endpoints，针对同步 EP 使用。
14:12	–	–	–
11	R/W	0x0	PWR_ON_DONE POWER-ON Programming Done，指示 Wakeup 后 Contrl、StatusRegister 已经 Ready • 0x0：无状态指示 • 0x1：指示 CSR Ready
10	W	0x0	CLR_OUT_NACK Clear OUT Endpoint NACK，此位写 1 清除 OUT Endpoints NACK。
9	W	0x0	SET_OUT_NACK Set OUT Endpoint NACK，此位写 1 设置 OUT NACK。软件层通过此位设置，让所用的 OUT Endpoints 发送 NACK 握手信号。此位只有在 OUT_NACK_EFF 清 0 后才可以置 1。
8	W	0x0	CLR_NP_IN_NACK Clear Non-periodic IN Endpoint NACK，此位写 1 清除 Non-Periodic-IN NACK。
7	W	0x0	SET_NP_IN_NACK Set Non-periodic IN Endpoint NACK，此位写 1 设置 Non-periodicIN NACK。软件通过此位设置，让所用的 Non periodic IN Endpoints 发送 NACK 握手信号。此位只有在 OUT_NACK_EFF 清 0 后才可以置 1。
6:4	R/W	0x0	TEST_MOD TEST MODE Select，测试模式选择 • 0x0：Test mode disabled • 0x1：Test_J mode • 0x2：Test_K mode • 0x3：Test_SE0_NACK mode • 0x4：Test_Packet mode • 0x5：Test_Force_Enable • Others：reserved
3	R	0x0	GLB_OUT_NACK_STS Global OUT NACK Status • 0x0：根据 FIFO 状态和 NAK 和 STALL 位设置发送握手信号。 • 0x1：无论空间是否可用，都不会将数据写入 RxFIFO，对所有数据包（除了 SETUP 事务）发送 NAK 握手信号，并丢弃所有同步 OUT 数据包。
2	R	0x0	GLB_IN_NACK_STS

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			USB Device 功能寄存器 (USB Device Function)
位域	类型	默认值	描述
			Global IN Non-periodic NACK Status • 0x0：根据 TXFIFO 的数据使用情况，发送握手信号 • 0x1：不管 TXFIFO 的数据使用情况，Non-periodic IN Eps 发送 NACK 握手信号
1	R/W	0x1	SET_DEV_DISCON Set USB Device Disconnect，设置 Device 进行 disconnect 操作 • 0x0：正常工作 • 0x1：进行 disconnect 操作
0	R/W	0x0	EN_REM_WAKUP Enable Remot Wakeup，使能 USB Devcie 唤醒 USB Host • 0x0：未使能 • 0x1：使能

12.1.6.17. 0x208 USB_LINE_STS

默认值：0x00000002			USB Line 状态寄存器 (USB Line Status)
位域	类型	默认值	描述
31:24	–	–	–
23:22	R	0x0	DAT_LINE_STS Data Line Status，指示目前 USB 数据线的逻辑电平 • 1 指示高电平 • 0 指示低电平 • bit23：D+ 线上的逻辑电平 • bit22：D– 线上的逻辑电平
21:8	R	0x0	RX_FR_NUM Number of the Received SOF • 在 high speed 时，此域表示 micro Frame number。 • 在 full or low speed 时，此域表示 Frame number。
7:4	–	–	–
3	R	0x0	ERRTIC_ERR Erratic Error，此位用于报告 UMTI+ 任意的错误。如果由于 erratic error 产生的 early suspend，软件只能通过实现 soft disconnect 恢复。
2:1	R	0x1	USB_EN UM_SPEEDUSB Enumerated Speed，指示经过速度的侦测最后 Device 得出的速率

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			USB Line 状态寄存器 (USB Line Status)
位域	类型	默认值	描述
			• 0x0：枚举为高速设备 • 0x1：枚举为全速设备 • Others：Reserved
0	R	0x0	DET_SUS_STS Detect Suspend Status USB 侦测到 Suspend Condition 时，此位置 1。

12.1.6.18. 0x20C INEP_INT_MSK

默认值：0x00000000			输入端点中断屏蔽寄存器 (IN EP Interrupt Mask)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	NACK_INT_MSK NACK interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
12:7	–	–	–
6	R/W	0x0	IN_NACK_EFF_INT_MSK IN Endpoint NACK Effective Mask • 0x0：屏蔽 • 0x1：不屏蔽
5	R/W	0x0	INTOKEN_MIS_INT_MSK IN Token received with EP Mismatch Mask • 0x0：屏蔽 • 0x1：不屏蔽
4	R/W	0x0	RX_INTOKEN_EMPTY_INT_MSK IN Token Received When TxFIFO Empty Mask • 0x0：屏蔽 • 0x1：不屏蔽
3	R/W	0x0	TIME_OUT_INT_MSK Timeout Interrupt Mask (Non-isochronous endpoints) • 0x0：屏蔽 • 0x1：不屏蔽
2	R/W	0x0	AHB_RW_ERR_INT_MSK AHB Read/Write Error Interrupt Mask

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输入端点中断屏蔽寄存器 (IN EP Interrupt Mask)
位域	类型	默认值	描述
			• 0x0：屏蔽 • 0x1：不屏蔽
1	R/W	0x0	DIS_EP_INT_MSK Endpoint Disabled Interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
0	R/W	0x0	TX_COMP_INT_MSK TX Transfer Completed Interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽

12.1.6.19. 0x210 OUTEP_INT_MSK

默认值：0x00000000			输出端点中断屏蔽寄存器 (OUT EP Interrupt Mask)
位域	类型	默认值	描述
31:15	–	–	–
14	R/W	0x0	NYET_INT_MSK NYET interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
13	R/W	0x0	NACK_INT_MSK NACK interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
12	R/W	0x0	BABBLE_ERR_INT_MSK Babble Error Interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
11:7	–	–	–
6	R/W	0x0	B2B_SETUP_INT_MSK Back-to-Back SETUP Packets Received Mask • 0x0：屏蔽 • 0x1：不屏蔽
5	R/W	0x0	STS_PHASE_RX_INT_MSK Status Phase Received Mask

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			输出端点中断屏蔽寄存器 (OUT EP Interrupt Mask)
位域	类型	默认值	描述
			• 0x0：屏蔽 • 0x1：不屏蔽
4	R/W	0x0	OUT_TOKEN_EP_DIS_INT_MSK OUT Token Received when Endpoint Disabled Mask • 0x0：屏蔽 • 0x1：不屏蔽
3	R/W	0x0	SETUP_DONE_INT_MSK SETUP Phase Done Mask. Applies to control endpoints only. • 0x0：屏蔽 • 0x1：不屏蔽
2	R/W	0x0	AHB_RW_ERR_INT_MSK AHB Error Mask • 0x0：屏蔽 • 0x1：不屏蔽
1	R/W	0x0	DIS_EP_INT_MSK Endpoint Disabled Interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽
0	R/W	0x0	RX_COMP_INT_MSK Transfer Completed Interrupt Mask • 0x0：屏蔽 • 0x1：不屏蔽

12.1.6.20. 0x214 USB_EP_INT

默认值：0x00000000			USB 端点中断寄存器 (USB EP Interrupt)
位域	类型	默认值	描述
31:16	R	0x0	OUT_EP_INT OUT Endpoint Interrupt BIT，每位对应一个 OUT EP 的中断状态此中断为该 OUT EP 的总中断，需将该 OUT EP 的所有中断清除才可以清除该中断。 • Bit 16 for OUT Endpoint 0 • Bit 17 for OUT Endpoint 1 • Bit 18 for OUT Endpoint 2 • Bit 19 for OUT Endpoint 3 • Bit 20 for OUT Endpoint 4 其他 bit 无效

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB 端点中断寄存器 (USB EP Interrupt)
位域	类型	默认值	描述
15:0	R	0x0	IN_EP_INT IN Endpoint Interrupt BIT，每位对应一个 IN EP 的中断状态此中断为该 IN EP 的总中断，需将该 IN EP 的所有中断清除才可以清除该中断。 • Bit 0 for IN Endpoint 0 • Bit 1 for IN Endpoint 1 • Bit 2 for IN Endpoint 2 • Bit 3 for IN Endpoint 3 • Bit 4 for IN Endpoint 4 其他 bit 无效

12.1.6.21. 0x218 USB_EP_INT_MSK

默认值：0x00000000			USB 端点中断屏蔽寄存器 (USB EP Interrupt Mask)
位域	类型	默认值	描述
31:16	R/W	0x0	OUT_EP_INT_MSK OUT Endpoint Interrupt Mask，每位对应一个 OUT EP 的中断屏蔽位，1b'0 表示屏蔽，1b'1 表示不屏蔽。 • Bit 16 for OUT Endpoint 0 • Bit 17 for OUT Endpoint 1 • Bit 18 for OUT Endpoint 2 • Bit 19 for OUT Endpoint 3 • Bit 20 for OUT Endpoint 4 其他 bit 无效
15:0	R/W	0x0	IN_EP_INT_MSK IN Endpoint Interrupt Mask，每位对应一个 IN EP 的中断屏蔽位，1b'0 表示屏蔽，1b'1 表示不屏蔽。 • Bit 0 for IN Endpoint 0Bit 1 for IN Endpoint 1 • Bit 2 for IN Endpoint 2 • Bit 3 for IN Endpoint 3 • Bit 4 for IN Endpoint 4 其他 bit 无效

12.1.6.22. 0x220 IN_EP0_CFG

默认值：0x00008000			输入 EP0 配置寄存器 (IN EP0 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 IN EP0，将此位置 1，使能 EP0 发送数据。在 EP0 的 DIS_EP_INT 中断或 TX_COMP_INT 中断出现之前，此位会自清 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00008000			输入 EP0 配置寄存器 (IN EP0 Configure)
位域	类型	默认值	描述
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 IN EP0，需要在 EN_EP = 1 的情况下，才可以对此位置 1。将此位置 1，EP0 停止发送数据，尽管 EP0 的 transfer 没有完成。 需要接收到 EP0 的 DIS_EP_INT 中断，才可以认为 EP0 Disable。在 EP0 disabled 中断出现之前，此位会自清 0。
29:28	–	–	–
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP0 的 NACK • 0x0：无操作 • 0x1：Control EP0 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，清除 NACK，此位置 1，清除 EP0 的 NACK 位 • 0x0：无操作 • 0x1：清除 Control EP0 的 NACK 位
25:22	R/W	0x0	TXFIFO_NUM TXFIFO Number，IN EP0 对应 Non-periodic TxFIFO，因此此域一直为 0，无需配置。
21	R/WAC	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高。 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	–	–	–
19:18	R	0x0	EP0_TYPE Endpoint0， TypeEP0 的类型，这里为只读位，EP0 总是为 Control 类型的端点。
17	R	0x0	IN_EP0_NACK_STS IN Endpoint0 NACK Status，IN EP0 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP0 发送非 NACK 握手信号 • 0x1：EP0 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	–	–	–
15	R	0x1	ACT_EP Active Endpoint，对于 EP0 此位一直为 1，表示 control IN EP0 一直处于活跃的状态。
14:11	R/W	0x0	NXT_TX_EP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00008000			输入 EP0 配置寄存器 (IN EP0 Configure)
位域	类型	默认值	描述
			Next Transmit Endpoint，配置下一个发送的 IN EP Number，仅在 DMA 模式下适用： • 0x0：IN EP0 • 0x1：IN EP1 • 0x2：IN EP2 • 0x3：IN EP3 • 0x4：IN EP4 • Others：Reserved
10:2	–	–	–
1:0	R/W	0x0	MPS Maximum Packet Size，IN EP0 的最大 Packet Size • 0x0：64 bytes • 0x1：32 bytes • 0x2：16 bytes • 0x3：8 bytes

12.1.6.23. 0x0224 IN_EP1_CFG

默认值：0x00000000			IN EP1 配置寄存器 (IN EP1 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 IN EP1，将此位置 1 ，使能 EP1 发送数据。在 EP1 的 DIS_EP_INT 中断或 TX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 IN EP1，需要在 EN_EP = 1 的情况下，才可以对此位置 1。将此位置 1， EP1 停止发送数据，尽管 EP1 的 transfer 没有完成。 需要接收到 EP1 的 DIS_EP_INT 中断，才可以认为 EP1 Disable。在 EP1 disabled 中断出现之前，此位会自清 0。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP1 配置寄存器 (IN EP1 Configure)
位域	类型	默认值	描述
			• 0x0：无操作 • 0x1：PID 域选择 DATA0 SS_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP1 的 NACK • 0x0：无操作 • 0x1：EP1 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP1 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP1 的 NACK 握手信号
25:22	R/W	0x0	TXFIFO_NUM TXFIFO Number，IN EP 所对应采用的 TXFIFO • 0x0：Non-periodic TxFIFO • 0x1：Specified Periodic TxFIFO number 1 • 0x3：Specified Periodic TxFIFO number 2 • Others：Reserved
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	–	–	–
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	IN_EP_NACK_STS IN Endpoint NACK Status，IN EP 当前的回复 NACK 的状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP1 配置寄存器 (IN EP1 Configure)
位域	类型	默认值	描述
			• 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk IN EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/ Odd Frame Number Status，适用 isochronous IN EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 USB RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	R/W	0x0	NXT_TX_EP Next Transmit Endpoint，配置下一个发送的 IN EP Number，这里只适用在 DMA 模式下 • 0x0：IN EP0 • 0x1：IN EP1 • 0x2：IN EP2 • 0x3：IN EP3 • 0x4：IN EP4 • Others：Reserved
10:0	R/W	0x0	MPS Maximum Packet Size，IN EP1 的最大 Packet Size，单位是 byte。

12.1.6.24. 0x0228 IN_EP2_CFG

默认值：0x00000000			IN EP2 配置寄存器 (IN EP2 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 IN EP2，将此位置 1，使能 EP2 发送数据。在 EP2 的 DIS_EP_INT 中断或 TX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP2 配置寄存器 (IN EP2 Configure)
位域	类型	默认值	描述
			Disable Endpoint，关闭 IN EP2，需要在 EN_EP = 1 的情况下，才可以对此位置 1。将此位置 1，EP2 停止发送数据，尽管 EP2 的 transfer 没有完成。 需要接收到 EP2 的 DIS_EP_INT 中断，才可以认为 EP2 Disable。在 EP2 disabled 中断出现之前，此位会自清 0。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 SS_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP2 的 NACK • 0x0：无操作 • 0x1：EP2 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP2 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP2 的 NACK 握手信号
25:22	R/W	0x0	TXFIFO_NUM TXFIFO Number，IN EP 所对应采用的 TXFIFO • 0x0：Non-periodic TxFIFO • 0x1：Specified Periodic TxFIFO number 1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP2 配置寄存器 (IN EP2 Configure)
位域	类型	默认值	描述
			• 0x3：Specified Periodic TxFIFO number 2 • Others：Reserved
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	–	–	–
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	IN_EP_NACK_STS IN Endpoint NACK Status，IN EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk IN EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous IN EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP ，Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 USB RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	R/W	0x0	NXT_TX_EP Next Transmit Endpoint，配置下一个发送的 IN EP Number，这里只适用在 DMA 模式下

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP2 配置寄存器 (IN EP2 Configure)
位域	类型	默认值	描述
			• 0x0：IN EP0 • 0x1：IN EP1 • 0x2：IN EP2 • 0x3：IN EP3 • 0x4：IN EP4 • Others：Reserved
10:0	R/W	0x0	MPS Maximum Packet Size，IN EP2 的最大 Packet Size，单位是 Byte。

12.1.6.25. 0x022C IN_EP3_CFG

默认值：0x00000000			IN EP3 配置寄存器 (IN EP3 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 IN EP3，将此位置 1，使能 EP3 发送数据。在 EP3 的 DIS_EP_INT 中断或 TX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 IN EP3，需要在 EN_EP = 1 的情况下，才可以对此位置 1。将此位置 1，EP3 停止发送数据，尽管 EP3 的 transfer 没有完成。需要接收到 EP3 的 DIS_EP_INT 中断，才可以认为 EP3 Disable。在 EP3 disabled 中断出现之前，此位会自清 0。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 SS_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择偶数帧

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP3 配置寄存器 (IN EP3 Configure)
位域	类型	默认值	描述
			• 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP3 的 NACK • 0x0：无操作 • 0x1：EP3 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP3 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP3 的 NACK 握手信号
25:22	R/W	0x0	TXFIFO_NUM TXFIFO Number，IN EP 所对应采用的 TXFIFO • 0x0：Non-periodic TxFIFO • 0x1：Specified Periodic TxFIFO number 1 • 0x3：Specified Periodic TxFIFO number 2 • Others：Reserved
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	–	–	–
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	IN_EP_NACK_STS IN Endpoint NACK Status，IN EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP3 配置寄存器 (IN EP3 Configure)
位域	类型	默认值	描述
			注： 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk IN EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous IN EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 USB RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	R/W	0x0	NXT_TX_EP Next Transmit Endpoint，配置下一个发送的 IN EP Number，这里只适用在 DMA 模式下 • 0x0：IN EP0 • 0x1：IN EP1 • 0x2：IN EP2 • 0x3：IN EP3 • 0x4：IN EP4 • Others：Reserved
10:0	R/W	0x0	MPS Maximum Packet Size，IN EP3 的最大 Packet Size，单位是 Byte。

12.1.6.26. 0x0230 IN_EP4_CFG

默认值：0x00000000			IN EP4 配置寄存器 (IN EP4 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 IN EP4，将此位置 1，使能 EP4 发送数据。在 EP4 的 DIS_EP_INT 中断或 TX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 IN EP4，需要在 EN_EP = 1 的情况下，才可以对此位置 1。将此位置 1， EP4 停止发送数据，尽管 EP4 的 transfer 没有完成。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP4 配置寄存器 (IN EP4 Configure)
位域	类型	默认值	描述
			需要接收到 EP4 的 DIS_EP_INT 中断，才可以认为 EP4 Disable。在 EP4 disabled 中断出现之前，此位会自清 0。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 IN EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 SS_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous INEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP4 的 NACK • 0x0：无操作 • 0x1：EP1 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP4 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP1 的 NACK 握手信号
25:22	R/W	0x0	TXFIFO_NUM TXFIFO Number，IN EP 所对应采用的 TXFIFO • 0x0：Non-periodic TxFIFO • 0x1：Specified Periodic TxFIFO number 1 • 0x3：Specified Periodic TxFIFO number 2 • Others：Reserved
21	R/W	0x0	EN_STALL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP4 配置寄存器 (IN EP4 Configure)
位域	类型	默认值	描述
			Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	–	–	–
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	IN_EP_NACK_STS IN Endpoint NACK Status，IN EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk IN EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous IN EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 USB RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	R/W	0x0	NXT_TX_EP Next Transmit Endpoint，配置下一个发送的 IN EP Number，这里只适用在 DMA 模式下 • 0x0：IN EP0 • 0x1：IN EP1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP4 配置寄存器 (IN EP4 Configure)
位域	类型	默认值	描述
			• 0x2：IN EP2 • 0x3：IN EP3 • 0x4：IN EP4 • Others：Reserved
10:0	R/W	0x0	MPS Maximum Packet Size，IN EP4 的最大 Packet Size，单位是 Byte。

12.1.6.27. 0x240 OUT_EP0_CFG

默认值：0x00008000			OUT EP0 配置寄存器 (OUT EP0 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 OUT EP0 ，将此位置 1，使能 EP0 接收数据。在 OUT EP0 的 SETUP_DONE_INT 中断、DIS_EP_INT 中断或 RX_COMP_INT 中断出现之前，此位会自清 0。
30	R	0x0	DIS_EP Disable Endpoint，关闭 OUT EP0，软件无法对此位进行写操作，无法关闭 OUT EP0。
29:28	–	–	–
27	W	0x0	S_NACK Set NACK，此位置 1，设置 OUT EP0 发送 NACK • 0x0：无操作 • 0x1：Control EP0 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP0 NACK 握手信号 • 0x0：无操作 • 0x1：清除 Control EP0 的 NACK 握手信号
25:22	–	–	–
21	R/WAC	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号 • 0x0：无操作 • 0x1：发送 Stall 握手信号 Device core 会在收到 SETUP Token 后会将此位清 0。如果 NACK 与 Stall 信号同时设置，发送 Stall 握手信号的优先级更高。另外，不管此位的设置情况，Device core 只要收到 SETUP 数据包，就会回复 ACK 握手信号。
20	R/W	0x0	EN_SNOOP Enable Snoop Mode，配置此位可以使得 EP0 进入 Snoop mode。在 Snoop 模式下，USB Device 不会检查接收的 OUT packet 是否正确

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00008000			OUT EP0 配置寄存器 (OUT EP0 Configure)
位域	类型	默认值	描述
			• 0x0：未进入 Snoop mode • 0x1：进入 Snoop mode
19:18	R	0x0	EP0_TYPE Endpoint0 Type，EP0 一直为 Control 类型，此 bit 不需配置。
17	R	0x0	OUT_EP0_NACK_STS OUT Endpoint0 NACK Status，OUT EP0 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP0 发送非 NACK 握手信号 • 0x1：EP0 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	–	–	–
15	R	0x1	ACT_EP Active Endpoint，对于 EP0 此位一直为 1，表示 control OUT EP0 一直处于活跃的状态。
14:2	–	–	–
1:0	R/W	0x0	MPS Maximum Packet Size OUT EP0 的最大 Packet Size • 0x0：64 bytes • 0x1：32 bytes • 0x2：16 bytes • 0x3：8 bytes

12.1.6.28. 0x244 OUT_EP1_CFG

默认值：0x00000000			OUT EP1 配置寄存器 (OUT EP1 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 OUT EP1，将此位置 1，使能 EP1 接收数据。在 OUT EP1 的 SETUP_DONE_INT 中断、DIS_EP_INT 中断或 RX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 OUT EP1。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP1 配置寄存器 (OUT EP1 Configure)
位域	类型	默认值	描述
			S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 S_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP1 的 NACK • 0x0：无操作 • 0x1：EP1 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP1 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP1 的 NACK 握手信号
25:22	–	–	–
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	R/W	0x0	EN_SNOOP Enable Snoop Mode，配置此位可以使得 EP1 进入 Snoop mode。在 Snoop 模式下，USB Device 不会检查接收的 OUT packet 是否正确 • 0x0：未进入 Snoop mode • 0x1：进入 Snoop mode
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP1 配置寄存器 (OUT EP1 Configure)
位域	类型	默认值	描述
			• 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	OUT_EP_NACK_STS OUT Endpoint NACK Status，OUT EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk OUT EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous OUT EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	–	–	–
10:0	R/W	0x0	MPS Maximum Packet Size，OUT EP1 的最大 Packet Size，单位是 Byte。

12.1.6.29. 0x248 OUT_EP2_CFG

默认值：0x00000000			OUT EP2 配置寄存器 (OUT EP2 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 OUT EP2，将此位置 1，使能 EP2 接收数据。在 OUT EP2 的 SETUP_DONE_INT 中断、DIS_EP_INT 中断或 RX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP2 配置寄存器 (OUT EP2 Configure)
位域	类型	默认值	描述
			Disable Endpoint，关闭 OUT EP2。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 S_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP2 的 NACK • 0x0：无操作 • 0x1：EP2 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP2 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP2 的 NACK 握手信号
25:22	–	–	–
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	R/W	0x0	EN_SNOOP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP2 配置寄存器 (OUT EP2 Configure)
位域	类型	默认值	描述
			Enable Snoop Mode，配置此位可以使得 EP2 进入 Snoop mode。在 Snoop 模式下，USB Device 不会检查接收的 OUT packet 是否正确 • 0x0：未进入 Snoop mode • 0x1：进入 Snoop mode
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	OUT_EP_NACK_STS OUT Endpoint NACK Status，OUT EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk OUT EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/ Odd Frame Number Status，适用 isochronous OUT EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	–	–	–
10:0	R/W	0x0	MPS Maximum Packet Size，OUT EP2 的最大 Packet Size，单位是 byte。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.1.6.30. 0x24C OUT_EP3_CFG

默认值：0x00000000			OUT EP3 配置寄存器 (OUT EP3 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 OUT EP3，将此位置 1，使能 EP3 接收数据。在 OUT EP3 的 SETUP_DONE_INT 中断、DIS_EP_INT 中断或 RX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 OUT EP3。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 S_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP3 的 NACK • 0x0：无操作 • 0x1：EP3 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP3 的 NACK 握手信号 • 0x0：无操作 • 0x1：清除 IN EP3 的 NACK 握手信号
25:22	–	–	–
21	R/W	0x0	EN_STALL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP3 配置寄存器 (OUT EP3 Configure)
位域	类型	默认值	描述
			Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	R/W	0x0	EN_SNOOP Enable Snoop Mode，配置此位可以使得 EP3 进入 Snoop mode。在 Snoop 模式下，USB Device 不会检查接收的 OUT packet 是否正确 • 0x0：未进入 Snoop mode • 0x1：进入 Snoop mode
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	OUT_EP_NACK_STS OUT Endpoint NACK Status，OUT EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk OUT EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous OUT EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP3 配置寄存器 (OUT EP3 Configure)
位域	类型	默认值	描述
14:11	–	–	–
10:0	R/W	0x0	MPS Maximum Packet Size，OUT EP3 的最大 Packet Size，单位是 Byte。

12.1.6.31. 0x250 OUT_EP4_CFG

默认值：0x00000000			OUT EP4 配置寄存器 (OUT EP4 Configure)
位域	类型	默认值	描述
31	R/WAC	0x0	EN_EP Enable Endpoint，使能 OUT EP4，将此位置 1，使能 EP4 接收数据。在 OUT EP4 的 SETUP_DONE_INT 中断、DIS_EP_INT 中断或 RX_COMP_INT 中断出现之前，此位会自清 0。
30	R/WAC	0x0	DIS_EP Disable Endpoint，关闭 OUT EP4。
29	W	0x0	S_DATA1 Set DATA1 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA1 • 0x0：无操作 • 0x1：PID 域选择 DATA1 S_ISO_ODD_FR Set Isochronous Odd (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择奇数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择奇数帧
28	W	0x0	S_DATA0 Set DATA0 PID，只适用 interrupt/ bulk 类型的 OUT EPs，此位置 1，PID 域选择 DATA0 • 0x0：无操作 • 0x1：PID 域选择 DATA0 S_ISO_EVEN_FR Set Isochronous Even (micro) frame，只适用 isochronous OUTEPs，此位置 1，EO_FrNum 域选择偶数帧 • 0x0：无操作 • 0x1：EO_FrNum 域选择偶数帧
27	W	0x0	S_NACK Set NACK，配置 NACK，此位置 1 设置 EP4 的 NACK • 0x0：无操作 • 0x1：EP4 发送 NACK 握手信号
26	W	0x0	C_NACK Clear NACK，此位置 1，清除 EP4 的 NACK 握手信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP4 配置寄存器 (OUT EP4 Configure)
位域	类型	默认值	描述
			• 0x0：无操作 • 0x1：清除 IN EP4 的 NACK 握手信号
25:22	–	–	–
21	R/W	0x0	EN_STALL Enable STALL Handshake，此位置 1 发送 Stall 握手信号，不适用 Isochronous 类型 Endpoint。Device core 会在收到 SETUP Token 后会将此位清 0。另外如果 NACK 与 Stall 同时置位，发送 Stall 握手信号的优先级更高 • 0x0：无操作 • 0x1：发送 Stall 握手信号
20	R/W	0x0	EN_SNOOP Enable Snoop Mode，配置此位可以使得 EP4 进入 Snoop mode。在 Snoop 模式下，USB Device 不会检查接收的 OUT packet 是否正确 • 0x0：未进入 Snoop mode • 0x1：进入 Snoop mode
19:18	R/W	0x0	EP_TYPE_SEL Endpoint Type Select，EP 类型选择 • 0x0：Control • 0x1：Isochronous • 0x2：Bulk • 0x3：Interrupt
17	R	0x0	OUT_EP_NACK_STS OUT Endpoint NACK Status，OUT EP 当前的回复 NACK 的状态 • 0x0：根据 FIFO 的状态，EP 发送非 NACK 握手信号 • 0x1：EP 回复 NACK 握手信号 **注：** 不管此状态位如何，对于 SETUP 数据包，Device 总是回复 ACK 握手信号。
16	R	0x0	DATA_PID_STS Endpoint Data PID Status，适用 interrupt/ bulk OUT EPs • 0x0：DATA0 • 0x1：DATA1 EO_FRNUM_STS Even/Odd Frame Number Status，适用 isochronous OUT EPs • 0x0：偶数帧 • 0x1：奇数帧
15	R/WAC	0x0	ACT_EP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP4 配置寄存器 (OUT EP4 Configure)
位域	类型	默认值	描述
			Active Endpoint，EP 是否处于活跃工作状态，在 USB Data Line 出现 RESET 命令后，此位会自动清 0 • 0x0：未活跃 • 0x1：活跃
14:11	–	–	–
10:0	R/W	0x0	MPS Maximum Packet Size，OUT EP4 的最大 Packet Size，单位是 Byte。

12.1.6.32. 0x260 IN_EP0_INT

默认值：0x00000080			IN EP0 中断状态寄存器 (IN EP0 Interrupt Status)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。另外，如果 Isochronous IN EP 由于 TxFIFO 数据空间不足发送了 0 长度包，同样会产生此中断。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error Interrupt，Babble 错误中断，当 EP0 接收到 BabbleError，此位置 1。
11:8	–	–	–
7	R/W1C	0x0	TXFIFO_EMP_INT TXFIFO Empty Interrupt，EP0 对应的 TXFIFO 空中断。此中断位在 TxFIFO 出现半空或全空时置 1。TXFIFO 空中断的阈值由 NP_TFTH 决定。
6	R/W1C	0x0	IN_NACK_EFF_INT IN Endpoint NACK Effective Interrupt，此位只适用 IN EP。在对 C_NACK 置位前，此位需要先进行写 1 清 0。 此中断位表示 IN EP 的 S_NACK 设置生效。 此中断位不能保证 NACK 握手信号已发送到 USB 上。STALL 位的优先级会比 NACK 的优先级高。
5	R/W1C	0x0	INTOKEN_MIS_INT IN Token Received with EP Mismatch，只适用于采用 Non-periodicFIFO 的 IN Eps。指示 Non-periodic TxFIFO 的数据与 EP 端点不匹配。
4	R/W1C	0x0	RX_INTOKEN_EMPTY_INT IN Token Received when TxFIFO is Empty，此中断位表示 EP 在收到 IN Token 的时候，对应的 TxFIFO 为空。
3	R/W1C	0x0	TIME_OUT_INT Timeout Interrupt，只适用于 non-isochronous IN EP。此位用于指示 EP 收到上次 IN Token 后，USB 检测到超时的状态出现。
2	R/W1C	0x0	AHB_RW_ERR_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			IN EP0 中断状态寄存器 (IN EP0 Interrupt Status)
位域	类型	默认值	描述
			AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	TX_COMP_INT TX Transfer Completed Interrupt，该中断用于指示 TX Transfer 完成。

12.1.6.33. 0x264 IN_EP1_INT

默认值：0x00000080			IN EP1 中断状态寄存器 (IN EP1 Interrupt Status)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。另外，如果 Isochronous IN EP 由于 TxFIFO 数据空间不足发送了 0 长度包，同样会产生此中断。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error Interrupt，Babble 错误中断，当 EP1 接收到 BabbleError，此位置 1。
11:8	–	–	–
7	R/W1C	0x0	TXFIFO_EMP_INT TXFIFO Empty Interrupt，EP1 对应的 TXFIFO 空中断。此中断位在 TxFIFO 出现半空或全空时置 1。TXFIFO 空中断的阈值由 NP_TFTH 决定。
6	R/W1C	0x0	IN_NACK_EFF_INT IN Endpoint NACK Effective Interrupt，此位只适用 IN EP。在对 NACK 置位前，此位需要先进行写 1 清 0。 此中断位表示 IN EP 的 S_NACK 设置生效。 此中断位不能保证 NACK 握手信号已发送到 USB 上。STALL 位的优先级会比 NACK 的优先级高。
5	R/W1C	0x0	INTOKEN_MIS_INT IN Token Received with EP Mismatch，只适用于采用 Non-periodicFIFO 的 IN Eps。指示 Non-periodic TxFIFO 的数据与 EP 端点不匹配。
4	R/W1C	0x0	RX_INTOKEN_EMPTY_INT IN Token Received when TxFIFO is Empty，此中断位表示 EP 在收到 IN Token 的时候，对应的 TxFIFO 为空。
3	R/W1C	0x0	TIME_OUT_INT Timeout Interrupt，只适用于 non-isochronous IN EP。此位用于指示 EP 收到上次 IN Token 后，USB 检测到超时的状态出现。
2	R/W1C	0x0	AHB_RW_ERR_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			IN EP1 中断状态寄存器 (IN EP1 Interrupt Status)
位域	类型	默认值	描述
			AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	TX_COMP_INT TX Transfer Completed Interrupt，该中断用于指示 TX Transfer 完成。

12.1.6.34. 0x268 IN_EP2_INT

默认值：0x00000080			IN EP2 中断状态寄存器 (IN EP2 Interrupt Status)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。另外，如果 Isochronous IN EP 由于 TxFIFO 数据空间不足发送了 0 长度包，同样会产生此中断。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error Interrupt，Babble 错误中断，当 EP2 接收到 BabbleError，此位置 1。
11:8	–	–	–
7	R/W1C	0x0	TXFIFO_EMP_INT TXFIFO Empty Interrupt，EP2 对应的 TXFIFO 空中断。此中断位在 TxFIFO 出现半空或全空时置 1。TXFIFO 空中断的阈值由 NP_TFTH 决定。
6	R/W1C	0x0	IN_NACK_EFF_INT IN Endpoint NACK Effective Interrupt，此位只适用 IN EP。在对 NACK 置位前，此位需要先进行写 1 清 0。 此中断位表示 IN EP 的 S_NACK 设置生效。 此中断位不能保证 NACK 握手信号已发送到 USB 上。STALL 位的优先级会比 NACK 的优先级高。
5	R/W1C	0x0	INTOKEN_MIS_INT IN Token Received with EP Mismatch，只适用于采用 Non-periodicFIFO 的 IN Eps。指示 Non-periodic TxFIFO 的数据与 EP 端点不匹配。
4	R/W1C	0x0	RX_INTOKEN_EMPTY_INT IN Token Received when TxFIFO is Empty，此中断位表示 EP 在收到 IN Token 的时候，对应的 TxFIFO 为空。
3	R/W1C	0x0	TIME_OUT_INT Timeout Interrupt，只适用于 non-isochronous IN EP。此位用于指示 EP 收到上次 IN Token 后，USB 检测到超时的状态出现。
2	R/W1C	0x0	AHB_RW_ERR_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			IN EP2 中断状态寄存器 (IN EP2 Interrupt Status)
位域	类型	默认值	描述
			AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	TX_COMP_INT TX Transfer Completed Interrupt，该中断用于指示 TX Transfer 完成。

12.1.6.35. 0x26C IN_EP3_INT

默认值：0x00000080			IN EP3 中断状态寄存器 (IN EP3 Interrupt Status)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。另外，如果 Isochronous IN EP 由于 TxFIFO 数据空间不足发送了 0 长度包，同样会产生此中断。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error Interrupt，Babble 错误中断，当 EP3 接收到 BabbleError，此位置 1。
11:8	–	–	–
7	R/W1C	0x0	TXFIFO_EMP_INT TXFIFO Empty Interrupt，EP3 对应的 TXFIFO 空中断。此中断位在 TxFIFO 出现半空或全空时置 1。TXFIFO 空中断的阈值由 NP_TFTH 决定。
6	R/W1C	0x0	IN_NACK_EFF_INT IN Endpoint NACK Effective Interrupt，此位只适用 IN EP。在对 NACK 置位前，此位需要先进行写 1 清 0。 此中断位表示 IN EP 的 S_NACK 设置生效。 此中断位不能保证 NACK 握手信号已发送到 USB 上。STALL 位的优先级会比 NACK 的优先级高。
5	R/W1C	0x0	INTOKEN_MIS_INT IN Token Received with EP Mismatch，只适用于采用 Non-periodicFIFO 的 IN Eps。指示 Non-periodic TxFIFO 的数据与 EP 端点不匹配。
4	R/W1C	0x0	RX_INTOKEN_EMPTY_INT IN Token Received when TxFIFO is Empty，此中断位表示 EP 在收到 IN Token 的时候，对应的 TxFIFO 为空。
3	R/W1C	0x0	TIME_OUT_INT Timeout Interrupt，只适用于 non-isochronous IN EP。此位用于指示 EP 收到上次 IN Token 后，USB 检测到超时的状态出现。
2	R/W1C	0x0	AHB_RW_ERR_INT

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			IN EP3 中断状态寄存器 (IN EP3 Interrupt Status)
位域	类型	默认值	描述
			AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	TX_COMP_INT TX Transfer Completed Interrupt，该中断用于指示 TX Transfer 完成。

12.1.6.36. 0x270 IN_EP4_INT

默认值：0x00000080			IN EP4 中断状态寄存器 (IN EP4 Interrupt Status)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。另外，如果 Isochronous IN EP 由于 TxFIFO 数据空间不足发送了 0 长度包，同样会产生此中断。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error Interrupt，Babble 错误中断，当 EP4 接收到 BabbleError，此位置 1。
11:8	–	–	–
7	R/W1C	0x0	TXFIFO_EMP_INT TXFIFO Empty Interrupt，EP4 对应的 TXFIFO 空中断。此中断位在 TxFIFO 出现半空或全空时置 1。TXFIFO 空中断的阈值由 NP_TFTH 决定。
6	R/W1C	0x0	IN_NACK_EFF_INT IN Endpoint NACK Effective Interrupt，此位只适用 IN EP。在对 NACK 置位前，此位需要先进行写 1 清 0。 此中断位表示 IN EP 的 S_NACK 设置生效。 此中断位不能保证 NACK 握手信号已发送到 USB 上。STALL 位的优先级会比 NACK 的优先级高。
5	R/W1C	0x0	INTOKEN_MIS_INT IN Token Received with EP Mismatch，只适用于采用 Non-periodicFIFO 的 IN Eps。指示 Non-periodic TxFIFO 的数据与 EP 端点不匹配。
4	R/W1C	0x0	RX_INTOKEN_EMPTY_INT IN Token Received when TxFIFO is Empty，此中断位表示 EP 在收到 IN Token 的时候，对应的 TxFIFO 为空。
3	R/W1C	0x0	TIME_OUT_INT Timeout Interrupt，只适用于 non-isochronous IN EP。此位用于指示 EP 收到上次 IN Token 后，USB 检测到超时的状态出现。
2	R/W1C	0x0	AHB_RW_ERR_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			IN EP4 中断状态寄存器 (IN EP4 Interrupt Status)
位域	类型	默认值	描述
			AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	TX_COMP_INT TX Transfer Completed Interrupt，该中断用于指示 TX Transfer 完成。

12.1.6.37. 0x280 OUT_EP0_INT

默认值：0x00000000			OUT EP0 中断状态寄存器 (OUT EP0 Interrupt Status)
位域	类型	默认值	描述
31:16	–	–	–
15	R/W1C	0x0	SETUP_PKT_RX_INT Setup Packet Received Interrupt，只适用于 Control OUT EP。用于指示 buffer 收到了 8 Byte 的 setup 数据。OUT EP0 存在此 bit，其他的 EP 无此 bit。
14	R/W1C	0x0	NYET_INT NYET interrupt，在非 isochronous OUT EP 发出 NYET 相应信号时，此位将置 1，产生中断信号。
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error interrupt，当 EP 收到 babble 信号，此位将置 1，产生中断信号。
11	R/W1C	0x0	PKT_DROP_STS_INT Packet Dropped Status Interrupt，此位置 1 用于指示存在 Isochronous OUT packet 丢失。此位无相应的 mask 位并且不会产生中断。
10:7	–	–	–
6	R/W1C	0x0	B2B_SETUP_INT Back-to-Back SETUP Packets Received，此位只适用 Control OUTEP。此位用于指示 device core 的 Control EP 收到了超过 3 个连续的 SETUP packets。
5	R/W1C	0x0	STS_PHASE_RX_INT Status Phase Received For Control Write，此中断位只适用于 Control OUT EP。此位用于指示进入 Control EP 的 Status Phase。
4	R/W1C	0x0	OUT_TOKEN_EP_DIS_INT OUT Token Received when Endpoint Disabled，此中断位表示 EP 在收到 OUT Token 的时候，相应的 EP 没有使能。
3	R/W1C	0x0	SETUP_DONE_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP0 中断状态寄存器 (OUT EP0 Interrupt Status)
位域	类型	默认值	描述
			SetUP Phase Done，只适用于 Control OUT EP。此位用于指示 Control EP 的 SETUP 阶段完成，可以对 SETUP 数据包进行解析。
2	R/W1C	0x0	AHB_RW_ERR_INT AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	RX_COMP_INT RX Transfer Completed Interrupt，该位用于表示 RX Transfer 完成。

12.1.6.38. 0x284 OUT_EP1_INT

默认值：0x00000000			OUT EP1 中断状态寄存器 (OUT EP1 Interrupt Status)
位域	类型	默认值	描述
31:15	–	–	–
14	R/W1C	0x0	NYET_INT NYET interrupt，在非 isochronous OUT EP 发出 NYET 相应信号时，此位将置 1，产生中断信号。
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error interrupt，当 EP 收到 babble 信号，此位将置 1，产生中断信号。
11	R/W1C	0x0	PKT_DROP_STS_INT Packet Dropped Status Interrupt，此位置 1 用于指示存在 Isochronous OUT packet 丢失。此位无相应的 mask 位并且不会产生中断。
10:5	–	–	–
4	R/W1C	0x0	OUT_TOKEN_EP_DIS_INT OUT Token Received when Endpoint Disabled，此中断位表示 EP 在收到 OUT Token 的时候，相应的 EP 没有使能。
3	–	–	–
2	R/W1C	0x0	AHB_RW_ERR_INT AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	RX_COMP_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP1 中断状态寄存器 (OUT EP1 Interrupt Status)
位域	类型	默认值	描述
			RX Transfer Completed Interrupt，该位用于表示 RX Transfer 完成。

12.1.6.39. 0x288 OUT_EP2_INT

默认值：0x00000000			OUT EP2 中断状态寄存器 (OUT EP2 Interrupt Status)
位域	类型	默认值	描述
31:15	–	–	–
14	R/W1C	0x0	NYET_INT NYET interrupt，在非 isochronous OUT EP 发出 NYET 相应信号时，此位将置 1，产生中断信号。
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error interrupt，当 EP 收到 babble 信号，此位将置 1，产生中断信号。
11	R/W1C	0x0	PKT_DROP_STS_INT Packet Dropped Status Interrupt，此位置 1 用于指示存在 Isochronous OUT packet 丢失。此位无相应的 mask 位并且不会产生中断。
10:5	–	–	–
4	R/W1C	0x0	OUT_TOKEN_EP_DIS_INT OUT Token Received when Endpoint Disabled，此中断位表示 EP 在收到 OUT Token 的时候，相应的 EP 没有使能。
3	–	–	–
2	R/W1C	0x0	AHB_RW_ERR_INT AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	RX_COMP_INT RX Transfer Completed Interrupt，该位用于表示 RX Transfer 完成。

12.1.6.40. 0x28C OUT_EP3_INT

默认值：0x00000000			OUT EP3 中断状态寄存器 (OUT EP3 Interrupt Status)
位域	类型	默认值	描述
31:15	–	–	–
14	R/W1C	0x0	NYET_INT NYET interrupt，在非 isochronous OUT EP 发出 NYET 相应信号时，此位将置 1，产生中断信号。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP3 中断状态寄存器 (OUT EP3 Interrupt Status)
位域	类型	默认值	描述
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error interrupt，当 EP 收到 babble 信号，此位将置 1，产生中断信号。
11	R/W1C	0x0	PKT_DROP_STS_INT Packet Dropped Status Interrupt，此位置 1 用于指示存在 Isochronous OUT packet 丢失。此位无相应的 mask 位并且不会产生中断。
10:5	–	–	–
4	R/W1C	0x0	OUT_TOKEN_EP_DIS_INT OUT Token Received when Endpoint Disabled，此中断位表示 EP 在收到 OUT Token 的时候，相应的 EP 没有使能。
3	–	–	–
2	R/W1C	0x0	AHB_RW_ERR_INT AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	RX_COMP_INT RX Transfer Completed Interrupt，该位用于表示 RX Transfer 完成。

12.1.6.41. 0x290 OUT_EP4_INT

默认值：0x00000000			OUT EP4 中断状态寄存器 (OUT EP4 Interrupt Status)
位域	类型	默认值	描述
31:15	–	–	–
14	R/W1C	0x0	NYET_INT NYET interrupt，在非 isochronous OUT EP 发出 NYET 相应信号时，此位将置 1，产生中断信号。
13	R/W1C	0x0	NACK_INT NACK Interrupt，NACK 中断，当 NACK 信号发送出去，此位置 1。
12	R/W1C	0x0	BABBLE_ERR_INT Babble Error interrupt，当 EP 收到 babble 信号，此位将置 1，产生中断信号。
11	R/W1C	0x0	PKT_DROP_STS_INT Packet Dropped Status Interrupt，此位置 1 用于指示存在 Isochronous OUT packet 丢失。此位无相应的 mask 位并且不会产生中断。
10:5	–	–	–
4	R/W1C	0x0	OUT_TOKEN_EP_DIS_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP4 中断状态寄存器 (OUT EP4 Interrupt Status)
位域	类型	默认值	描述
			OUT Token Received when Endpoint Disabled，此中断位表示 EP 在收到 OUT Token 的时候，相应的 EP 没有使能。
3	–	–	–
2	R/W1C	0x0	AHB_RW_ERR_INT AHB Read/ Write Error Interrupt，AHB 总线上的读写错误引起的中断，此中断只有在 DMA 的模式下有效。
1	R/W1C	0x0	DIS_EP_INT Endpoint Disabled Interrupt，EP 被禁止后产生的中断。
0	R/W1C	0x0	RX_COMP_INT RX Transfer Completed Interrupt，该位用于表示 RX Transfer 完成。

12.1.6.42. 0x2A0 IN_EP0_TSF_SIZ

默认值：0x00000000			IN EP0 传输 Size 寄存器 (IN EP0 Transfer Size)
位域	类型	默认值	描述
31:21	–	–	–
20:19	R/W	0x0	TX_PKT_CNT Transmit Packet Count，表示 EP0 的 Tansfer 包含的数据包的数量，此域会在每次读取 TxFIFO 的情况下，逐次递减。
18:7	–	–	–
6:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP0 的 Transfer 的大小（以 Byte 为单位）。此域会在每次 packet 从外部存储写入 TxFIFO 的情况下，逐次递减。在发送数据的时候，配置 XferSize，相当于配置需要发送的数据长度。若需要发送 N+1 个 Packet，配置如下： • XferSize 配置：N * MPS(Max packet size) + Short packet size • PKT_CNT 配置：N + 1（N 个长包 + 1 个短包）

12.1.6.43. 0x2A4 IN_EP1_TSF_SIZ

默认值：0x00000000			IN EP1 传输 Size 寄存器 (IN EP1 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	TX_MUTI_PKT Transmit Multiply Packet for IN EP，针对 Period-IN-EP，配置每微帧（micro frame）必须发送的 packet 数目。 • 0x1：1 packet • 0x2：2 packet • 0x3：3 packet
	R	0x0	TX_PKT_BF_SWITH

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP1 传输 Size 寄存器 (IN EP1 Transfer Size)
位域	类型	默认值	描述
			Transmit Packet number Before Swich EP，在切换 EP 之前，DMA 需要发送的 Packet 数目。此域只有在 DMA 使能的情况下有效。
28:19	R/W	0x0	PKT_CNT Packet Count，此域指示 EP 组成 Transfer 的 data packet 的数量，PktCnt = XferSize/MPS。这个字段每次从 TxFIFO 读取一个数据包（最大大小或短数据包）时递减。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小。在发送数据的时候，配置 XferSize，相当于配置需要发送的数据长度。若需要发送 N+1 个 Packet，配置如下： • XferSize 配置：N * MPS(Max packet size) + Short packet size • PKT_CNT 配置：N + 1（N 个长包 + 1 个短包） 在 XferSize 递减到 0 后，表示数据已写入 TxFIFO，硬件自动完成发送，此时产生 XferComplete 中断。

12.1.6.44. 0x2A8 IN_EP2_TSF_SIZ

默认值：0x00000000			IN EP2 传输 Size 寄存器 (IN EP2 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	TX_MUTI_PKT Transmit Multiply Packet for IN EP，针对 Period-IN-EP，配置每微帧（micro frame）必须发送的 packet 数目。 • 0x1：1 packet • 0x2：2 packet • 0x3：3 packet
	R	0x0	TX_PKT_BF_SWITH Transmit Packet number Before Swich EP，在切换 EP 之前，DMA 需要发送的 Packet 数目。此域只有在 DMA 使能的情况下有效。
28:19	R/W	0x0	PKT_CNT Packet Count，此域指示 EP 组成 Transfer 的 data packet 的数量，PktCnt = XferSize/MPS。此字段每次从 TxFIFO 读取一个数据包（最大大小或短数据包）时递减。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小。在发送数据的时候，配置 XferSize，相当于配置需要发送的数据长度。若需要发送 N+1 个 Packet，配置如下： • XferSize 配置：N * MPS (Max packet size) + Short packet size • PKT_CNT 配置：N + 1（N 个长包 + 1 个短包） 在 XferSize 递减到 0 后，表示数据已写入 TxFIFO，硬件自动完成发送，此时产生 XferComplete 中断。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.1.6.45. 0x2AC IN_EP3_TSF_SIZ

默认值：0x00000000			IN EP3 传输 Size 寄存器 (IN EP3 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	TX_MUTI_PKT Transmit Multiply Packet for IN EP，针对 Period-IN-EP，配置每微帧 (micro frame) 必须发送的 packet 数目。 • 0x1：1 packet • 0x2：2 packet • 0x3：3 packet
	R	0x0	TX_PKT_BF_SWITH Transmit Packet number Before Swich EP，在切换 EP 之前，DMA 需要发送的 Packet 数目。此域只有在 DMA 使能的情况下有效。
28:19	R/W	0x0	PKT_CNT Packet Count，此域指示 EP 组成 Transfer 的 data packet 的数量，PktCnt = XferSize/MPS。此字段每次从 TxFIFO 读取一个数据包（最大大小或短数据包）时递减。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小。在发送数据时，配置 XferSize，相当于配置需要发送的数据长度。若需要发送 N+1 个 Packet，配置如下： • XferSize 配置：N * MPS (Max packet size) + Short packet size • PKT_CNT 配置为：N + 1（N 个长包 + 1 个短包） 在 XferSize 递减到 0 后，表示数据已写入 TxFIFO，硬件自动完成发送，此时产生 XferComplete 中断。

12.1.6.46. 0x2B0 IN_EP4_TSF_SIZ

默认值：0x00000000			IN EP4 传输 Size 寄存器 (IN EP4 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	TX_MUTI_PKT Transmit Multiply Packet for IN EP，针对 Period-IN-EP，配置每微帧 (micro frame) 必须发送的 packet 数目。 • 0x1：1 packet • 0x2：2 packet • 0x3：3 packet
	R	0x0	TX_PKT_BF_SWITH Transmit Packet number Before Swich EP，在切换 EP 之前，DMA 需要发送的 Packet 数目。此域只有在 DMA 使能的情况下有效。
28:19	R/W	0x0	PKT_CNT

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			IN EP4 传输 Size 寄存器 (IN EP4 Transfer Size)
位域	类型	默认值	描述
			Packet Count，指示 EP 组成 Transfer 的 data packet 的数量，PktCnt = XferSize/MPS。此字段每次从 TxFIFO 读取一个数据包（最大大小或短数据包）时递减。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小。在发送数据的时候，配置 XferSize，相当于配置需要发送的数据长度。若需要发送 N+1 个 Packet，配置如下： • XferSize 配置：N * MPS(Max packet size) + Short packet size • PKT_CNT 配置：N + 1（N 个长包 + 1 个短包） 在 XferSize 递减到 0 后，表示数据已写入 TxFIFO，硬件自动完成发送，此时产生 XferComplete 中断。

12.1.6.47. 0x2C0 OUT_EP0_TSF_SIZ

默认值：0x00000000			OUT EP0 传输 Size 寄存器 (OUT EP0 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R/W	0x0	SUP_PKT_CNT Setup Packet Count，表示能够接收连续的 SETUP 数据包数量 • 0x1：1 个数据包 • 0x2：2 个数据包 • 0x3：3 个数据包
28:20	–	–	–
19	R/W	0x0	PKT_CNT Packet Count，表示 EP0 的数据包的数量，此域会在每次写入 RxFIFO 的情况下，逐次递减。
18:7	–	–	–
6:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小，一般配置为 MPS (Max Packet Size) 即可。 通过此域可以了解接收到数据包的大小。假设配置 PktCnt = 1，XferSize = MPS = 64 bytes，若接收到一个 8–byte 数据包，XferSize = 64 – 8 = 56 bytes，PktCnt = 1 – 1 = 0，此时产生 Xfer Complete 中断。

12.1.6.48. 0x2C4 OUT_EP1_TSF_SIZ

默认值：0x00000000			OUT EP1 传输 Size 寄存器 (OUT EP1 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R	0x0	RX_DTA_PID Received Data PID，只适用于 isochronous OUT EP，表示当前 EP 接收的 PID data 类型：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP1 传输 Size 寄存器 (OUT EP1 Transfer Size)
位域	类型	默认值	描述
			• 0x0：DATA0 • 0x1：DATA2 • 0x2：DATA1 • 0x3：MDATA
	R/W	0x0	SUP_PKT_CNT SETUP Packet Count，只适用于 control OUT EP，表示可以连续接收 SETUP Packe t 的数目： • 0x1： 1 packet • 0x2： 2 packets • 0x3：3 packets
28:19	R/W	0x0	PKT_CNT Packet Count，指示 EP 的组成 Transfer 的 data packet 的大小，PktCnt = XferSize / MPS。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小，一般配置为 MPS (Max Packet Size) 即可。 通过此域可以了解接收到数据包的大小。假设配置 PktCnt = 1，XferSize = MPS = 64 bytes，若接收到一个 8–byte 数据包，XferSize = 64 – 8 = 56 bytes，PktCnt = 1 – 1 =0，此时产生 Xfer Complete 中断。

12.1.6.49. 0x2C8 OUT_EP2_TSF_SIZ

默认值：0x00000000			OUT EP2 传输 Size 寄存器 (OUT EP2 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R	0x0	RX_DTA_PID Received Data PID，只适用于 isochronous OUT EP，表示当前 EP 接收的 PID data 类型： • 0x0: DATA0 • 0x1： DATA2 • 0x2： DATA1 • 0x3：MDATA
	R/W	0x0	SUP_PKT_CNT SETUP Packet Count，只适用于 control OUT EP，表示可以连续接收 SETUP Packe t 的数目： • 0x1： 1 packet • 0x2： 2 packets • 0x3：3 packets
28:19	R/W	0x0	PKT_CNT Packet Count，指示 EP 的组成 Transfer 的 data packet 的大小，PktCnt = XferSize / MPS。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP2 传输 Size 寄存器 (OUT EP2 Transfer Size)
位域	类型	默认值	描述
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小，一般配置为 MPS (Max Packet Size)即可。 通过此域可以了解接收到数据包的大小。假设配置 PktCnt = 1，XferSize = MPS = 64 bytes，若接收到一个 8–byte 数据包，XferSize = 64 – 8 = 56 bytes，PktCnt = 1 – 1 = 0，此时产生 Xfer Complete 中断。

12.1.6.50. 0x2CC OUT_EP3_TSF_SIZ

默认值：0x00000000			OUT EP3 传输 Size 寄存器 (OUT EP3 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R	0x0	RX_DTA_PID Received Data PID，只适用于 isochronous OUT EP，表示当前 EP 接收的 PID data 类型： • 0x0：DATA0 • 0x1： DATA2 • 0x2： DATA1 • 0x3：MDATA
	R/W	0x0	SUP_PKT_CNT SETUP Packet Count，只适用于 control OUT EP，表示可以连续接收 SETUP Packet 的数目： • 0x1： 1 packet • 0x2： 2 packets • 0x3：3 packets
28:19	R/W	0x0	PKT_CNT Packet Count，此域指示 EP 的组成 Transfer 的 data packet 的大小，PktCnt=XferSize/MPS。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小，一般配置为 MPS (Max Packet Size)即可。 通过此域可以了解接收到数据包的大小。假设配置 PktCnt = 1，XferSize = MPS = 64 bytes，若接收到一个 8–byte 数据包，XferSize = 64 – 8 = 56 bytes，PktCnt = 1 – 1 = 0，此时产生 Xfer Complete 中断。

12.1.6.51. 0x2D0 OUT_EP4_TSF_SIZ

默认值：0x00000000			OUT EP4 传输 Size 寄存器 (OUT EP4 Transfer Size)
位域	类型	默认值	描述
31	–	–	–
30:29	R	0x0	RX_DTA_PID Received Data PID，此域只适用于 isochronous OUT EP，表示当前 EP 接收的 PID data 类型。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			OUT EP4 传输 Size 寄存器 (OUT EP4 Transfer Size)
位域	类型	默认值	描述
			• 0x0: DATA0 • 0x1： DATA2 • 0x2： DATA1 • 0x3：MDATA
	R/W	0x0	SUP_PKT_CNT SETUP Packet Count，此域只适用于 control OUT EP，表示可以连续接收 SETUP Packet 的数目 • 0x1： 1 packet • 0x2： 2 packets • 0x3：3 packets
28:19	R/W	0x0	PKT_CNT Packet Count，此域指示 EP 的组成 Transfer 的 data packet 的大小，PktCnt=XferSize/MPS。
18:0	R/W	0x0	XFR_SIZ Transfer Size，表示 EP 的 Transfer 的大小。这里一般配置为 MPS（Max Packet Size 即可），通过此域可以了解接收到数据包的大小。假设配置 PktCnt = 1，XferSize = MPS = 64 bytes，若接收到一个 8–byte 数据包，XferSize = 64 – 8 = 56 bytes，PktCnt = 1 – 1 = 0，此时产生 Xfer Complete 中断。

12.1.6.52. 0x300+n*0x4(n=0/1/2/3/4) IN_EPn_DMA

默认值：xxxxxxxx (不定态)			IN EPn DMA 地址配置寄存器 (In Endpoint DMA Address Setup)
位域	类型	默认值	描述
31:0	R/W	xxxxxxxx	IN_DMA_ADDR 此寄存器用于保存 IN EPn 的外部存储 Buffer 的起始地址。

12.1.6.53. 0x320+n*0x4(n=0/1/2/3/4) OUT_EPn_DMA

默认值：xxxxxxxx (不定态)			OUT EPn DMA 地址配置寄存器 (OUT Endpoint DMA Address Setup)
位域	类型	默认值	描述
31:0	R/W	xxxxxxxx	OUT_DMA_ADDR 此寄存器用于保存 OUT EPn 的外部存储 Buffer 的起始地址。

12.1.6.54. 0x340+n*0x4(n=0/1/2/3/4) IN_EPn_TXFIFO_STA

默认值：0x00000000			IN EPn TXFIFO 状态寄存器 (In EPn Txfifo Status)
位域	类型	默认值	描述
31:16	–	–	–
15:0	RO	0	IN_EP_TXFIFO_STS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.1.6.55. 0x360+(n–1)*0x4(n=1/2/3/4) TKN_QUEUEn

默认值：0x00000000			TKN_QUEUEn 寄存器
位域	类型	默认值	描述
31:0	RO	0	用于 debug。

12.2. USB Host (USBHOST)

USB Host Controller 模块内置 EHCI 和 OHCI Host Controller，内置 USB PHY，兼容 USB2.0 和 USB1.1 协议，支持 HS/ FS/ LS 设备。

12.2.1. 特性说明

- 支持 USB2.0 和 USB1.1 协议
- 支持 HS/ FS/ LS 设备
- 支持内部 PHY

12.2.2. 原理框图





图 12–4 USB Host 控制器结构框图

12.2.3. 功能描述

12.2.3.1. EHCI/OHCI 切换

USB Host Controller 由 1x EHCI Host Controller 和 1x OHCI Host Controller 组成，前者支持 USB2.0 协议，后者支持 USB1.1 协议。图 12–5 : EHCI/OHCI 切换 方式如下，通过 EHCI 寄存器的 Bit CF 和 Bit PortOwener 决定。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



EHCI 与 OHCI 的切换方式

图 12–5 EHCI/OHCI 切换

12.2.3.2. EHCI/ OHCI 功能

具体参考相关标准协议。

12.2.4. 寄存器列表

表 12–2 USB Host 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	CAPLENGTH (EHCI)	CAPLENGTH 寄存器	0x000 CAPLENGTH (EHCI)
0x004	HCSPARAMS (EHCI)	HCSPARAMS 寄存器	0x004 HCSPARAMS(EHCI)
0x008	HCCPARAMS(EHCI)	USB PHY 接口寄存器	0x008 HCCPARAMS(EHCI)
0x010	USBCMD(EHCI)	USBCMD 寄存器	0x010 USBCMD(EHCI)
0x014	USBSTS(EHCI)	USBSTS 寄存器	0x014 USBSTS(EHCI)
0x018	USBINTR(EHCI)	FRINDEX 寄存器	0x018 USBINTR(EHCI)
0x01C	FRINDEX(EHCI)	FRINDEX 寄存器	0x01C FRINDEX(EHCI)
0x024	PERIODICLISTBASE(EHCI)	PERIODICLISTBASE 寄存器	0x024 PERIODICLISTBASE(EHCI)
0x028	ASYNCLISTADDR(EHCI)	ASYNCLISTADDR 寄存器	0x028 ASYNCLISTADDR(EHCI)
0x050	CONFIGFLAG(EHCI)	CONFIGFLAG 寄存器	0x050 CONFIGFLAG(EHCI)
0x054	PORTSC(EHCI)	PORTSC 寄存器	0x054 PORTSC(EHCI)
0x040	HcRevision(OHCI)	HcRevision 寄存器	0x400 HcRevision(OHCI)
0x404	HcControl (OHCI)	HcControl 寄存器	0x404 HcControl (OHCI)
0x408	HcCommandStatus (OHCI)	HcCommandStatus 寄存器	0x408 HcCommandStatus(OHCI)
0x40C	HcInterruptStatus	HcInterruptStatus 寄存器	0x40C HcInterruptStatus
0x410	HcInterruptEnable	HcInterruptEnable 寄存器	0x410 HcInterruptEnable
0x414	HcInterruptDisable	HcInterruptDisable 寄存器	0x414 HcInterruptDisable
0x418	HcHCCA	HcHCCA 寄存器	0x418 HcHCCA
0x41C	HcPeriodCurrentED	HcPeriodCurrentED 寄存器	0x41C HcPeriodCurrentED
0x420	HcControlHeadED	HcControlHeadED 寄存器	0x420 HcControlHeadED
0x0424	HcControlCurrentED	HcControlCurrentED 寄存器	0x0424 HcControlCurrentED
0x0428	HcBulkHeadED	HcBulkHeadED 寄存器	0x0428 HcBulkHeadED

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–2 USB Host 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x042C	HcBulkCurrentED	HcBulkCurrentED 寄存器	0x042C HcBulkCurrentED
0x0430	HcDoneHead	HcDoneHead 寄存器	0x0430 HcDoneHead
0x0434	HcFmInterval	HcFmInterval 寄存器	0x0434 HcFmInterval
0x0438	HcFmRemaining	HcFmRemaining 寄存器	0x0438 HcFmRemaining
0x043C	HcFmNumber	HcFmNumber 寄存器	0x043C HcFmNumber
0x440	HcPeriodicStart	HcPeriodicStart 寄存器	0x440 HcPeriodicStart
0x444	HcLSThreshold	HcLSThreshold 寄存器	0x444 HcLSThreshold
0x448	HcRhDescriptorA	HcRhDescriptorA 寄存器	0x448 HcRhDescriptorA
0x44C	HcRhDescriptorB	HcRhDescriptorB 寄存器	0x44C HcRhDescriptorB
0x450	HcRhStatus	HcRhStatus 寄存器	0x450 HcRhStatus
0x454	HcRhPortStatus	HcRhPortStatus 寄存器	0x454 HcRhPortStatus
0x800	USB_HOST_CTL	USB HOST 控制寄存器	0x800 USB_HOST_CTL
0x810	PHY_CTL	USB PHY 控制寄存器	0x810 PHY_CTL
0x814	PHY_TEST	USB PHY 测试寄存器	0x814 PHY_TEST
0x818	PHY_TUNE	USB PHY 调节寄存器	0x818 PHY_TUNE
0x824	PHY_STS	USB PHY 状态寄存器	0x824 PHY_STS

12.2.5. 寄存器描述

12.2.5.1. 0x000 CAPLENGTH (EHCI)

默认值：0x01000010			CAPLENGTH 寄存器（CAPLENGTH）
位域	类型	默认值	描述
31:16	R	0x0100	EHCI 接口版本号，高八位代表 EHCI 的主版本号，低八位代表 EHCI 的次版本号。
15:8	–	–	–
7:0	R	0x10	指示 USB Host 工作寄存器的偏移地址。

12.2.5.2. 0x004 HCSPARAMS(EHCI)

默认值：0x00001111			HCSPARAMS 寄存器（HCSPARAMS）
位域	类型	默认值	描述
31:24	–	–	–
23:20	R	0x0	Debug Port Number (Optional) 此域用于表示 Debug Port Number。
19:17	–	–	–
16	R	0x0	P_INDICATOR Port Indicators This bit indicates whether the ports support port indicatorcontrol. When this bit is a one, the port status and controlregisters include a read/writeable field for controllingthe state of the port indicator.
15:12	R	0x1	N_CC

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001111			HCSPARAMS 寄存器（HCSPARAMS）
位域	类型	默认值	描述
			Number of Companion Controller，表示此 USB 2.0 Host Controller 包括了多少个 Companion Controller，这里只有一个 OHCI HostControlller。
11:8	R	0x1	N_PCC Number of ports supported per companion host controller，表示每个 Companion Controller 支持的端口数，这里只有一个端口。
7	R	0x0	Port Routing Rules，表示端口与 Companion Controller 的映射方式 • 0x0：The first N_PCC ports are routed to the lowest numbered function companion host controller, the next N_PCC port are routed to the next lowest function companion controller, and so on. 第一个 port 对应低号的 companion Controller。 • 0x1：The port routing is explicitly enumerated by the first N_PORTS elements of the HCSP-PORTROUTE array.
6:5	–	–	–
4	R	0x1	PPC Port Power Control，此位指示此 Host Controller 是否实现端口电源控制开关。
3:0	R	0x1	N_PORTS Number of physical downstream ports，表示此 Host Controller 具有多少个下行的物理端口。

12.2.5.3. 0x008 HCCPARAMS(EHCI)

默认值：0x00001400			USB PHY 接口寄存器（USB PHY Interface）
位域	类型	默认值	描述
31:16	–	–	–
15:8	R	0xA0	EECPEHCI Extended Capabilities Pointer，此域用于指示 capabilities 清单。
7:4	R	0x1	Isochronous Scheduling Threshold，同步调度阈值 When bit [7] is zero, the value of the least significant3 bits indicates the number of micro-frames a host controllercan hold a set of isochronous data structures (one or more)before flushing the state.When bit [7] is a one, then host software assumes the hostcontroller may cache an isochronous data structure for anentire frame.
3	–	–	–
2	R	0x0	Asynchronous Schedule Park Capability，表示是否支持 Asynchronous Schedule Park 功能 • 0x0：the host controller doesn’t support the park featurefor high-speed queue heads in the Asynchronous Schedule. • 0x1：the host controller supports the park feature forhigh-speed queue heads in the Asynchronous Schedule.
1	R	0x0	Programmable Frame List Flag，表示 Frame List Size 是否可编程

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001400			USB PHY 接口寄存器（USB PHY Interface）
位域	类型	默认值	描述
			• 0x0：System software must use a frame list length of 1024elements with this host controller. The USBCMD register Frame List Size field is a read–only register and should be set to zero. • 0x1：System software can specify and use a smaller frame list and configure the host controller via the USBCMD register Frame List Size field. The frame list must always be aligned on a 4K page boundary. This requirement ensures that the frame list is always physically contiguous.
0	R	0x0	64–bit Addressing Capability，表示 32bit 地址还是 64bit 地址。 • 0x0：data structures using 32–bit address memory pointers • 0x1：data structures using 64–bit address memory pointers

12.2.5.4. 0x010 USBCMD(EHCI)

默认值：0x00080000			USBCMD 寄存器（USBCMD）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x08	Interrupt Threshold Control，中断阈值控制 This field is used by system software to select the maximum rate at which the host controller will issue interrupts. The only valid values are defined below. If software writes an invalid value to this register, the results are undefined. • 0x00：Reserved • 0x01：1 micro–frame • 0x02：2 micro–frames • 0x04：4 micro–frames • 0x08：8 micro–frames • 0x10：16 micro–frames • 0x20：32 micro–frames • 0x40：64 micro–frames Any other value in this register yields undefined results.
15:12	–	–	–
11	RO	0x0	Asynchronous Schedule Park Mode Enable 不支持此功能 If the Asynchronous Park Capability bit in the HCCPARAMS register is a one, then this bit defaults to a 1h and isR/W. Otherwise the bit must be a zero and is RO. Softwareuses this bit to enable or disable Park mode.When this bit is one, Park mode is enabled.When this bit is a zero, Park mode is disabled.
10	–	–	–
9:8	RO	0x0	Asynchronous Schedule Park Mode Count (OPTIONAL) 不支持此功能 If the Asynchronous Park Capability bit in the HCCPARAMS register is a one, then this field defaults to 3h and is R/W. Otherwise it defaults to zero and is RO. It contains a count of the number of successive transactions the host controller is allowed to execute from a high–speed queue head on the Asynchronous schedule before continuing traversal of the Asynchronous

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00080000			USBCMD 寄存器（USBCMD）
位域	类型	默认值	描述
			schedule. Valid values are 1h to 3h. Software must not write a zero to this bit when Park Mode Enable is a one as this will result in undefined behavior.
7	R/W	0x0	Light Host Controller Reset (OPTIONAL) EHCI 控制器轻复位。 This control bit is not required. If implemented, it allows the driver to reset the EHCI controller without affecting the state of the ports or the relationship to the companion host controllers. For example, the PORSTC registers should not be reset to their default values and the CF bit setting should not go to zero (retaining port ownership relationships).A host software read of this bit as zero indicates the Light Host Controller Reset has completed and it is safe for host software to re−initialize the host controller. A host software read of this bit as a one indicates the Light Host Controller Reset has not yet completed. If not implemented a read of this field will always return a zero.
6	R/W	0x0	Interrupt on Async Advance Doorbell 使能产生异步调度器向前中断（对应 USBSTS 的中断状态位 Advance ） • 0：不产生中断 • 1：产生中断 This bit is used as a doorbell by software to tell the host controller to issue an interrupt the next time it advances asynchronous schedule. Software must write a 1 to this bit to ring the doorbell. When the host controller has evicted all appropriate cached schedule state, it sets the Interrupt on Async Advance statusbit in the USBSTS register. If the Interrupt on Async Advance Enable bit in the USBINTR register is a one then the host controller will assert an interrupt at the next interrupt threshold. The host controller sets this bit to a zero after it has set the Interrupt on Async Advance status bit in the USBSTS register to a one. Software should not write a one to this bit when the asynchronousschedule is disabled. Doing so will yield undefined results.
5	R/W	0x0	Asynchronous Schedule Enable，异步调度使能 This bit controls whether the host controller skips processing the Asynchronous Schedule. • 0x0：Do not process the Asynchronous Schedule. • 0x1：Use the ASYNCLISTADDR register to access the Asynchronous Schedule.
4	R/W	0x0	Periodic Schedule Enable，周期调度使能 This bit controls whether the host controller skips processingthe Periodic Schedule. • 0x0：Do not process the Periodic Schedule. • 0x1：Use the PERIODICLISTBASE register to access the PeriodicSchedule.
3:2	RO	0x0	Frame List Size 此功能不支持 This field is R/W only if Programmable Frame List Flag in the HCCPARAMS registers is set to a one. This field specifies the size of the frame list. The size the frame list controls which bits in the Frame Index Register should be used for the Frame List Current index. Values mean: • 0b00：1024 elements (4096 bytes). Default value. • 0b01：512 elements (2048 bytes) • 0b10：256 elements (1024 bytes) – for resource−constrained environments • 0b11：Reserved
1	R/WAC	0x0	Host Controller Reset (HCRESET)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00080000			USBCMD 寄存器（USBCMD）
位域	类型	默认值	描述
			EHCI 控制复位，复位完成后会自动清 0. This control bit is used by software to reset the host controller. The effects of this on Root Hub registers are similar to a Chip Hardware Reset. When software writes a one to this bit, the Host Controller reset sits internal pipelines, timers, counters, state machines, etc. to their initial value. Any transaction currently in progress on USB is immediately terminated. A USB reset is not driven on downstream ports. PCI Configuration registers are not affected by this reset. All operational registers, including port registers and port state machines are set to their initial values. Port ownership reverts to the companion host controller(s), with the side effects. Software must reinitialize the host controller in order to return the host controller to an operational state. This bit is set to zero by the Host Controller when the reset process is complete. Software cannot terminate the reset process early bywriting a zero to this register. Software should not set this bit to a one when the HCH alted bit in the USBSTS register is a zero. Attempting to reset an actively running host controller will result in undefined behavior.
0	R/W	0x0	Run/Stop (RS) • 0x1：Run，EHCI 调度器工作 • 0x0：Stop，EHCI 调度器停止 When set to a 1, the Host Controller proceeds with execution ofthe schedule. The Host Controller continues execution as longas this bit is set to a 1.When this bit is set to 0, the Host Controller completes thecurrent and any actively pipelined transactions on the USBand then halts. The Host Controller must halt within 16micro–frames after software clears the Run bit. The HC H altedbit in the status register indicates when the Host Controller has finished its pending pipelined transactions and has entered the stopped state. Software must not write a one to this field unless the host controller is in the Halted state (i.e. HCH alted in the USBSTS register is a one). Doing so will yield undefined results.

12.2.5.5. 0x014 USBSTS(EHCI)

默认值：0x00001000			USBSTS 寄存器（USBSTS）
位域	类型	默认值	描述
31:16	–	–	–
15	RO	0x0	Asynchronous Schedule Status 指示当前异步调度的状态 • 0x0：异步调度未使能 • 0x1：异步调度使能 The Host Controller is not required to immediately disable or enable the Asynchronous Schedule when software transitions the Asynchronous Schedule Enable bit in the USBCMD register. When this bit and the Asynchronous Schedule Enable bit are the same value, the Asynchronous Schedule is either enabled(1) or disabled (0).
14	RO	0x0	Periodic Schedule Status 此位指示当前周期调度的状态 • 0x0：同步调度未使能 • 0x1：同步调度使能 The Host Controller is not required to immediately disable or enable the Periodic Schedule when software transitions the Periodic Schedule Enable bit in the USBCMD register. When this bit and the Periodic Schedule Enable bit are the same value, the Periodic Schedule is either enabled (1)or disabled (0).
13	RO	0x0	Reclamation

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001000			USBSTS 寄存器（USBSTS）
位域	类型	默认值	描述
			此位用于检测异步调度是否为空。
12	RO	0x1	HCH alted 用于指示 EHCI 的调度器是否停止。 • 0x0：EHCI 的调度器工作 • 0x1：EHCI 的调度器停止
11:6	–	–	–
5	R/W1C	0x0	Interrupt on Async Advance 异步调度器向前中断 System software can force the host controller to issue an interrupt the next time the host controller advances the asynchronous schedule by writing a one to the Interrupt on Async Advance Doorbell bit in the USBCMD register. This status bit indicates the assertion of that interrupt source.
4	R/W1C	0x0	Host System Error EHCI 系统错误中断 • 0x0：无中断 • 0x1：出现中断，此时 EHCI 会将 Run/Stop Bit 清 0，停止调度器的工作
3	R/W1C	0x0	Frame List Rollover 帧链表溢出中断 • 0x0：无中断 • 0x1：出现中断，帧链表溢出 The Host Controller sets this bit to a one when the Frame List Index rolls over from its maximum value to zero. The exact value at which the rollover occurs depends on the frame list size. For example, if the frame list size(as programmed in the Frame List Size field of the USBCMD register) is 1024, the Frame Index Register rolls over every time FRINDEX[13] toggles. Similarly, if the size is 512,the Host Controller sets this bit to a one every time FRINDEX[12] toggles.
2	R/W1C	0x0	Port Change Detect 端口归属变化中断 • 0x0：无中断 • 0x1：出现中断，端口归属出现变化 The Host Controller sets this bit to a one when any portfor which the Port Owner bit is set to zero (see Section2.3.9) has a change bit transition from a zero to a oneor a Force Port Resume bit transition from a zero to aone as a result of a J–K transition detected on a suspended port. This bit will also be set as a result of the Connect Status Change being set to a one after system software has relinquished ownership of a connected port by writing a oneto a port’s Port Owner bit. This bit is allowed to be maintained in the Auxiliary power well. Alternatively, it is also acceptable that on a D3 toD0 transition of the EHCI HC device, this bit is loaded with the OR of all of the PORTSC change bits (including: Force port resume, over–current change, enable/disable change and connect status change).
1	R/W1C	0x0	USB Error Interrupt (USBERRINT) USB 错误中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001000			USBSTS 寄存器（USBSTS）
位域	类型	默认值	描述
			• 0x0：无中断 • 0x1：出现中断 The Host Controller sets this bit to 1 when completion of a USB transaction results in an error condition (e.g., error counter underflow). If the TD on which the error interrupt occurred also had its IOC bit set, both this bit and USBINT bit are set.
0	R/W1C	0x0	USB Interrupt (USBINT) • 0x0：无中断 • 0x1：出现中断 The Host Controller sets this bit to 1 on the completion of a USB transaction, which results in the retirement of a Transfer Descriptor that had its IOC bit set. The Host Controller also sets this bit to 1 when a short packet is detected (actual number of bytes received was less than the expected number of bytes).

12.2.5.6. 0x018 USBINTR(EHCI)

默认值：0x00000000			FRINDEX 寄存器（FRINDEX）
位域	类型	默认值	描述
31:6	–	–	–
5	R/W	0x0	Interrupt on Async Advance Enable 异步调度器向前中断使能 When this bit is a one, and the Interrupt on Async Advance bit in the USBSTS register is a one, the host controller will issue an interrupt at the next interrupt threshold. The interrupt is acknowledged by software clearing the Interrupt on Async Advance bit.
4	R/W	0x0	Host System Error Enable EHCI 系统错误中断使能 When this bit is a one, and the Host System Error Status bit in the USBSTS register is a one, the host controller will issue an interrupt. The interrupt is acknowledged by software clearing the Host System Error bit.
3	R/W	0x0	Frame List Rollover Enable 帧链表溢出中断使能 When this bit is a one, and the Frame List Rollover bit in the USBSTS register is a one, the host controller will issue an interrupt. The interrupt is acknowledged by software clearing the Frame List Rollover bit.
2	R/W	0x0	Port Change Interrupt Enable. 端口归属变化中断使能 When this bit is a one, and the Port Change Detect bit in the USBSTS register is a one, the host controller will issue an interrupt. The interrupt is acknowledged by software clearing the Port Change Detect bit.
1	R/W	0x0	USB Error Interrupt Enable USB 错误中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			FRINDEX 寄存器（FRINDEX）
位域	类型	默认值	描述
			When this bit is a one, and the USBERRINT bit in the USBSTS register is a one, the host controller will issue an interrupt at the next interrupt threshold. The interrupt is acknowledged by software clearing the USBERRINT bit.
0	R/W	0x0	USB Interrupt Enable USB 中断使能 When this bit is a one, and the USBINT bit in the USBSTS register is a one, the host controller will issue an interrupt at the next interrupt threshold. The interrupt is acknowledged by software clearing the USBINT bit.

12.2.5.7. 0x01C FRINDEX(EHCI)

默认值：0x00000000			FRINDEX 寄存器（FRINDEX）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x0	Frame Index 帧索引号 The value in this register increments at the end of each time frame (e.g. micro–frame). Bits [12:3] are used for the Frame List current index. This means that each location of the frame list is accessed 8 times (frames or micro–frames)before moving to the next index. The following illustrates values of N based on the value of the Frame List

12.2.5.8. 0x024 PERIODICLISTBASE(EHCI)

默认值：0x00000000			PERIODICLISTBASE 寄存器（PERIODICLISTBASE）
位域	类型	默认值	描述
31:12	R/W	0x0	Base Address 此域对应空间地址的 Bit[31:12] This 32–bit register contains the beginning address of the Periodic Frame List in the system memory. These bits correspond to memory address signals [31:12],respectively.
11:0	R/W	0x0	Reserved Must be written as 0s.

12.2.5.9. 0x028 ASYNCLISTADDR(EHCI)

默认值：0x00000000			ASYNCLISTADDR 寄存器（ASYNCLISTADDR）
位域	类型	默认值	描述
31:5	R/W	0x0	Link Pointer Low (LPL). 此域为下一个将要被执行的异步 QH 的地址。 This 32–bit register contains the address of the next asynchronous queue head to be executed. These bits correspond to memory address signals [31:5],respectively. This field may only reference a Queue Head(QH).
4:0	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.10. 0x050 CONFIGFLAG(EHCI)

默认值：0x00000000			CONFIGFLAG 寄存器（CONFIGFLAG）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x0	Configure Flag (CF) 配置标志位 Host software sets this bit as the last action in its process of configuring the Host Controller. This bit controls the default port-routing control logic. Bit values and side-effects are listed below. • 0x0：Port0 选择 OHCI • 0x1：Port0 选择 EHCI

12.2.5.11. 0x054 PORTSC(EHCI)

默认值：0x00002000			PORTSC 寄存器（PORTSC）
位域	类型	默认值	描述
31:23	–	–	–
22	R/W	0x0	Wake on Over-current Enable 使能过流唤醒 • 0x0：不使能 • 0x1：使能，出现过流的情况将唤醒 HOST Writing this bit to a one enables the port to be sensitive to over-current conditions as wake-up events. This field is zero if Port Power is zero.
21	R/W	0x0	Wake on Disconnect Enable (WKDSCNNT_E) 使能断开唤醒 • 0x0：不使能 • 0x1：使能，出现端口断开的情况将唤醒 HOST Writing this bit to a one enables the port to be sensitive to device disconnects as wake-up events. This field is zero if Port Power is zero.
20	R/W	0x0	Wake on Connect Enable (WKCNNT_E) 使能连接唤醒 • 0x0：不使能 • 0x1：使能，出现端口连接的情况将唤醒 HOST Writing this bit to a one enables the port to be sensitiveto device connects as wake-up events. This field is zero if Port Power is zero.
19:16	R/W	0x0	Port Test Control 端口测试控制 • 0x0：Test mode 未使能 • 0x1：Test J_STATE • 0x2：Test K_STATE • 0x3：Test SE0_NAK

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00002000			PORTSC 寄存器（PORTSC）
位域	类型	默认值	描述
			• 0x4：Test Packet • 0x5：Test FORCE_ENABLE
15:14	–	–	–
13	R/W	0x1	Port Owner 端口归属 This bit unconditionally goes to a 0b when the Configured bit in the CONFIGFLAG register makes a 0b to 1b transition. This bit unconditionally goes to 1b whenever the Configured bit is zero. System software uses this field to release ownership of the port to a selected host controller (in the event that the attached device is not a high–speed device). Software writes a one to this bit when the attached device is not a high–speed device. A one in this bit means that a companion host controller owns and controls the port.
12	R/W	0x0	Port Power (PP) 端口电源控制 • 0x0：电源开关断开 • 0x1：电源开关闭合 When power is not available on a port (i.e. PP equals a 0), the port is non– functional and will not report attaches,detaches, etc. When an over–current condition is detected on a powered port and the PP bit in each affected port may be transitioned by the host controller from a 1 to 0 (removing power from the port).
11:10	RO	0x0	Line Status These bits reflect the current logical levels of the D+(bit 11) and D– (bit 10) signal lines. These bits are used for detection of low–speed USB devices prior to the port reset and enable sequence. This field is valid only when the port enable bit is zero and the current connect status bit is set to a one. • 0x0：SE0 Not Low–speed device, perform EHCI reset • 0x1：K–state Low–speed device, release ownership of port • 0x2：J–state Not Low–speed device, perform EHCI reset • 0x3：Undefined Not Low–speed device, perform EHCI reset. This value of this field is undefined if Port Power is zero.
9	–	–	–
8	R/W	0x0	Port Reset 端口复位 • 0x0：端口不处于复位状态 • 0x1：使能端口进行复位 When software writes a one to this bit (from a zero), the bus reset sequence as defined in the USB Specification Revision2.0 is started. Software writes a zero to this bit to terminate the bus reset sequence. Software must keep this bit at a one long enough to ensure the reset sequence, as specified in the USB Specification Revision 2.0, completes. Note: when software writes this bit to a one, it must also write a zero to the Port Enable bit. Note that when software writes a zero to this bit there may be a delay before the bit status changes to a zero. The bit status will not read as a zero until after the reset has completed. If the port is in high–speed mode after reset is complete, the host controller will automatically enable this port (e.g. set the Port Enable bit to a one). A host controller must terminate the reset and stabilize the state of the port within 2 milliseconds of software transitioning this bit from a one to a zero. For example: if the port detects that the attached device is high–speed during reset, then the host controller must have the port in the

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00002000			PORTSC 寄存器（PORTSC）
位域	类型	默认值	描述
			enabled state within 2ms of software writing this bit to a zero. The HCHalted bit in the USBSTS register should be a zero before software attempts to use this bit. The host controller may hold Port Reset asserted to a one when the HCHalted bit is a one. This field is zero if Port Power is zero.
7	R/W	0x0	Suspend • 0x0：端口不处于 Suspend 状态 • 0x1：使能端口进入 Suspend 状态 Port Enabled Bit and Suspend bit of this register define the port states as follows:Bits [Port Enabled, Suspend] Port State • 0x0X: Disable • 0x10: Enable • 0x11: Suspend When in suspend state, downstream propagation of data is blocked on this port, except for port reset. The blocking occurs at the end of the current transaction, if a transaction was in progress when this bit was written to 1. In the suspend state, the port is sensitive to resume detection. Note that the bit status does not change until the port is suspended and that there may be a delay in suspending a port if there is a transaction currently in progress on the USB.A write of zero to this bit is ignored by the host controller. The host controller will unconditionally set this bit to a zero when:• Software sets the Force Port Resume bit to a zero (from a one).• Software sets the Port Reset bit to a one (from a zero).If host software sets this bit to a one when the port is not enabled (i.e. Port enabled bit is a zero) the results are undefined. This field is zero if Port Power is zero.
6	R/W	0x0	Force Port Resume 强制端口 Resume • 0x0：无操作 • 0x1：强制端口 Resume This functionality defined for manipulating this bit depends on the value of the Suspend bit. For example, if the port is not suspended (Suspend and Enabled bits are a one) and software transitions this bit to a one, then the effects on the bus are undefined. Software sets this bit to a 1 to drive resume signaling. The Host Controller sets this bit to a 1 if a J–to–K transition is detected while the port is in the Suspend state. When this bit transitions to a one because a J–to–K transition is detected,the Port Change Detect bit in the USBSTS register is also set to a one. If software sets this bit to a one, the host controller must not set the Port Change Detect bit. Note that when the EHCI controller owns the port, the resume sequence follows the defined sequence documented in the USB Specification Revision 2.0. The resume signaling (Full–speed ‘K’) is driven on the port as long as this bit remains a one. Software must appropriately time the Resume and set this bitto a zero when the appropriate amount of time has elapsed. Writing a zero (from one) causes the port to return to high–speed mode (forcing the bus below the port into a high–speed idle). This bit will remain a one until the port has switched to the high–speed idle. The host controller must complete this transition within 2 milliseconds of software setting this bit to a zero. This field is zero if Port Power is zero.
5	R/W1C	0x0	Over–current Change 端口过流状态变化 • 0x0：端口过流状态为变化 • 0x1：端口出现过流状态变化 Software clears this bit by writing a one to this bit position.
4	RO	0x0	Over–current Active 端口过流

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00002000			PORTSC 寄存器（PORTSC）
位域	类型	默认值	描述
			• 0x1：This port currently has an over-current condition. • 0x0：This port does not have an over-current condition. This bit will automatically transition from a one to a zero when the over current condition is removed.
3	R/W1C	0x0	Port Enable/Disable Change 端口使能/禁止变化 • 0x1：Port enabled/disabled status has changed. • 0x0：No change. For the root hub, this bit gets set to a one only when a port is disabled due to the appropriate conditions existing at the EOF2 point. Software clears this bit by writing a 1 to it. This field is zero if Port Power is zero.
2	R/W	0x0	Port Enabled/Disabled 端口使能/禁止 • 0x1：Enable，只有在端口实现 RESET 后，设备枚举完成为 HS 设备时，此位置 1，软件不能对此位写 1。 • 0x0：Disable，端口 RESET 后，设备枚举完成为非 HS 设备。 Ports can only be enabled by the host controller as a partof the reset and enable. Software cannot enable a port bywriting a one to this field. The host controller will onlyset this bit to a one when the reset sequence determinesthat the attached device is a high-speed device.Ports can be disabled by either a fault condition (disconnectevent or other fault condition) or by host software. Notethat the bit status does not change until the port stateactually changes. There may be a delay in disabling or enablinga port due to other host controller and bus events.When the port is disabled (0b) downstream propagation ofdata is blocked on this port, except for reset.This field is zero if Port Power is zero.
1	R/WC	0x0	Connect Status Change 端口连接状态发生变化 • 0x1：Change in Current Connect Status. • 0x0：No change. Indicates a change has occurred in the port’s Current Connect Status. The host controller sets this bit for all changes to the port device connect status, even if system software has not cleared an existing connect status change. For example,the insertion status changes twice before system software has cleared the changed condition, hub hardware will be “setting” an already-set bit (i.e., the bit will remain set). Softwa resets this bit to 0 by writing a 1 to it. This field is zero if Port Power is zero.
0	RO	0x0	Current Connect Status 当前端口连接状态 • 0x1：Device is present on port. • 0x0：No device is present. This value reflects the current state of the port, and may not correspond directly to the event that caused the Connect Status Change bit (Bit 1) to be set. This field is zero if Port Power is zero.

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.12. 0x400 HcRevision(OHCI)

默认值：0x00000110			HcRevision 寄存器（HcRevision）
位域	类型	默认值	描述
31:9	–	–	–
8	R	0x1	LEGACY_SUPPORT
7:0	R	0x10	Revision OHCI 版本 This read–only field contains the BCD representation ofthe version of the HCI specification that is implemented by this HC. For example, a value of 11h corresponds to version 1.1. All of the HC implementations that are compliant with this specification will have a value of 10h.

12.2.5.13. 0x404 HcControl (OHCI)

默认值：0x00000000			HcControl 寄存器（HcControl）
位域	类型	默认值	描述
31:11	–	–	–
10	R/W	0x0	RWE Remote Wakeup Enable 远程唤醒使能 This bit is used by HCD to enable or disable the remote wakeup feature upon the detection of upstream resume signaling. When this bit is set and the Resume Detected bit in Hc Interrupt Status is set, a remote wakeup is signaled to the host system. Setting this bit has no impact on the generation of hardware interrupt.
9	R/W	0x0	RWC Remote Wakeup Connected This bit indicates whether HC supports remote wakeup signaling. If remote wakeup is supported and used by the system it is the responsibility of system firmware to set this bit during POST. HC clears the bit upon a hardware reset but does not alter it upon a software reset. Remote wakeup signaling of the host system is host–bus–specific and is not described in this specification.
8	R/W	0x0	IR Interrupt Routing，中断通路 • 0x0：all interrupts are routed to the normal host bus interrupt mechanism • 0x1：all interrupts are routed to the System Management Interrupt This bit determines the routing of interrupts generated by events registered in Hc Interrupt Status. If clear, all interrupts are routed to the normal host bus interrupt mechanism. If set,interrupts are routed to the System Management Interrupt. HCD clears this bit upon a hardware reset, but it does not alter this bit upon a software reset. HCD uses this bit as a tag to indicate the ownership of HC.
7:6	R/W	0x0	HCFS Host Controller Functional State for USB USB Host 控制器的功能状态 • 0x0: USB RESET • 0x1: USB RESUME

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcControl 寄存器（HcControl）
位域	类型	默认值	描述
			• 0x2: USB OPERATIONAL • 0x3: USB SUSPEND A transition to USB OPERATIONAL from another state causes SOF generation to begin 1 ms later. HCD may determine whether HC has begun sending SOFs by reading the Start of Frame field of HcInterruptStatus. This field may be changed by HC only when in the USBSUSPEND state. HC may move from the USBSUSPEND state to the USBRESUME state after detecting the resume signaling from a downstream port. HC enters USBSUSPEND after a software reset, whereas it enters USBRESET after a hardware reset. The latter also resets theRoot Hub and asserts subsequent reset signaling to downstream ports.
5	R/W	0x0	BLE Bulk List Enable，Bulk 链表使能 This bit is set to enable the processing of the Bulk list in the next Frame. If cleared by HCD, processing of the Bulk list does not occur after the next SOF. HC checks this bit whenever it determines to process the list. When disabled, HCD may modify the list. If HcBulkCurrentED is pointing to an ED to be removed, HCD must advance the pointer by updating HcBulkCurrentED before re−enabling processing of the list.
4	R/W	0x0	CLE Control List Enable，控制链表使能 This bit is set to enable the processing of the Control list in the next Frame. If cleared by HCD, processing of the Control list does not occur after the next SOF. HC must check this bit whenever it determines to process the list. When disabled, HCD may modify the list. If HcControlCurrentED is pointing to an ED to be removed, HCD must advance the pointer by updating HcControlCurrentED before re−enabling processing of the list.
3	R/W	0x0	IE Isochronous Enable，同步端点描述符使能 This bit is used by HCD to enable/disable processing of isochronous EDs. While processing the periodic list in a Frame, HC checks the status of this bit when it finds an Isochronous ED (F=1). If set (enabled), HC continues processing the EDs. If cleared (disabled), HC halts processing of the periodic list (which now contains only isochronous EDs) and begins processing the Bulk/Control lists. Setting this bit is guaranteed to take effect in the next Frame (not the current Frame).
2	R/W	0x0	PLE Periodic List Enable，周期链表使能 This bit is set to enable the processing of the periodic list in the next Frame. If cleared by HCD, processing of the periodic list does not occur after the next SOF. HC must check this bit before it starts processing the list.
1:0	R/W	0x0	CBSR Control Bulk Service Ratio，Control Bulk 服务比 This specifies the service ratio between Control and Bulk EDs. Before processing any of the non periodic lists, HC must compare the ratio specified with its internal count on how many nonempty Control EDs have been processed, in determining whether to continue serving another Control ED or switching to Bulk EDs. The internal count will be retained when crossing the frame boundary. In case of reset, HCD is responsible for restoring this value.（Control EP 描述符与 Bulk EP 描述符之比） • 0x0：(1:1) • 0x1：(2:1)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcControl 寄存器（HcControl）
位域	类型	默认值	描述
			• 0x2：(3:1) • 0x3：(4:1)

12.2.5.14. 0x408 HcCommandStatus(OHCI)

默认值：0x00000000			HcCommandStatus 寄存器（HcCommandStatus）
位域	类型	默认值	描述
31:18	–	–	–
17:16	R/W	0x0	SOC SchedulingOverrunCount，调度器溢出计数 These bits are incremented on each scheduling overrun error. It is initialized to 00b and wraps around at 11b. This will be incremented when a scheduling overrun is detected even if Scheduling Overrun in HcInterruptStatus has already been set. This is used by HCD to monitor any persistent scheduling problems. •
15:3	–	–	–
3	R/W	0x0	OCR OwnershipChangeRequest，归属变化请求信号 This bit is set by an OS HCD to request a change of control of the HC. When set HC will set the Ownership Change field inHcInterruptStatus. After the changeover, this bit is cleared and remains so until the next request from OS HCD.
2	R/W	0x0	BLF BulkListFilled，Bulk 链表填入 TD This bit is used to indicate whether there are any TDs on the Bulk list. It is set by HCD whenever it adds a TD to an ED in the Bulk list. When HC begins to process the head of the Bulk list, it checksBF. As long as BulkListFilled is 0, HC will not start processing the Bulk list. If BulkListFilled is 1, HC will start processing the Bulk list and will set BF to 0. If HC finds a TD on the list,then HC will set BulkListFilled to 1 causing the Bulk listprocessing to continue. If no TD is found on the Bulk list, and if HCD does not set BulkListFilled, then BulkListFilled will still be 0 when HC completes processing the Bulk list and Bulk list processing will stop.
1	R/W	0x0	CLF ControlListFilled，控制链表填入 TD This bit is used to indicate whether there are any TDs on theControl list. It is set by HCD whenever it adds a TD to an EDin the Control list. When HC begins to process the head of the Control list, it checks CLF. As long as ControlListFilled is 0, HC will not start processing the Control list. If CF is 1, HC will start processing he Control list and will set ControlListFilled to 0. If HC finds a D on the list, then HC will set ControlListFilled to 1 causing the Control list processing to continue. If no TD is found on the Control list,and if the HCD does not set ControlListFilled, then ControlListFilled will still be 0 when HC completes processing the Control list and Control list processing will stop.
0	R/W	0x0	HCR HostControllerReset，OHCI 软复位 This bit is set by HCD to initiate a software reset of HC. Regardless of the functional state of HC, it moves to the USBSUSPEND state in which most of the operational registers are reset except those stated otherwise; e.g., theInterruptRouting field of HcControl, and no Host bus accesses are allowed. This it is cleared by HC upon the completion of the reset operation. The reset operation

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcCommandStatus 寄存器（HcCommandStatus）
位域	类型	默认值	描述
			must be completed within 10 ms. This bit, when set, should not cause a reset to the Root Hub and no subsequent reset signaling should be asserted to its downstream ports.

12.2.5.15. 0x40C HcInterruptStatus

默认值：0x00000000			HcInterruptStatus 寄存器（HcInterruptStatus）
位域	类型	默认值	描述
31	–	–	–
30	R/W	0x0	OC OwnershipChange，归属状态变化 This bit is set by HC when HCD sets the OwnershipChangeRequestfield in HcCommandStatus. This event, when unmasked, will always generate an System Management Interrupt (SMI) immediately. This bit is tied to 0b when the SMI pin is not implemented.
29:7	–	–	–
6	R/W	0x0	RHSC RootHubStatusChange This bit is set when the content of HcRhStatus or thecontent of any of HcRhPortStatus[NumberofDownstreamPort]has changed.
5	R/W	0x0	FNO FrameNumberOverflow This bit is set when the MSb of HcFmNumber (bit 15) changes value, from 0 to 1 or from 1 to 0, and after HccaFrameNumberhas been updated.
4	R/W	0x0	UE UnrecoverableError This bit is set when HC detects a system error not related to USB. HC should not proceed with any processing nor signaling before the system error has been corrected. HCD clears this bit after HC has been reset.
3	R/W	0x0	RD ResumeDetected This bit is set when HC detects that a device on the USB is asserting resume signaling. It is the transition from no resume signaling to resume signaling causing this bit to beset. This bit is not set when HCD sets the USBRESUME state.
2	R/W	0x0	SFStartofFrame This bit is set by HC at each start of a frame and after the update of HccaFrameNumber. HC also generates a SOF token at the same time.
1	R/W	0x0	WDHWritebackDoneHead This bit is set immediately after HC has written HcDoneHeadto HccaDoneHead. Further updates of the HccaDoneHead will not occur until this bit has been cleared. HCD should only clear this bit after it has saved the content of HccaDoneHead.
0	R/W	0x0	SO SchedulingOverrun

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcInterruptStatus 寄存器（HcInterruptStatus）
位域	类型	默认值	描述
			This bit is set when the USB schedule for the current Frame overruns and after the update of HccaFrameNumber. A scheduling overrun will also cause the SchedulingOverrunCountof HcCommandStatus to be incremented.

12.2.5.16. 0x410 HcInterruptEnable

默认值：0x00000000			HcInterruptEnable 寄存器（HcInterruptEnable）
位域	类型	默认值	描述
31	R/W	0x0	MIE • A ‘0’ written to this field is ignored by HC. • A ‘1’ written to this field enables interrupt generation due to events specified in the other bits of this register. This is used by HCD as a Master Interrupt Enable.
30	R/W	0x0	OC • 0x0：Ignore • 0x1：Enable interrupt generation due to Ownership Change.
29:7	–	–	–
6	R/W	0x0	RHSC • 0x0：Ignore • 0x1：Enable interrupt generation due to Root Hub Status Change.
5	R/W	0x0	FNO • 0x0：Ignore • 0x1：Enable interrupt generation due to Frame Number Overflow.
4	R/W	0x0	UE • 0x0：Ignore • 0x1：Enable interrupt generation due to Unrecoverable Error.
3	R/W	0x0	RD • 0x0：Ignore • 0x1：Enable interrupt generation due to Resume Detect.
2	R/W	0x0	SF • 0x0：Ignore • 0x1：Enable interrupt generation due to Start of Frame.
1	R/W	0x0	WDH • 0x0：Ignore • 0x1：Enable interrupt generation due to HcDoneHead Writeback.
0	R/W	0x0	SO

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcInterruptEnable 寄存器（HcInterruptEnable）
位域	类型	默认值	描述
			• 0x0：Ignore • 0x1：Enable interrupt generation due to Scheduling Overrun.

12.2.5.17. 0x414 HcInterruptDisable

默认值：0x00000000			HcInterruptDisable 寄存器（HcInterruptDisable）
位域	类型	默认值	描述
31	R/W	0x0	MIE • A ‘0’ written to this field is ignored by HC. • A ‘1’ writtento this field disables interrupt generation due to events specified in the other bits of this register. This field is set after a hardware or software reset.
30	R/W	0x0	OC • 0x0：Ignore • 0x1：Disable interrupt generation due to Ownership Change.
29:7	–	–	–
6	R/W	0x0	RHSC • 0x0：Ignore • 0x1：Disable interrupt generation due to Root Hub Status Change.
5	R/W	0x0	FNO • 0x0：Ignore • 0x1：Disable interrupt generation due to Frame Number Overflow.
4	R/W	0x0	UE • 0x0：Ignore • 0x1：Disable interrupt generation due to Unrecoverable Error.
3	R/W	0x0	RD • 0x0：Ignore • 0x1：Disable interrupt generation due to Resume Detect.
2	R/W	0x0	SF • 0x0：Ignore • 0x1：Disable interrupt generation due to Start of Frame.
1	R/W	0x0	WDH • 0x0：Ignore • 0x1：Disable interrupt generation due to HcDoneHead Writeback.
0	R/W	0x0	SO

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcInterruptDisable 寄存器（HcInterruptDisable）
位域	类型	默认值	描述
			• 0x0：Ignore • 0x1：Disable interrupt generation due to Scheduling Overrun.

12.2.5.18. 0x418 HcHCCA

默认值：0x00000000			HcHCCA 寄存器（HcHCCA）
位域	类型	默认值	描述
31:8	R/W	0x0	HCCA[31:8] This is the base address of the Host Controller Communication Area.
7:0	R	0x0	HCCA[7:0] The alignment is evaluated by examining the number of zeroes in the lower order bits. The minimum alignment is 256 bytes;therefore, bits 0 through 7 must always return ‘0’ when read.

12.2.5.19. 0x41C HcPeriodCurrentED

默认值：0x00000000			HcPeriodCurrentED 寄存器（HcPeriodCurrentED）
位域	类型	默认值	描述
31:4	R/W	0x0	PCED[31:4] PeriodCurrentED This is used by HC to point to the head of one of thePeriodic lists which will be processed in the current Frame.The content of this register is updated by HC after aperiodic ED has been processed. HCD may read the contentin determining which ED is currently being processed atthe time of reading.
3:0	R	0x0	PCED[3:0] Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the PCED, through bit 0 to bit 3 must be zero in this field.

12.2.5.20. 0x420 HcControlHeadED

默认值：0x00000000			HcControlHeadED 寄存器（HcControlHeadED）
位域	类型	默认值	描述
31:4	R/W	0x0	CHED[31:4] ControlHeadEDHC traverses the Control list starting with the HcControlHeadEDpointer. The content is loaded from HCCA during theinitialization of HC.
3:0	R	0x0	CHED[3:0] Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the CHED, through bit 0 to bit 3 must be zero in this field.

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.21. 0x0424 HcControlCurrentED

默认值：0x00000000			HcControlCurrentED 寄存器（HcControlCurrentED）
位域	类型	默认值	描述
31:4	R/W	0x0	CCED[31:4] ControlCurrentEDThis pointer is advanced to the next ED after serving thepresent one. HC will continue processing the list from where it left off in the last Frame. When it reaches the end of the Control list, HC checks the ControlListFilled of inHcCommandStatus. If set, it copies the content ofHcControlHeadED to HcControlCurrentED and clears the bit. If not set, it does nothing. HCD is allowed to modify this register only when the ControlListEnable of HcControl iscleared. When set, HCD only reads the instantaneous valueof this register. Initially, this is set to zero to indicate the end of the Control list.
3:0	R	0x0	CCED[3:0] Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the CCED, through bit 0 to bit 3 must be zero in this field.

12.2.5.22. 0x0428 HcBulkHeadED

默认值：0x00000000			HcBulkHeadED 寄存器（HcBulkHeadED）
位域	类型	默认值	描述
31:4	R/W	0x0	BHED[31:4] BulkHeadED HC traverses the Bulk list starting with the HcBulkHeadEDpointer. The content is loaded from HCCA during the initialization of HC.
3:0	R	0x0	BHED [3:0] Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the BHED, through bit 0 to bit 3 must be zero in this field.

12.2.5.23. 0x042C HcBulkCurrentED

默认值：0x00000000			HcBulkCurrentED 寄存器（HcBulkCurrentED）
位域	类型	默认值	描述
31:4	R/W	0x0	BCED[31:4] BulkCurrentED This is advanced to the next ED after the HC has served the present one. HC continues processing the list from where it left off in the last Frame. When it reaches the end of the Bulk list, HC checks the ControlListFilled of HcControl. If set, it copies the content of HcBulkHeadED to HcBulkCurrentED and clears the bit. If it is not set, it does nothing. HCD is only allowed to modify this register when the BulkListEnable of HcControl is cleared. When set, the HCD only reads the instantaneous value of this register. This is initially set to zero to indicate the end of the Bulk list.
3:0	R	0x0	BCED [3:0] Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the BCED, through bit 0 to bit 3 must be zero in this field.

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.24. 0x0430 HcDoneHead

默认值：0x00000000			HcDoneHead 寄存器（HcDoneHead）
位域	类型	默认值	描述
31:4	R	0x0	DH[31:4] DoneHead When a TD is completed, HC writes the content of HcDoneHeadto the NextTD field of the TD. HC then overwrites the content of HcDoneHead with the address of this TD. This is set to zero whenever HC writes the content of this register to HCCA. It also sets the WritebackDoneHead of HcInterruptStatus.
3:0	R	0x0	DH [3:0]Because the general TD length is 16 bytes, the memory structure for the TD must be aligned to a 16–byte boundary. So the lower bits in the DH, through bit 0 to bit 3 must be zero in this field.

12.2.5.25. 0x0434 HcFmInterval

默认值：0x00002EDF			HcFmInterval 寄存器（HcFmInterval）
位域	类型	默认值	描述
31	R/W	0x0	FIT FrameIntervalToggle HCD toggles this bit whenever it loads a new value toFrameInterval.
30:16	R/W	0x0	FSMPS FSLargestDataPacket This field specifies a value which is loaded into the Largest Data Packet Counter at the beginning of each frame. The counter value represents the largest amount of data in bits which can be sent or received by the HC in a single transaction at any given time without causing scheduling overrun. The field value is calculated by the HCD.
15:14	–	–	–
13:0	R/W	0x2EDF	FI FrameInterval This specifies the interval between two consecutive SOFs in bit times. The nominal value is set to be 11,999. HCD should store the current value of this field before resetting HC. By setting the HostControllerReset field of HcCommandStatus as this will cause the HC to reset this field to its nominal value. HCD may choose to restore the stored value upon the completion of the Reset sequence.

12.2.5.26. 0x0438 HcFmRemaining

默认值：0x00000000			HcFmRemaining 寄存器（HcFmRemaining）
位域	类型	默认值	描述
31	R	0x0	FRT FrameRemainingToggle This bit is loaded from the FrameIntervalToggle field of HcFmInterval whenever Frame Remaining reaches 0. This bit is used by HCD for the synchronization between Frame Interval and Frame Remaining.
30:14	–	–	–
13:0	R	0x0	FR

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcFmRemaining 寄存器（HcFmRemaining）
位域	类型	默认值	描述
			FrameRemaining This counter is decremented at each bit time. When it reaches zero, it is reset by loading the Frame Interval value specified in HcFmInterval at the next bit time boundary. When entering the USBOPERATIONAL state, HC re–loads the content with the Frame Interval of HcFmInterval and uses the updated value from the next SOF.

12.2.5.27. 0x043C HcFmNumber

默认值：0x00000000			HcFmNumber 寄存器（HcFmNumber）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R	0x0	FN FrameNumber This is incremented when HcFmRemaining is re–loaded. It will be rolled over to 0h after ffffh. When entering the USBOPERATIONAL state, this will be incremented automatically. The content will be written to HCCA after HC has incremented the FrameNumber at each frame boundary and sent a SOF but before HC reads the first ED in that Frame. After writing to HCCA, HC will set the StartofFrame in HcInterruptStatus.

12.2.5.28. 0x440 HcPeriodicStart

默认值：0x00000000			HcPeriodicStart 寄存器（HcPeriodicStart）
位域	类型	默认值	描述
31:14	–	–	–
13:0	R/W	0x0	PSPeriodicStart After a hardware reset, this field is cleared. This is then set by HCD during the HC initialization. The value is calculated roughly as 10% off from HcFmInterval. A typical value will be 3E67h. When HcFmRemaining reaches the value specified, processing of the periodic lists will have priority over Control/Bulk processing. HC will therefore start processing the Interrupt list after completing the current Control or Bulk transaction that is in progress.

12.2.5.29. 0x444 HcLSThreshold

默认值：0x00000628			HcLSThreshold 寄存器（HcLSThreshold）
位域	类型	默认值	描述
31:12	–	–	–
11:0	R/W	0x628	LST LSThreshold This field contains a value which is compared to the Frame Remaining field prior to initiating a Low Speed transaction. The transaction is started only if Frame Remaining this field. The value is calculated by HCD with the consideration of transmission and setup overhead.

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.30. 0x448 HcRhDescriptorA

默认值：0x02000001			HcRhDescriptorA 寄存器（HcRhDescriptorA）
位域	类型	默认值	描述
31:24	R/W	0x2	POTPGT PowerOnToPowerGoodTime POWER 启动时间 This byte specifies the duration HCD has to wait before accessing a powered–on port of the Root Hub. It is implementation–specific. The unit of time is 2 ms. The duration is calculated as POTPGT * 2 ms.
23:13	–	–	–
12	R/W	0x0	NOCP NoOverCurrentProtection 不支持过流保护 This bit describes how the over current status for the RootHub ports are reported. When this bit is cleared, the OverCurrentProtectionMode field specifies global or per–portreporting. • 0x0：Over–current status is reported collectively for all downstream ports • 0x1：No over current protection supported
11	R/W	0x0	OCPM OverCurrentProtectionMode 过流保护模式 This bit describes how the over current status for the Root Hub ports are reported. At reset, this fields should reflect the same mode as Power Switching Mode. This field is valid only if the NoOverCurrentProtection field is cleared. • 0x0: over–current status is reported collectively for all downstream ports • 0x1: over–current status is reported on a per–port basis
10	R/W	0x0	DT DeviceType This bit specifies that the Root Hub is not a compound device. The Root Hub is not permitted to be a compound device. This field should always read/write 0.
9	R/W	0x0	NPS NoPowerSwitching 不支持电源开关 These bits are used to specify whether power switching is supported or port are always powered. It is implementationspecific. When this bit is cleared, the PowerSwitchingMode specifies global or per–port switching. • 0x0: Ports are power switched，电源可通过开关打开 • 0x1: Ports are always powered on when the HC is powered on
8	R/W	0x0	PSM PowerSwitchingMode 电源开关模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x02000001			HcRhDescriptorA 寄存器（HcRhDescriptorA）
位域	类型	默认值	描述
			This bit is used to specify how the power switching of the Root Hub ports is controlled. It is implementation−specific. This field is only valid if the NoPowerSwitching field is cleared. • 0x0: all ports are powered at the same time. • 0x1: each port is powered individually. This mode allows port power to be controlled by either the global switch or per port switching. If the PortPowerControlMaskbit is set, the port responds only to port power commands (Set/ClearPortPower). If the port mask is cleared, then the port is controlled only by the global power switch (Set/ClearGlobalPower).
7:0	R/W	0x1	NDP NumberDownstreamPorts 下行端口的数目 These bits specify the number of downstream ports supported by the Root Hub. It is implementation−specific. The minimum number of ports is 1. The maximum number of ports supported by OpenHCIis 15.

12.2.5.31. 0x44C HcRhDescriptorB

默认值：0x00000000			HcRhDescriptorB 寄存器（HcRhDescriptorB）
位域	类型	默认值	描述
31:16	R/W	0x0	PPCM PortPowerControlMask 端口电源控制屏蔽 Each bit indicates if a port is affected by a global power control command when PowerSwitchingMode is set. When set,the port’ s power state is only affected by per−port power control (Set/ClearPortPower). When cleared, the port is controlled by the global power switch (Set/ClearGlobalPower).If the device is configured to global switching mode (PowerSwitchingMode = 0), this field is not valid. • bit0: Reserved • bit1: Ganged−power mask on Port #1 • bit2: Ganged−power mask on Port #2 • … • bit15: Ganged−power mask on Port #15
15:0	R/W	0x0	DR DeviceRemovableDevice 可移除设置 Each bit is dedicated to a port of the Root Hub. When cleared,the attached device is removable. When set, the attached device is not removable. • bit 0: Reserved • bit 1: Device attached to Port #1 • bit 2: Device attached to Port #2 • … • bit15: Device attached to Port #15

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.2.5.32. 0x450 HcRhStatus

默认值：0x00000000			HcRhStatus 寄存器（HcRhStatus）
位域	类型	默认值	描述
31	W	0x0	CRWE ClearRemoteWakeupEnable 清除远程唤醒使能 Writing a ‘1’ clears DeviceRemoveWakeupEnable. Writing a ‘0’ has no effect.
30:18	–	–	–
17	R/W	0x0	OCIC OverCurrentIndicatorChange 过流状态出现变化 • 0x0：无变化 • 0x1：电源的过流状态出现变化，写 1 清 0 This bit is set by hardware when a change has occurred to the OCI field of this register. The HCD clears this bit by writing a ‘1’. Writing a ‘0’ has no effect.
16	R/W	0x0	SetGlobalPower 全局电源使能 • 在全局电源模式下 ◦ 0x0：无操作 ◦ 0x1：所有端口电源闭合 • 在端口电源模式下，需要配合 PortPowerControlMask 使用 ◦ 0x0：无操作 ◦ 0x1：非屏蔽的端口电源闭合 In global power mode (PowerSwitchingMode=0), This bit is written to ‘1’ to turn on power to all ports (clear PortPowerStatus). In per-port power mode, it sets PortPowerStatus only on ports whose PortPowerControlMask bit is not set. Writing a ‘0’ has no effect.
15	R/W	0x0	DRWE (read) DeviceRemoteWakeupEnable This bit enables a ConnectStatusChange bit as a resume event,causing a USBSUSPEND to USBRESUME state transition and setting the ResumeDetected interrupt. • 0x0：ConnectStatusChange is not a remote wakeup event. • 0x1：ConnectStatusChange is a remote wakeup event. (write)SetRemoteWakeupEnable. Writing a ‘1’ sets DeviceRemoveWakeupEnable. Writing a ‘0’ hasno effect.
14:2	–	–	–
1	R/W	0x0	OCI OverCurrentIndicator 过流指示位 • 0x0：电源工作正常 • 0x1：电源出现过流的状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			HcRhStatus 寄存器（HcRhStatus）
位域	类型	默认值	描述
			This bit reports over current conditions when the global reporting is implemented. When set, an over current condition exists. When cleared, all power operations are normal. If per–port over current protection is implemented this bit is always ‘0’.
0	R/W	0x0	ClearGlobalPower 全局电源断开 • 全局电源模式下 ◦ 0x0：无操作 ◦ 0x1：所有端口电源断开 • 端口电源模式下，需要配合 PortPowerControlMask 使用 ◦ 0x0：无操作 ◦ 0x1：非屏蔽的端口电源断开 In global power mode (PowerSwitchingMode=0), This bit is written to ‘1’ to turn off power to all ports (clear PortPowerStatus).In per–port power mode, it clears PortPowerStatus only on portswhose PortPowerControlMask bit is not set. Writing a ‘0’ has noeffect.

12.2.5.33. 0x454 HcRhPortStatus

默认值：0x00000080			HcRhPortStatus 寄存器（HcRhPortStatus）
位域	类型	默认值	描述
31:21	–	–	–
20	R/W	0x0	PRSC PortResetStatusChange 端口 RESET 状态改变 This bit is set at the end of the 10–ms port reset signal. The HCD writes a ‘1’ to clear this bit. Writing a ‘0’ has no effect. • 0x0：port reset is not complete • 0x1：port reset is complete
19	R/W	0x0	OCIC PortOverCurrentIndicatorChange This bit is valid only if over current conditions are reported on a per–port basis. This bit is set when Root Hub changes the PortOverCurrentIndicator bit. The HCD writes a ‘1’ to clear this bit. Writing a ‘0’ has no effect. • 0x0：no change in PortOverCurrentIndicator • 0x1：PortOverCurrentIndicator has changed
18	R/W	0x0	PSSC PortSuspendStatusChange This bit is set when the full resume sequence has been completed. This sequence includes the 20–s resume pulse, LSEOP, and 3–ms resychronization delay. The HCD writes a ‘1’ to clear this bit. Writing a ‘0’ has no effect. This bit is also cleared when ResetStatusChange is set.0x0：resume is not completed0x1：resume completed
17	R/W	0x0	PESC

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			HcRhPortStatus 寄存器（HcRhPortStatus）
位域	类型	默认值	描述
			PortEnableStatusChange This bit is set when hardware events cause the PortEnableStatusbit to be cleared. Changes from HCD writes do not set this bit. The HCD writes a ‘1’ to clear this bit. Writing a ‘0’ has no effect. • 0x0：no change in PortEnableStatus • 0x1：change in PortEnableStatus
16	R/W	0x0	CSC ConnectStatusChange This bit is set whenever a connect or disconnect event occurs. The HCD writes a ‘1’ to clear this bit. Writing a ‘0’ has no effect. If CurrentConnectStatus is cleared when a SetPortReset,SetPortEnable, or SetPortSuspend write occurs, this bit is set to force the driver to re–evaluate the connection status since these writes should not occur if the port is disconnected. • 0x0：no change in CurrentConnectStatus • 0x1：change in CurrentConnectStatus Note: If the DeviceRemovable[NDP] bit is set, this bit is setonly after a Root Hub reset to inform the system that the device is attached.
15:10	–	–	–
9	R/W	0x0	LSDA (read) LowSpeedDeviceAttached This bit indicates the speed of the device attached to thisport. When set, a Low Speed device is attached to this port. When clear, a Full Speed device is attached to this port. This field is valid only when the CurrentConnectStatus is set. • 0x0：full speed device attached • 0x1：low speed device attached (write) ClearPortPower The HCD clears the PortPowerStatus bit by writing a ‘1’ to thisbit. Writing a ‘0’ has no effect.
8	R/W	0x0	PPS (read) PortPowerStatus This bit reflects the port’s power status, regardless of the type of power switching implemented. This bit is cleared if an over current condition is detected. HCD sets this bit by writing SetPortPower or SetGlobalPower. HCD clears this bit by writing ClearPortPower or ClearGlobalPower. Which power control switches are enabled is determined by PowerSwitchingMode and PortPort–ControlMask[NDP]. In global switching mode (PowerSwitchingMode=0), only Set/ClearGlobalPower controls this bit. In per–port powerswitching (PowerSwitchingMode=1), if the PortPowerControlMask[NDP]bit for the port is set, only Set/ClearPortPower commands are enabled. If the mask is not set, only Set/ClearGlobalPowercommands are enabled. When port power is disabled, Current–ConnectStatus,PortEnableStatus, PortSuspendStatus, and Port–ResetStatus should be reset. • 0x0：port power is off • 0x1：port power is on

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			HcRhPortStatus 寄存器（HcRhPortStatus）
位域	类型	默认值	描述
			(write) SetPortPower The HCD writes a ‘1’ to set the PortPowerStatus bit. Writing a ‘0’ has no effect. Note: This bit is always reads ‘1b' if power switching is not supported.
7:5	–	–	–
4	R/W	0x0	PRS (read) PortResetStatus When this bit is set by a write to SetPortReset, port reset signaling is asserted. When reset is completed, this bit is cleared when PortResetStatusChange is set. This bit cannot beset if CurrentConnectStatus is cleared. • 0x0：port reset signal is not active • 0x1：port reset signal is active (write) SetPortReset The HCD sets the port reset signaling by writing a ‘1’ to this bit. Writing a ‘0’ has no effect. If CurrentConnectStatus is cleared, this write does not set PortResetStatus, but insteadsets ConnectStatusChange. This informs the driver that it attempted to reset a disconnected port.
3	R/W	0x0	POCI (read) PortOverCurrentIndicator This bit is only valid when the Root Hub is configured in such a way that over current conditions are reported on a per–port basis. If per–port over current reporting is not supported, this bit is set to 0. If cleared, all power operations are normal for this port. If set, an over current condition exists on this port. This bit always reflects the over current input signal • 0x0：no overcurrent condition. • 0x1：overcurrent condition detected. (write) ClearSuspendStatus The HCD writes a ‘1’ to initiate a resume. Writing a ‘0’ has noeffect. A resume is initiated only if PortSuspendStatus is set.
2	R/W	0x0	PSS (read) PortSuspendStatus This bit indicates the port is suspended or in the resume sequence. It is set by a SetSuspendState write and cleared when PortSuspend–StatusChange is set at the end of the resume interval. This bitc annot be set if CurrentConnectStatus is cleared. This bit is alsocleared when PortResetStatusChange is set at the end of the portreset or when the HC is placed in the USBRESUME state. If an upstream resume is in progress, it should propagate to the HC. • 0x0：port is not suspended • 0x1：port is suspended (write) SetPortSuspend The HCD sets the PortSuspendStatus bit by writing a ‘1’ to this bit. Writing a ‘0’ has no effect. If CurrentConnectStatus is cleared,this write does not set PortSuspendStatus; instead it sets Connect–StatusChange. This informs the driver that it attempted to suspend a disconnected port.
1	R/W	0x0	PES (read) PortEnableStatus

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			HcRhPortStatus 寄存器（HcRhPortStatus）
位域	类型	默认值	描述
			This bit indicates whether the port is enabled or disabled. The Root Hub may clear this bit when an over current condition,disconnect event, switched–off power, or operational bus error such as babble is detected. This change also causes PortEnabled–StatusChange to be set. HCD sets this bit by writing SetPortEnableand clears it by writing ClearPortEnable. This bit cannot be set when CurrentConnectStatus is cleared. This bit is also set, if not already, at the completion of aport reset when ResetStatusChange is set or port suspend when SuspendStatusChange is set. • 0x0：port is disabled • 0x1：port is enabled (write) SetPortEnable The HCD sets PortEnableStatus by writing a ‘1’. Writing a ‘0’ has no effect. If CurrentConnectStatus is cleared, this write does notset PortEnableStatus, but instead sets ConnectStatusChange. This informs the driver that it attempted to enable a disconnected port.
0	R/W	0x0	CCS (read) CurrentConnectStatus This bit reflects the current state of the downstream port. • 0x0：no device connected • 0x1：device connected (write) ClearPortEnable The HCD writes a ‘1’ to this bit to clear the PortEnableStatus bit. Writing a ‘0’ has no effect. The CurrentConnectStatus is not affected by any write. Note: This bit is always read ‘1b' when the attached device isnonremovable (DeviceRemoveable[NDP]).

12.2.5.34. 0x800 USB_HOST_CTL

默认值：0x00000001			USB HOST 控制寄存器（USB Host Control）
位域	类型	默认值	描述
31:26	–	–	–
25	R/W	0x0	Ohci_0_cntsel_i_n OHCI count select • 0x0：Normal mode, the counters will count full time • 0x1：Simulation mode, the counters will be much shorter than real time
24	R/W	0x0	Ss_simulation_mode_i Simulation Mode • 0x0：No effect • 0x1：this bit sets the PHY in a non–driving mode so the EHCI can detect device connection. This signal is used only for simulation.
23:20	–	–	–
19	R/W	0x0	App_prt_ovrcur_i

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000001			USB HOST 控制寄存器（USB Host Control）
位域	类型	默认值	描述
			Port Overcurrent Indication From Application When asserted by the application, the corresponding port enters Disable state. This signal controls both EHCI and OHCI controller port state machines. Depending on ownership of the port, the corresponding EHCI or OHCI controller generates an Overcurrent Detect interrupt.
18:16	–	–	–
15	R/W	0x0	Ohci_susp_lgcy_i This is a static strap signal. • When tied HIGH and the USB port is owned by OHCI, the signal utmi_suspend_o_n reflects the status of the USB port:(suspended or not suspended). • When tied LOW and the USB port is owned by OHCI, then– utmi_suspend_o_n asserts (0) if all the OHCI ports are suspended, or if the OHCI is in global suspend state(HCFS=USBSUSOPEND).– utmi_suspend_o_n deasserts (1) if any of the OHCI ports are not suspended and OHCI is not in global suspend.
14	R/W	0x0	App_start_clk_i This is an asynchronous primary input to the host core. When the OHCI clocks are suspended, the system has to assert this signal to start the clocks (12 and 48 MHz). This should be deasserted after the clocks are started and before the host is suspended again. (Host is suspended means HCFS =SUSPEND or all the OHCI ports are suspended).
13	R/W	0x0	Ss_autoppd_on_overcur_en_i 0x0：No effect 0x1：This strap signal enables automatic port power disable in the host controller. When this signal is active, if an over–current condition is detected on a powered port and PPC is 1, the PP bit in each affected port is automatically transitioned by the host controller from a 1 to 0, removing power from the port.
12	R/W	0x0	Ss_ulpi_pp2vbus_i • 0x0：No effect • 0x1：This strap signal enables the function to automaticallyset/clear the PHY’s port power setting to reflect the Host’sport power setting
11	R/W	0x0	Ss_ena_incr16_i AHB Burst Type INCR16 Enable • 0x0：Do not use INCR16; use other enabled INCRX bursts orunspecified length burst INCR • 0x1：Use INCR16 when appropriate
10	R/W	0x0	Ss_ena_incr8_i AHB Burst Type INCR8 Enable • 0x0：Do not use INCR8; use other enabled INCRX bursts orunspecified length burst INCR • 0x1：Use INCR8 when appropriate
9	R/W	0x0	Ss_ena_incr4_i AHB Burst Type INCR4 Enable

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000001			USB HOST 控制寄存器（USB Host Control）
位域	类型	默认值	描述
			• 0x0：Do not use INCR4; use other enabled INCRX bursts orunspecified length burst INCR • 0x1：Use INCR4 when appropriate
8	R/W	0x0	Ss_ena_incrx_align_i Burst Alignment Enable • 0x0：Start INCRX burst only on burst x–aligned address • 0x1：Normal AHB operation; start bursts on any double word boundary
7:5	–	–	–
4	R/W	0x0	Utmi_word_if • 0x0: 8bit • 0x1: 16bit
3:1	–	–	–
0	R/W	0x1	ULPI bypass enable • 0x0：ULPI enable • 0x1：ULPI Disable，use UTMI

12.2.5.35. 0x810 PHY_CTL

默认值：0x00000000			USB PHY 控制寄存器（USB PHY Control）
位域	类型	默认值	描述
31:9	–	–	–
8	RW	0x0	BIST_PRE_EN Enable BIST Preparation • 0x0：no effect • 0x1：txvalid = 0
7	RW	0x0	Loopbackenb Loopback Test Enable • 0x0：During data transmission, the receive logic is disabled. • 0x1：During data transmission, the receive logic is enabled.
6	RW	0x0	Idpullup Analog ID Input Sample Enable • 0x0：ID pin sampling is disabled, and the IDDIG0 output is not valid. • 0x1：ID pin sampling is enabled, and the IDDIG0 output is valid.
5	RW	0x0	VbusvldextExternal VBUS Valid Indicator（对于 HOST 无影响）0x0：Vbus invalid0x1：Vbus valid
4	–	–	–
3	RW	0x0	SiddqIDDQ Test Enable0x0：enable internal phy0x1：disable internal phy
2	RW	0x0	Commononn

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			USB PHY 控制寄存器（USB PHY Control）
位域	类型	默认值	描述
			Common Block Power–Down Control 0x0：In Suspend or Sleep mode, the XO, Bias, and PLL blocksremain powered. 0x1：In Suspend mode, the XO, Bias, and PLL blocks are powereddown. In Sleep mode, the Bias and PLL blocks are powereddown.
1:0	RW	0x0	Vatestenb Analog Test Pin Select0x0：Analog test voltages cannot be viewed or applied on either ANALOGTEST or ID0. 0x1：Analog test voltages can be viewed or applied on ID0. 0x2：Analog test voltages can be viewed or applied on ANALOGTEST. 0x3：Reserved. Invalid setting.

12.2.5.36. 0x814 PHY_TEST

默认值：0x00000000			USB PHY 测试寄存器（USB PHY Test）
位域	类型	默认值	描述
31:15	–	–	–
14	RW	0x0	Testburnin
13	RW	0x0	Testdataoutsel
12	RW	0x0	Testclk
11:8	RW	0x0	Testaddr
7:0	RW	0x0	Testdatain Test Data Write Bus

12.2.5.37. 0x818 PHY_TUNE

默认值：0x023438E4			USB PHY 调节寄存器（USB PHY Tune）
位域	类型	默认值	描述
31:26	–	–	–
25:23	R/W	0x4	Compdistune Disconnect Threshold Adjustment This bus adjusts the voltage level for the threshold usedto detect a disconnect event at the host. • 0x7：+ 4.5% • 0x6：+ 3% • 0x5：+ 1.5% • 0x4：Design default • 0x3：– 1.5% • 0x2：– 3% • 0x1：– 4.5% • 0x0：– 6%
22:20	R/W	0x3	Sqrxtune Squelch Threshold Adjustment

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x023438E4			USB PHY 调节寄存器（USB PHY Tune）
位域	类型	默认值	描述
			This bus adjusts the voltage level for the threshold usedto detect valid high-speed data. • 0x7： - 20% • 0x6： - 15% • 0x5： - 10% • 0x4： - 5% • 0x3：Design default • 0x2：+ 5% • 0x1：+ 10% • 0x0: + 15%
19	R/W	0x0	Txpreemppulsetune This signal controls the duration for which the HS pre-emphasis current is sourced onto DP0 or DM0. The HS Transmitter pre-emphasis duration is defined in terms of unit amounts. One unit of pre-emphasis duration is approximately 580 ps and is defined as 1X pre-emphasis duration. This signal is valid only if either TXPREEMPAMPTUNE0[1] or TXPREEMPAMPTUNE0[0] is set to 1'b1. • 0 (design default)：2X, long pre-emphasis current duration • 1：1X, short pre-emphasis current duration
18:16	R/W	0x4	Otgtune VBUS Valid Threshold Adjustment This bus adjusts the voltage level for the VBUS Valid threshold. • 0x7：+ 9% • 0x6：+ 6% • 0x5：+ 3% • 0x4：Design default • 0x3： - 3% • 0x2： - 6% • 0x1： - 9% • 0x0： - 12%
15:12	R/W	0x3	Txfslstune FS/LS Source Impedance AdjustmentThis bus adjusts the low- and full-speed single-ended sourceimpedance while driving high. The following adjustment valuesare based on nominal process, voltage, and temperature. • 0xf： - 5% • 0x7： - 2.5% • 0x3：Design default • 0x1：+ 2.5% • 0x0：+ 5%
11:8	R/W	0x8	Txvreftune

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x023438E4			USB PHY 调节寄存器（USB PHY Tune）
位域	类型	默认值	描述
			This bus adjusts the high–speed DC level voltage. • 0xf：+ 24% • 0xe：+ 22% • 0xd：+ 20% • 0xc：+ 18% • 0xb：+ 16% • 0xa：+ 14% • 0x9：+ 12% • 0x8：+ 10% • 0x7：+ 8% • 0x6：+ 6% • 0x5：+ 4% • 0x4：+ 2% • 0x3：Design default • 0x2：－2% • 0x1：－4% • 0x0：－6%
7:6	R/W	0x3	Txhsxvtune Transmitter High–Speed Crossover Adjustment This bus adjusts the voltage at which the DP0 and DM0 signals cross while transmitting in HS mode. • 0x0：Reserved • 0x1：－15 mV • 0x2：+ 15 mV • 0x3：Default setting
5:4	R/W	0x2	Txrisetune HS Transmitter Rise/Fall Time Adjustment This bus adjusts the rise/fall times of the high–speed waveform. • 0x0：+ 10% • 0x1：Design default • 0x2：－20% • 0x3：－40%
3:2	R/W	0x1	Txrestune USB Source Impedance Adjustment

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x023438E4			USB PHY 调节寄存器（USB PHY Tune）
位域	类型	默认值	描述
			In some applications, there can be significant series resistance on the D+ and D－ paths between the transceiver and cable. This bus adjusts the driver source impedance to compensate for added series resistance on the USB. Note: Any setting other than the default can result in source impedance variation across process, voltage, and temperature conditions that does not meet USB 2.0 specification limits.0x0：Source impedance is increased by approximately 1.5 Ω.0x1：Design default0x2：Source impedance is decreased by approximately 2 Ω.0x3：Source impedance is decreased by approximately 4 Ω.
1:0	R/W	0x0	Txpreempamptune HS Transmitter Pre-Emphasis Current ControlThis signal controls the amount of current sourced to DP0 and DM0after a J-to-K or K-to-J transition. The HS Transmitter pre-emphasis current is defined in terms of unit amounts.One unit amount is approximately 600 μA and is defined as 1Xpre-emphasis current.0x0 (design default): HS Transmitter pre-emphasis is disabled.0x1: HS Transmitter pre-emphasis circuit sources 1X pre-emphasis current.0x2: HS Transmitter pre-emphasis circuit sources 2X pre-emphasis current.0x3: HS Transmitter pre-emphasis circuit sources 3X pre-emphasis current.

12.2.5.38. 0x824 PHY_STS

默认值：0x00000008			USB PHY 状态寄存器（USB PHY Status）
位域	类型	默认值	描述
31:4	–	–	–
3:0	RO	0x8	Testdataout Test Data Read Bus

12.3. Media Access Control (MAC)

EMAC 模块可通过 RMII 接口连接外部 PHY，实现兼容 IEEE802.3-2002 协议的以太网通讯。

12.3.1. 特性说明

1. MAC 支持特性：
    - 支持全双工/ 半双工
    - 支持 100/ 10 Mbps
    - 支持 RMII 接口
    - 支持内部 DMA
    - TXFIFO/ RXFIFO 的大小均为 2048 Byte，均支持阈值模式和存储-转发模式
    - 支持 MDIO 接口
    - 支持 Pause Frame/ 背压流控
    - 支持发送/ 接收 Jumbo Frame
    - 支持 VLAN 哈希过滤
    - 支持 64-bit 哈希地址过滤、完美地址过滤，支持八个地址寄存器
    - 支持源地址的插入/ 替换，VLAN 的插入/ 替换/ 删除，CRC 的插入/ 替换/ 删除

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 支持接收校验和错误检测
- 支持发送校验和计算

2. IEEE1588 特性支持：
   - 支持 IEEE1588–2002 时钟戳报文
   - 支持 IEEE1588–2008 时钟戳报文
   - 支持粗调和细调的校正方法
   - 支持 1x PPS 脉冲输出，脉冲支持间隔、脉宽可变
   - 支持 1x 时钟戳捕捉输入

12.3.2. 原理框图




图 12–6 MAC 原理框图

12.3.3. 功能描述

12.3.3.1. RMII 接口时钟选择

RMII 支持内部参考时钟和外部参考时钟：

- 支持内部参考时钟，即 MAC 提供 50 MHz 时钟源至外部 PHY：
  - MAC 内部选通 PLL_EMAC_50M 作为 RMII 50 MHz 参考时钟源，通过 SYSCFG 的寄存器配置。
  - RMII_TX_CK 输出时钟，提供给外部 PHY 使用。
- 支持外部参考时钟，即 MAC 接收 PHY 提供的 RMII 50 MHz 参考时钟源：
  - REF_CLK 时钟使能，并且选通作为 RMII 50 MHz 参考时钟源，通过 SYSCFG 的寄存器配置。
  - RMII_TX_CK 不使能，无需提供时钟信号。

12.3.3.2. MDIO

通过 Management Data In/Out (MDIO) 接口，EMAC 可以对 PHY 的寄存器进行读写操作，进而控制 PHY 的工作模式以及获取 PHY 的工作状态。操作寄存器 MDIO_CTL 和 MDIO_DAT 可实现操作 MDIO 接口。

MDIO 接口由 MDC 以及 MDIO 实现：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- MDC：时钟输出信号，提供给 PHY。根据 AHB 总线的时钟来配置时钟分频系数获得，具体配置见寄存器 0x090 MDIO_CTL 描述。
- MDIO：数据输入输出信号。

  MDIO 的帧的格式：Idle + Preamble + Start + Opcode + Phy Addr + Reg Addr + TA + Data。

MDIO 帧域	描述
IDLE	IDLE 域
PREAMBLE	32 个连续的 bit 1
START	标志帧的起始位置，2'b10
OPCODE	操作标识域，2'b10 表示读，2'b01 表示写
PHY ADDR	5–bit 的 PHY 地址域
REG ADDR	PHY 寄存器地址
TA	Turnaround 域，读操作为 2'bZ0，写操作为 2'b10
DATA	16 bit 数据，读操作 MAC 为接收数据，写操作 MAC 为发送数据。

12.3.3.3. MAC 发送功能

1. SA 源地址自动插入或替换功能
   - 配置0x01C MAC_TX_FUNC 寄存器[14:12]，MAC TX 支持自动插入或替换发送帧的源地址，源地址可通过寄存器 MAC_ADDR0 或 MAC_ADDR1 配置。
2. TX Jabber Timer：MAC TX 支持 Jabber Timer，用于检测发送的帧长度。
   - 若关闭 Jabber Timer，发送帧的长度可以达到 16383 bytes。
   - 若未关闭 Jabber Timer 功能，最多只能发送 2048 bytes。使能 Frame 后，最大发送的长度为 10240 bytes），并且会在 TDES0 的 BIT14 置 1，指示发送的数据过长，发生 Jabber Timeout。
3. CRC 插入/替换
   - 配置 TX DMA 描述符 TDES0 [27]，可以对发送帧进行 CRC 的插入。
   - 配置 TX DMA 描述符 TDES0 [24]，可以对发送帧进行 CRC 的替换。此时需要设置 TDES0[27] = 1，关闭 CRC 的插入功能。
4. 自动补 0
   - 配置 TX DMA 描述符 TDES0 [27]，可以对长度低于 64 bytes 的发送帧进行自动补 0，并且此时会强制产生 4 bytes 的 CRC，即 short frame + 0 pad + CRC = 64 bytes。
   - 若不需要进行自动补 0，可以设置 TDES0[27] = 1。
5. TX IP 校验和插入：MAC 支持对发送帧的 IP 校验和进行计算和插入。
   a. 配置 MAC_CFG[7] = 1，打开 IP Offload 功能。
   b. 通过 TDES0[23:22] 选择 IP 检验和的计算类型。MAC 支持 IP header 校验和、IP Payload 校验和以及伪 header 校验的硬件加速计算。
   c. 打开 IP Offload 功能后，TDES0[16] 可以指示发送帧的 IP 校验和是否正确，置 1 表示发送帧存在 IP 校验和错误。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.3.4. MAC 接收功能

1. 地址过滤。对于接收帧，MAC 可以进行地址过滤，包括：
    - 单播地址过滤
        - 源地址过滤
        - 反向源地址过滤
        - 目的地址过滤
        - 反向目的地址过滤
    - 广播地址过滤
    - 多播帧过滤
    - 控制帧过滤

    RDES0[30]、[13] 分别指示接收帧的目的地址、源地址过滤是否成功。
2. RX Watchdog：MAC RX 支持 RX Watchdog，用于检测接收的帧长度
    - 若关闭 RX Watchdog，发送帧的长度可以达到 16383 bytes
    - 若未关闭 RX Watchdog，最多只能接收 2048 bytes。使能 Jumbo Frame 后，最大接收的长度为 10240 bytes，并且会在 RDES0 [4] 置 1，指示接收的数据过长，发生 Watchdog Timeout。
3. CRC/ PAD 剥离：MAC 支持对接收帧进行 CRC/ PAD 剥离。
    - 配置 EN_STRIP_FCS = 1，可以对长度 ⩾ 1536 bytes 的接收帧进行 CRC 剥离。
    - 配置 EN_STRIP_NML = 1，可以对长度 < 1536 bytes 的接收帧进行 CRC 以及 PAD 剥离。
4. RX IP 校验和计算：MAC 支持对接收帧的 IP 校验和进行计算。
    - 配置 MAC_CFG[7] = 1，打开 IP Offload 功能。此时需要设置 ALT_DES_SIZ = 0x1，激活 RDES4 的状态，软件通过 RDES4 可以获取接收帧 IP 检验和的校验结果，从而得知接收的 IP 帧的校验和结果。

12.3.3.5. 流控

流控功能可通过寄存器 0x034 FLOW_CTL 控制，包括：

1. TX 流控
    - 在全双工模式下，支持 Pause 帧的发送。
    - 在半双工模式下，支持背压操作。
2. RX 流控
    - 支持 Pause 帧的解析，以及停止发送约定的 Pause 时间。
3. 单播 Pause 帧
    - MAC 模块支持单播的 Pause 帧。


12.3.3.6. DMA 结构

EMAC 内部具有 DMA，用于将发送 BUFFER（DRAM 地址）的数据传送到 TXFIFO， RXFIFO 接收到的数据传送到接收 BUFFER（DRAM 地址）。DMA 可以支持两种结构，分别是环型结构和链型结构。

- 环型结构（Ring）的描述符，可以通过 DES_SKIP_LEN 来配置设定，两两描述符之间的跳跃长度。

  通过描述符的 START_DES 和 END_DES 来决定环形结构的第一个描述符和最后一个描述符，从而形成环路。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



• 链型结构（Chain）的描述符，则通过描述符的 Next Descriptor Address 来进行指向连接。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

在最后一个描述符的 Next Descriptor Address 域上设置为第一个描述符地址，可以形成环路。



12.3.3.7. DMA 发送描述符

发送描述符 TDES4~7 的应用，需要设置寄存器 0x004 DMA0_CONF 的 ALT_DES_SIZ = 1。其中，TDES4~5 Reserved，TDES6~7 时钟戳信息。

表 12–3 发送描述符 TDES0

Bit	域描述
31	TX_PRC，Transmit in Process，发送进行中。 • 0x0：DMA 空闲，DMA 完成当前的描述符的数据发送。 • 0x1：DMA 发送进行中。
30	EN_TX_COMP_INT，Enable Transmit Complete Interrupt，使能发送完成中断，此位只有在 BIT29 有效时才有效。 • 0x0：未使能。 • 0x1：使能，此位只有在 BIT29 有效
29	END_DES，End Descriptor，最后一个描述符。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–3 发送描述符 TDES0 (续)

Bit	域描述
	• 0x0：无效。 • 0x1：有效，表示此描述符为最后一个描述符
28	START_DES，Start Descriptor，第一个描述符。 • 0x0：无效。 • 0x1：有效，表示此描述符为第一个描述符
27	DIS_CRC，Disable CRC，禁止 CRC 功能时生效，只需在第一个描述符设置此位即可。 • 0x0：无效。 • 0x1：有效，禁止 CRC
26	DIS_PAD，Disable Padding，禁止补 0 功能时生效，只需在第一个描述符设置此位即可。 • 0x0：无效。 • 0x1：有效，禁止对帧长低于 64 bytes 进行补 0
25	EN_TX_TMSTMP，Enable Transmit Timestamp，使能发送添加时间戳功能，只需在第一个描述符设置此位即可。 • 0x0：未使能 • 0x1：使能
24	EN_CRC_REP，Enable CRC Replacement，使能 CRC 替代功能。这里需要软件保证发送帧的内容包含了 CRC，使能 CRC 替代功能后，会进行 CRC 重新计算并替代。另外为了避免 CRC 重复，需要 DIS_CRC =1 禁止 CRC 插入。在第一个描述符设置此位即可。 • 0x0：未使能 • 0x1：使能
23:22	EN_CIC，Enable Checksum Insertion Control，使能校验和插入功能，只需在第一个描述符设置此位即可。 • 0x0：禁止校验和插入。 • 0x1：开启 Header 校验和计算以及插入功能。 • 0x2：开启 Header、Payload 校验和的计算及插入功能，未开启伪 Header 的校验和计算。 • 0x3：开启 Header、Payload 校验和的计算及插入功能，并且开启伪 Header 的校验和计算。
21	TX_END_RNG，Transmit End of Ring，DMA 发送环的末端，表示此描述符为 DMA 发送环的最后一个描述符，结束后跳回起始描述符。 • 0x0：无效 • 0x1：生效
20	EN_DMA_CHN_MODEnable DMA Chain Mode，使能 Chain 模式。 • 0x0：未使能，采用 DMA Ring 模式 • 0x1：使能，采用 DMA Chain 模式
19:18	VLAN_TAG_CTL，VLAN Tag Control，VLAN 标签控制，只需在第一个描述符设置此位即可。 • 0x0：无效操作。 • 0x1：删除发送帧中的 VLAN 标签内容。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–3 发送描述符 TDES0 (续)

Bit	域描述
	• 0x2：插入 VLAN 标签，标签内容。 • 0x3：替代 VLAN 标签。
17	TX_TMSTMP_STS，Transmit Timestamp Status，发送时间戳状态，此域只有在最后一个描述符有效。 • 0x0：无操作 • 0x1：完成发送时间戳的捕捉，时间戳写入在 TDES6 和 TDES7。
16	IP_HD_ERR，IP Header Error，此位置 1 表示 MAC 检测发送的 IP 报文的 Header 存在错误，此域只有在最后一个描述符有效。
15	TXERR_STS，Transmit Error Status，发送错误状态指示位。0x0：无错误。0x1：出现错误，错误源可能由于 BIT16/14/13/12/11/10/9/8/2/1 相应的错误状态引起
14	JAB_TO_ERR，Jabber Timout Error，发送 Jabber 超时错误，此位只有在 Jabber 检测功能未禁止的情况下有效。0x0：无异常。0x1：出现发送超时错误
13	TXFIFO_FLSH_ERR，TXFIFO Flush Error，清除错误，出现软件清除 TXFIFO 的帧数据的操作导致的错误。0x0：无异常。0x1：出现错误状态
12	IP_PL_ERR，IP Payload Error，此位置 1 指示 MAC 检测到发送的 TCP、UDP、ICMP IP 数据包 payload 存在错误。
11	LOS_CR，Loss Carrier，此位置 1 指示在帧发送发生了载波丢失，此位只有在半双工模式下有效。
10	NO_CR，No Carrier，此位置 1 指示在发送的过程中，PHY 的载波侦听 CS 信号并没有生效，即没有检测到载波。
9	LT_COL，Late Collision，此位置 1 指示由于碰撞导致发送终止，此碰撞发生在碰撞窗口之后。此位在 TXFIFO_UF_ERR = 1 的时候无效。
8	EXS_COL，Excessive Collision，此位置 1 指示当前帧尝试发送的过程中，由于连续的 16 次碰撞的产生终止发送帧。如果取消重传（DIS_RETRY = 1），只要出现 1 次的碰撞，此位则立即置 1。
7	VLAN_STS，VLAN Status，VLAN 帧状态。0x0：发送帧为非 VLAN 帧。0x1：发送帧为 VLAN 帧
6:3	COL_CNT，Collision Count，此域指示在发送前发生多少次碰撞。此域在 TDES0. Bit8 =1 的时候无效。
2	EX_DEF_ERR，Excessive Deferral Error，发送终止由于回退时间过长，此位只有在 EN_DEF_CHECK = 1 的情况下有效。0x0：未发生错误。0x1：出现回退过量错误
1	TXFIFO_UF_ERR，TXFIFO Underflow Error，TXFIFO 下溢出错误，DMA 从 Buffer 地址读取帧数据错误。0x0：未出现错误。0x1：发生下溢出错误
0	DEF_STS，Defer Status，回退状态，在发送前检测到载波而引起的回退，此位只对于半双工模式有效。0x0：未出现回退。0x1：发送时出现回退

表 12–4 发送描述符 TDES1

Bit	域描述
31:29	TX_SA_CTL，Transmit Source Address Control，发送源地址控制。BIT31 = 1，表示采用 Address1 进行插入或替代。BIT31 = 0，表示采用 Address0 进行插入或替代。 Bit30:29 0x0：无操作。0x1：插入源地址。0x2：替代源地址。0x3：保留
28:16	TX_BUF2_SIZ，Transmit Buffer2 Size，发送缓存 2 的空间大小。
15:13	Reserved

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–4 发送描述符 TDES1 (续)

Bit	域描述
12:0	TX_BUF1_SIZ，Transmit Buffer1 Size，接收缓存 1 的空间大小。

表 12–5 发送描述符 TDES2

Bit	域描述
31:0	BUF1_ADDR，Buffer1 Address，Buffer1 地址指针，Buffer1 的物理地址。

表 12–6 发送描述符 TDES3

Bit	域描述
31:0	BUF2_ADDR/NXT_DES_ADDR 在 DMA 采用 Ring 模式时，这里为 ADDR，而采用 Chain 模式时，这里为 ADDR。BUF2_ADDRBuffer2 Address，Buffer2 地址指针，Buffer2 的物理地址。NXT_DES_ADDRNext Descriptor Address，下一个描述符的地址，指向下一个描述符的物理地址，从而将描述符连接起来。

表 12–7 发送描述符 TDES6

Bit	域描述
31:0	TX_STMP_LO，Transmit Timestamp Low 32bit，发送时间戳的低 32 位，此域由 DMA 自动填写，与 TDES7 的高 32bit 组成完整的时间戳。

表 12–8 发送描述符 TDES7

Bit	域描述
31:0	TX_STMP_HI，Transmit Timestamp High 32bit，发送时间戳的高 32 位，此域由 DMA 自动填写，与 TDES6 的低 32bit 组成完整的时间戳。

12.3.3.8. DMA 接收描述符

接收描述符 RDES4~7（RDES4 状态信息，RDES5 Reserved，RDES6~7 时钟戳信息）的应用，需要设置寄存器 DMA0/1_CONF 的 ALT_DES_SIZ = 1。

表 12–9 接收描述符 RDES0

Bit	域描述
31	RX_PRC，Receive in Process，接收进行中。 • 0x0：DMA 空闲，DMA 完成当前的描述符的数据接收 • 0x1：DMA 接收进行中
30	DA_FLT，Destination Address Filter Fail，目的地址过滤失败。 • 0x0：无效 • 0x1：指示接收帧的目的地址过滤失败
29:16	RX_FRM_LEN，Receive Frame Length，接收到的帧的长度，此域在最后一个描述符有效，并且无异常发生。
15	RXERR_STS，Receive Error Status，接收错误状态指示位。 • 0x0：无错误 • 0x1：出现错误，错误源可能由于 RDES0 的 BIT14/11/7/6/4/3/1 或 RDES4 的[4:3]相应的错误状态引起
14	RX_DES_ERR，Receive Descriptor Error，接收描述符错误，此域在最后一个描述符有效。 • 0x0：无效 • 0x1：由于描述符异常导致的接收中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–9 接收描述符 RDES0 (续)

Bit	域描述
13	SA_FLT，Source Address Filter Fail，源地址过滤失败。 • 0x0：无效 • 0x1：指示接收帧的源地址过滤失败
12	RX_LEN_ERR，Receive Length Error，接收长度错误。 • 0x0：无效 • 0x1：指示接收长度错误，接收帧的实际长度与帧的长度域值不一致
11	RXFIFO_OF_ERR，RXFIFO Overflow Error，接收溢出错误。 • 0x0：无效 • 0x1：指示接收溢出错误，由于 RXFIFO 溢出，导致接收帧的损坏
10	VLAN_TAG，VLAN Tag，此位置 1 表示接收的帧位 VLAN 帧。
9	START_DES，Start Descriptor，第一个描述符。 • 0x0：无效 • 0x1：有效，表示此描述符为第一个描述符
8	END_DES，End Descriptor，最后一个描述符。 • 0x0：无效 • 0x1：有效，表示此描述符为最后一个描述符
7	TMSTMP_AVL/ IP_CHSM_ERR/ GNT_FRM 此位可指示三种状态： • TMSTMP_AVL，Timestamp Available，置 1 表示接收的帧已打时间戳，从 RDES6~7 可获得。 • IP_CHSM_ERR，IP Checksum Error，置 1 表示 IP 校验和错误或表示接收帧位非 IPv4 帧。 • GNT_FRM，Giant Frame，置 1 表示接收的帧位 Frame。
6	LT_COL_ERR，Late Collision Error，Late Collision 错误。 • 0x0：无效 • 0x1：接收发生 Collision 错误
5	RX_FRM_TYP，Receive Frame Type，接收帧的类型。 • 0x0：接收帧为 IEEE 802.3 类型的帧 • 0x1：接收帧为以太网类型的帧
4	RX_WD_TO_ERR，Receive Watchdog Timeout Error，接收看门狗的超时错误。 • 0x0：无效 • 0x1：发生接收看门狗的超时错误
3	RX_ERR，Receive Error，接收过程出现 ERR 信号。 • 0x0：无效 • 0x1：接收过程出现 ERR 信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–9 接收描述符 RDES0 (续)

Bit	域描述
2	Reserved
1	RX_CRC_ER，RReceive CRC Error，接收 CRC 错误，此域只有在最后一个描述符有效。 • 0x0：无效 • 0x1：接收帧出现 CRC 错误
0	EXT_STS_AVA/ RX_MAC_ADDR • EXT_STS_AVA，Extend Status Available，当时钟戳或 IP 校验和 Offload 功能使能，此位置 1 表示 RDES4 生效。 • RX_MAC_ADDR，Rx MAC Address，当时钟戳、IP 校验和 Offload 功能均未使能，此位置 1 表示接收帧的目的地址匹配 MACAddress1~7 之一。此位清 0 表示接收帧的目的地址匹配 Address0。

表 12–10 接收描述符 RDES1

Bit	域描述
31	DIS_COMP_INT，Disable Complete Interrupt，禁止接收完成中断的产生。0x0：未禁止 0x1：禁止
30:29	Reserved
28:16	RX_BUF2_SIZ，Receive Buffer2 Size，接收缓存 2 的空间大小。
15	RX_END_RNG，Receive End of Ring，指示在 DMA 的 Ring 模式下，此描述为最后的描述符，完成后跳转回起始描述符。
14	RX_DMA_MOD，Receive DMA Mode，接收 DMA 的模式。0x0：Ring 模式。0x1：Chain 模式
13	Reserved
12:0	RX_BUF1_SIZ，Receive Buffer1 Size，接收缓存 1 的空间大小。

表 12–11 接收描述符 RDES2

Bit	域描述
31:0	BUF1_ADDRBuffer1 Address，Buffer1 地址指针，Buffer1 的物理地址。

表 12–12 接收描述符 RDES3

Bit	域描述
31:0	BUF2_ADDR/NXT_DES_ADDR 在 DMA 采用 Ring 模式时，这里为 ADDR，而采用 Chain 模式时，这里为 ADDR。BUF2_ADDR，Buffer2 Address，Buffer2 地址指针，Buffer2 的物理地址。NXT_DES_ADDR，Next Descriptor Address，下一个描述符的地址，指向下一个描述符的物理地址，从而将描述符连接起来。

表 12–13 接收描述符 RDES4

Bit	域描述
31:21	Reserved
20:18	VLAN_TAG_PRI_V，VLAN Tag Priority Value，此域内容填入接收到的包的 TAG 用户值域。
17	AV_TAG_PKT_RCD，AV Tagged Packet Received，此位置 1 表示接收到带 AV 标签的数据包。
16	AV_PKT_RCD，AV Packet Received，此位置 1 表示接收到 AV 包。
15	Reserved
14	TMSTMP_DRP，Timestamp Dropped，时钟戳丢失，由于 RXFIFO 溢出，导致时钟戳丢失。0x0：无效。0x1：时钟戳丢失
13	PTP_VER，PTP Version，PTP 版本。0x0：IEEE1588。0x1：IEEE1588V2

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–13 接收描述符 RDES4 (续)

Bit	域描述
12	RX_PTP_FRM，Received PTP Frame Type，接收到 PTP 帧的类型。0x0：接收到 PTP 报文通过 UDP–IPV4 或 IPV6 的形式传送 0x1：接收到 PTP 报文直接通过以太网帧形式传送
11:8	PTP_RX_MSG_TYP，Received PTP Message Type，接收到的 PTP 消息报文类型。 • 0x0：无 PTP 报文 • 0x1：SYNC 报文 • 0x2：Follow Up 报文 • 0x3：Delay_Req 报文 • 0x4：Delay_Resp 报文 • 0x5：Pdelay_Req 报文 • 0x6：Pdelay_Resp 报文 • 0x7：Pdelay_Resp_Follow_Up 报文 • 0x8：Announce 报文 • 0x9：Management 报文 • 0xA：Signaling 报文 • 0xB~0xE：Reserved • 0xF：PTP Packet with Reserved message type
7	RX_IPV6_PKT，Received IPV6 Packet，接收到 IPV6 包。 • 0x0：无效 • 0x1：接收到的 IP 包为 IPV6 包
6	RX_IPV4_PKT，Received IPV4 Packet，接收到 IPV4 包。 • 0x0：无效 • 0x1：接收到的 IP 包为 IPV4 包
5	DIS_IP_CHSUM，Disable IP Checksum Function，关闭 IP 校验和功能。 • 0x0：未关闭 • 0x1：关闭 IP 校验和功能
4	IP_PL_ERR，IP Payload Error，IP 包校验错误，接收到的 IP 包的 TCP/UDP/ICMP 的校验和错误，或长度错误。 • 0x0：无错误 • 0x1：出现 IP 包校验和错误
3	IP_HD_ERR，IP Header Error，接收到的 IP 包的首部校验和与计算的校验和不一致，或者 IP 版本与 Ethernet Type 域值不一致。 • 0x0：无错误 • 0x1：出现首部校验和错误
2:0	IP_PKT_TYP，IP Packet Type，IP 包类型，此域只有在 BIT6/7 生效时才有效。 • 0x0：未知类型 • 0x1：UDP 包

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–13 接收描述符 RDES4 (续)

Bit	域描述
	• 0x2：TCP 包 • 0x3：ICMP 包 • others：Reserved

表 12–14 接收描述符 RDES6

Bit	域描述
31:0	RX_STMP_LO，Receive Timestamp Low 32bit，接收时间戳的低 32 位，此域由 DMA 自动填写，与 TDES7 的高 32bit 组成完整的时间戳。

表 12–15 接收描述符 RDES7

Bit	域描述
31:0	RX_STMP_HI，Receive Timestamp High 32bit，发送时间戳的高 32 位，此域由 DMA 自动填写，与 TDES7 的低 32bit 组成完整的时间戳。

12.3.3.9. IEEE1588

12.3.3.9.1. 时钟戳收发


IEEE1588 时钟戳的收发，在 MAC 发送或接收到报文后，则触发时钟戳的捕捉，对应的发送或接收描述符会记录相应的 Timestamp 信息在 TDES6、TDES7 和 RDES6、RDES7。为了让 DMA 能够记录 Timestamp，寄存器 ALT_DES_SIZ = 1，配置描述符的大小为 8 words。同时 TDES0 的 TTSE（Transmit Timestamp Enable）需要使能。而接收需在 Timestamp 控制寄存器上配置对应的接收帧类型使能即可。

12.3.3.9.2. 时钟校准

IEEE1588 功能支持对内部系统时钟的校准：

- 粗糙校准：通过 PTP 协议报文的交互计算出时钟偏差，通过 Update 寄存器更新系统时间。
- 精准校准：通过 PTP 协议报文的交互计数时钟偏差的频率比，更新 Timestamp Addend 寄存器，实现同步时钟。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



时钟校正模式

12.3.4. 寄存器列表

表 12–16 MAC 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	MAC_CONF	MAC 配置寄存器	0x000 MAC_CONF
0x004	DMA0_CONF	DMA0 配置寄存器	0x004 DMA0_CONF
0x00C	DMA0_INT_EN	DMA0 中断使能寄存器	0x00C DMA0_INT_STS
0x010	DMA0_INT_STS	DMA0 中断状态寄存器	0x010 DMA0_INT_EN
0x01C	MAC_TX_FUNC	MAC 发送功能寄存器	0x01C MAC_TX_FUNC
0x020	MAC_RX_FUNC	MAC 接收功能寄存器	0x020 MAC_RX_FUNC
0x024	TX_DMA0_CTL	发送 DMA0 控制寄存器	0x024 TX_DMA0_CTL
0x028	RX_DMA0_CTL	接收 DMA0 控制寄存器	0x028 RX_DMA0_CTL
0x034	FLOW_CTL	流控寄存器	0x034 FLOW_CTL
0x038	VLAN_TAG	VLAN 标签寄存器	0x038 VLAN_TAG
0x03C	VLAN_FLT	VLAN 过滤寄存器	0x03C VLAN_FLT
0x040	MAC_FRM_FLT	MAC 帧过滤寄存器	0x040 MAC_FRM_FLT
0x044	HASH_TBL_HIGH	高位哈希列表寄存器	0x044 HASH_TBL_HIGH
0x048	HASH_TBL_LOW	低位哈希列表寄存器	0x048 HASH_TBL_LOW
0x04C	VLAN_HASH_TBL	VLAN 哈希列表寄存器	0x04C VLAN_HASH_TBL
0x050	MAC_ADDR0_HIGH	高位 MAC 地址 0 寄存器	0x050 MAC_ADDR0_HIGH
0x054	MAC_ADDR0_LOW	低位 MAC 地址 0 寄存器	0x054 MAC_ADDR0_LOW
0x058	MAC_ADDR1_HIGH	高位 MAC 地址 1 寄存器	0x058 MAC_ADDR1_HIGH
0x05C	MAC_ADDR1_LOW	低位 MAC 地址 1 寄存器	0x05C MAC_ADDR1_LOW

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–16 MAC 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x060	MAC_ADDR2_HIGH	高位 MAC 地址 2 寄存器	0x060 MAC_ADDR2_HIGH
0x064	MAC_ADDR2_LOW	低位 MAC 地址 2 寄存器	0x064 MAC_ADDR2_LOW
0x068	MAC_ADDR3_HIGH	高位 MAC 地址 3 寄存器	0x068 MAC_ADDR3_HIGH
0x06C	MAC_ADDR3_LOW	低位 MAC 地址 3 寄存器	0x06C MAC_ADDR3_LOW
0x074	MAC_ADDR4_LOW	低位 MAC 地址 4 寄存器	0x074 MAC_ADDR4_LOW
0x078	MAC_ADDR5_HIGH	高位 MAC 地址 5 寄存器	0x078 MAC_ADDR5_HIGH
0x07C	MAC_ADDR5_LOW	低位 MAC 地址 5 寄存器	0x07C MAC_ADDR5_LOW
0x080	MAC_ADDR6_HIGH	高位 MAC 地址 6 寄存器	0x080 MAC_ADDR6_HIGH
0x084	MAC_ADDR6_LOW	低位 MAC 地址 6 寄存器	0x084 MAC_ADDR6_LOW
0x088	MAC_ADDR7_HIGH	高位 MAC 地址 7 寄存器	0x088 MAC_ADDR7_HIGH
0x08C	MAC_ADDR7_LOW	低位 MAC 地址 7 寄存器	0x08C MAC_ADDR7_LOW
0x090	MDIO_CTL	MDIO 控制寄存器	0x090 MDIO_CTL
0x094	MDIO_DATA	MDIO 数据寄存器	0x094 MDIO_DATA
0x0A0	DEBUG_REG	Debug 寄存器	0x0A0 DEBUG_REG
0x0B0	TXDMA0_DESC_START	TXDMA0 起始描述符地址寄存器	0x0B0 TXDMA0_DESC_START
0x0B4	RXDMA0_DESC_START	RXDMA0 起始描述符地址寄存器	0x0B4 RXDMA0_DESC_START
0x0B8	CUR_TXDMA0_DESC	TXDMA0 当前描述符地址寄存器	0x0B8 CUR_TXDMA0_DESC
0x0BC	CUR_RXDMA0_DESC	RXDMA0 当前描述符地址寄存器	0x0BC CUR_RXDMA0_DESC
0x0C0	CUR_TXDMA0_BUFADDR	TXDMA0 缓存地址寄存器	0x0C0 CUR_TXDMA0_BUFADDR
0x0C4	CUR_RXDMA0_BUFADDR	RXDMA0 缓存地址寄存器	0x0C4 CUR_RXDMA0_BUFADDR
0x0E8	DMA0_MISFRM_BUFOVF	DMA0 丢帧溢出寄存器	0x0E8 DMA0_MISFRM_BUFOVF
0x100	TMSTMP_CTL	时钟戳控制寄存器	0x100 TMSTMP_CTL
0x0104	SUB_SEC_INCR	亚秒递增寄存器	0x0104 SUB_SEC_INCR
0x0108	TMSMP_ADDEND	时钟戳加数寄存器	0x0108 TMSMP_ADDEND
0x010C	SYS_TIME_SEC	时间戳秒寄存器	0x010C SYS_TIME_SEC
0x0110	SYS_TIME_NANO_SEC	时间戳亚秒寄存器	0x0110 SYS_TIME_NANO_SEC
0x0114	UPDT_TIME_SEC	时间戳秒更新寄存器	0x0114 UPDT_TIME_SEC
0x0118	UPDT_TIME_NANO_SEC	时间戳亚秒更新寄存器	0x0118 UPDT_TIME_NANO_SEC
0x011C	TRGT_TIME_SEC	目标时间戳秒寄存器	0x011C TRGT_TIME_SEC
0x0120	TRGT_TIME_NANO_SEC	目标时间戳亚秒寄存器	0x0120 TRGT_TIME_NANO_SEC
0x0124	AUX_TMSMP_SEC	捕捉时钟秒寄存器	0x0124 AUX_TMSMP_SEC
0x0128	AUX_TMSMP_NANO_SEC	捕捉时钟亚秒寄存器	0x0128 AUX_TMSMP_NANO_SEC
0x012C	SYS_TIME_HI_WORD_SEC	高位时钟戳寄存器	0x012C SYS_TIME_HI_WORD_SEC
0x0130	TMSMP_STS	时钟戳状态寄存器	0x0130 TMSMP_STS
0x0134	PPS_CTL	脉冲控制寄存器	0x0134 PPS_CTL
0x0138	PPS0_INTERVAL	脉冲间隔寄存器	0x0138 PPS0_INTERVAL
0x013C	PPS0_WIDTH	脉冲宽度寄存器	0x013C PPS0_WIDTH
0x0FFC	VERSION	GMAC 版本号	0x0FFC VERSION

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5. 寄存器描述

12.3.5.1. 0x000 MAC_CONF

默认值：0x00000000			MAC 配置寄存器 (MAC Configure)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	IP_CHKSUM_OL IP Layer Checksum Offload，IP 层的校验和 Offload • 0x0：未使能 • 0x1：使能
6:5	R/W	0x0	PRE_LEN_SET Preamble Length Set，发送帧的前导符长度设置 • 0x0：前导符为 7 字节 • 0x1：前导符为 5 字节 0x2：前导符为 3 字节 • 0x3：Reserved
4	R/W	0x0	DUP_MODE_SEL Duplex Mode Select，全/半双工模式选择 • 0x0：半双工模式 • 0x1：全双工模式
3	R/W	0x0	LP_MODE_EN Loop Mode Enable，选择回环模式，自发自收 • 0x0：未使能 • 0x1：使能回环模式
2:1	R/W	0x0	SPD SPEED，以太网速度配置 • 0x0/ • 0x1：Reserved • 0x2：10M • 0x3：100M
0	R/WAC	0x1	SF_RST Software Reset，软件复位，此位置 1，MAC 进行软件复位，复位所有的内部逻辑以及寄存器，完成复位后自动清 0。

12.3.5.2. 0x004 DMA0_CONF

默认值：0x00080400			DMA0 配置寄存器（DMA0 Configure）
位域	类型	默认值	描述
31	R/W	0x0	RB_INCR_BURST Rebuild INCRx Burst，重新建立 INCR 突发模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00080400			DMA0 配置寄存器（DMA0 Configure）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能
30:27	–	–	–
26	R/W	0x0	ADDR_ALN Address–Aligned Beats，地址对齐控制 • 0x0：未使能 • 0x1：使能
25	R/W	0x0	SEP_PBL Separate PBL，TX、RX 使用独立的 PBL 控制 • 0x0：未使能，TX、RX 均应用 LEN 配置控制 DMA 的 PBL • 0x1：使能，TX、RX 使用独立的 PBL 控制，TX 应用 LEN 配置控制 TX DMA 的 PBL，RX 应用 LEN 配置控制 RX DMA 的 PBL
24:19	R/W	0x1	RX_BURST_LEN Rx DMA Burst Length，此域表示在一次 DMA 传输中最大传输的 beats 的数量。此域设置为 1/2/4/8/16/32，其他值将会导致无法预知的行为。
18	R/W	0x0	MIX_BURST Mixed Burst，混合突发模式 • 0x0：未使能 • 0x1：使能
17	R/W	0x0	FIX_BURST Fixed Burst，固定突发模式 • 0x0：非 Burst 模式，突发模式使用 SINGLE 和 INCR burst 进行传输 • 0x1：Fixed Burst 模式，突发模式使用 SINGLE、INCR4、INCR8、或 INCR16
16	R/W	0x0	EN_BL8_MOD Enable Burst Length x8 Mode，使能 Length 8 倍模式 • 0x0：未使能 • 0x1：使能
15:10	R/W	0x1	BURST_LEN Burst Length，DMA Burst 长度，表示在一次 DMA 传输最多可以传输的 beats 数量。 此域可设置为 1/2/4/8/16/32，其他的数值会导致不可预知的行为。配置更高的 Length 需要配合 EN_BL8_MOD=1，采用 8 倍 Length 模式，即在原有的基础上乘 8。
9	R/W	0x0	ALT_DES_SIZ Alternate Descriptor Size，描述符的大小配置 • 0x0：描述符大小为 4 DWORDS • 0x1：描述符大小为 8 DWORDS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00080400			DMA0 配置寄存器（DMA0 Configure）
位域	类型	默认值	描述
8:4	R/W	0x0	DES_SKIP_LEN Descriptor Skip Length，描述符跳跃长度，此域决定了两个未串联的描述的跳跃长度（这里单位为 Dword，32-bit）。跳跃的长度为当前描述符的结束到下一个描述符的开始。当此域为 0 时，表示描述符为连续的。
3	R/W	0x0	PR_SET Priority SET，优先级的设置 • 0x0：RX DMA 优先级高于 TX DMA • 0x1：TX DMA 优先级高于 RX DMA
2:1	R/W	0x0	WEHT_SET Weight Set，这里设置 DMA 和 RX DMA 的权重比，此域只有加权轮询模式下有效。当 PR_SET = 1 时，这里的加权比为 TX：RX。当 PR_SET = 0 时，这里的优先级比为 RX：TX • 0x0：加权比为 1:1 • 0x1：加权比为 2:10x2：加权比为 3:1 • 0x3：加权比为 4:1
0	R/W	0x0	DMA_ARB_MODE DMA Arbitration Mode，DMA 仲裁模式 • 0x0：加权轮询模式，根据加权比例 SET 和优先级 PR_SET 的设定，进行 TX 和 RX 轮询进行 • 0x1：固定优先级模式，只根据优先级 SET，固定优先进行 TX 或 RX

12.3.5.3. 0x00C DMA0_INT_STS

默认值：0x00000000			DMA0 中断状态寄存器（DMA0 Interrupt Status）
位域	类型	默认值	描述
31:30	–	–	–
29	RO	0x0	TMSMP_INT Timestamp Interrupt，时钟戳中断 此中断出现的情况包括如下： • 系统时间达到或超过所设置的目标时间 • 系统秒时间寄存器溢出 • 辅助时钟捕捉事件发生 **注：** DMA1 无需此中断状态。
28:26	–	–	–
25:23	RO	0x0	BUS_ERR_TYP Bus Error Type，总线错误类型

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA0 中断状态寄存器（DMA0 Interrupt Status）
位域	类型	默认值	描述
			• 0x0：在 RxDMA 写数据时出现错误 • 0x3：在 TxDMA 读数据时出现错误 • 0x4：在 RxDMA 描述符 write access 时出现错误 • 0x5：在 TxDMA 描述符 write access 时出现错误 • 0x6：在 RxDMA 描述符 read access 时出现错误 • 0x7：在 TxDMA 描述符 read access 时出现错误 • others：reserved
22:20	RO	0x0	TX_DMA_STS Transmit DMA Process Status，TXDMA 工作状态，这里不会产生中断。 • 0x0: 停止，复位或停止发送命令出现 • 0x1： 运行中，获取发送描述符 • 0x2：运行中，等待获取状态 • 0x3：运行中，读取数据、传输至 TXFIFO • 0x4： 时钟戳写状态 • 0x5： Reserved • 0x6： 挂起状态，无效发送描述符或 Buffer 下溢出 • 0x7: 运行中，关闭发送描述符
19:17	RO	0x0	RX_DMA_STS Receive DMA Process Status，RXDMA 工作状态，这里不会产生中断 • 0x0：停止，复位或停止接收命令出现 • 0x1：运行中，获取接收描述符 0x2：Reserved • 0x3：运行中，等待接收包 • 0x4：挂起，无效接收描述符 • 0x5：运行中，关闭接收描述符 • 0x6：时钟戳写状态 • 0x7：运行中，传输数据，从 Buffer 搬运至 DRAM
16	R	0x0	NOR_INT_OR_SGNL Normal Interrupt Or Logic Signal，此位为下面中断信号的 Or 逻辑信号，只有将以下的中断状态清除，才可清除此 BIT 的状态。 • BIT[0]: TX_INT • BIT[2]: TX_BUF_UNAVL_INT • BIT[6]: RX_INT • BIT[14]: ERL_RX_INT
15	R	0x0	ERR_INT_OR_SGNL Error Interrupt Or Logic Signal，此位为下面异常中断信号的 Or 逻辑信号，只有将以下的中断状态清除，才可清除此 BIT 的状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA0 中断状态寄存器（DMA0 Interrupt Status）
位域	类型	默认值	描述
			• BIT [1]: TX_STP_INT • BIT [3]: TX_JAB_INT • BIT [4]: RX_OF_INT • BIT [5]: TX_UF_INT • BIT [7]: RX_BUF_UNAVL_INT • BIT [8]: RX_STP_INT • BIT [9]: RX_WTD_TO_INT • BIT [10]: ERL_TX _INT • BIT[13]: BUS_ERR_INT
14	R/W1C	0x0	ERL_RX_INT Early Receive Interrupt，提前接收中断，此中断指示 DMA 已将 RXFIFO 接收到的数据包填充到首个数据 buffer。
13	R/W1C	0x0	BUS_ERR_INT Bus Error Interrupt，总线异常错误，此位表示出现 bus 错误，具体错误描述见 bit[25:23]，属于异常中断。
12:11	–	–	–
10	R/W1C	0x0	ERL_TX _INT Early Transmit Interrupt，提前发送中断，此中断指示需要发送的帧已经从数据 buffer 写到 TXFIFO，属于异常中断。
9	R/W1C	0x0	RX_WTD_TO_INT Receive Watchdog Timeout Interrutp，接收看门狗超时中断，此中断指示 Rx 看门狗计时器超时，属于异常中断。
8	R/W1C	0x0	RX_STP_INT Receive Process Stopped Interrupt，接收暂停中断，此中断指示 Rx 过程进入停止状态，属于异常中断。
7	R/W1C	0x0	RX_BUF_UNAVL_INT Receive buffer Unavailable Interrupt，接收缓存无法获取中断，此中断指示 DMA 无法获取下一个接收描述符，属于异常中断。接收进入 Suspend 状态。
6	R/W1C	0x0	RX_INT Receive Interrupt，接收中断，此中断指示完成帧的接收。
5	R/W1C	0x0	TX_UF_INT Transmit Underflow Interrupt，发送下溢出中断，此中断指示在帧发送的过程中出现下溢出，属于异常中断。
4	R/W1C	0x0	RX_OF_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA0 中断状态寄存器（DMA0 Interrupt Status）
位域	类型	默认值	描述
			Receive Overflow Interrupt，接收上溢出中断，此中断指示在帧接收的过程中出现上溢出，属于异常中断。
3	R/W1C	0x0	TX_JAB_INT Transmit Jabber Timeout Interrupt，发送 Jabber 超时中断，此中断指示发送产生 Jabber 计时器超时，发送的帧太大，属于异常中断。
2	R/W1C	0x0	TX_BUF_UNAVL_INT Transmit Buffer Unavailable Interrupt，发送无法获取缓存中断，此中断指示 DMA 无法获取下一个发送描述符，下一个描述由 CPU 占用。发送进入挂起状态。
1	R/W1C	0x0	TX_STP_INT Transmit Process Stopped Interrupt，发送停止中断，此中断指示发送停止，属于异常中断。
0	R/W1C	0x0	TX_INT Transmit Interrupt，发送中断，此中断指示帧发送完成。

12.3.5.4. 0x010 DMA0_INT_EN

默认值：0x00000000			DMA0 中断使能寄存器（DMA0 Interrupt ，Enable）
位域	类型	默认值	描述
31:30	–	–	–
29	R/W	0x0	TTI_INT_EN Timestamp Interrupt ，Enable，时间戳中断使能 • 0x0：未使能 Timestamp 中断 • 0x1：使能 Timestamp 中断
28:26	–	–	–
25:17	–	–	–
16	R/W	0x0	EN_NOR_INT Enable Normal Interrupt，正常中断使能（其中正常中断具体包含的信号可见 SGNL 的描述），如果未使能此中断信号，那么无法产生正常类型的中断信号 • 0x0：未使能 • 0x1：使能
15	R/W	0x0	EN_ERR_INT Enable Error Interrupt，异常中断使能（其中异常中断具体包含的信号可见 SGNL 的描述），如果未使能此中断信号，那么无法产生异常类型的中断信号 • 0x0：未使能 • 0x1：使能
14	R/W	0x0	EN_ERL_RX_INT Enable Early Receive Interrupt，提前接收中断使能，此使能信号需 EN_NOR_INT=1 时才有效

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA0 中断使能寄存器（DMA0 Interrupt ， Enable）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能
13	R/W	0x0	EN_BUS_ERR_INT Enable Bus Error Interrupt，总线异常中断使能， 此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
12:11	–	–	–
10	R/W	0x0	EN_ERL_TX _INT Enable Early Transmit Interrupt，提前发送中断使能， 此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
9	R/W	0x0	EN_RX_WTD_TO_INT Enable Receive Watchdog Timeout Interrupt，接收看门狗超时中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
8	R/W	0x0	EN_RX_STP_INT Enable Receive Process Stopped Interrupt，接收暂停中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
7	R/W	0x0	EN_RX_BUF_UNAVL_INT Enable Receive Buffer Unavailable Interrupt，接收缓存无法获取中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
6	R/W	0x0	EN_RX_INT Enable Receive Interrupt，接收中断使能，此使能信号需 EN_NOR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
5	R/W	0x0	EN_TX_UF_INT Enable Transmit Underflow Interrupt，发送下溢出中断使能，此使能信号需 EN_ERR_INT=1 时才有效

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			DMA0 中断使能寄存器（DMA0 Interrupt，Enable）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能
4	R/W	0x0	EN_RX_OF_INT Enable Receive，Overflow Interrupt，发送上溢出中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
3	R/W	0x0	EN_TX_JAB_INT Enable Transmit Jabber Timeout Interrupt，发送 Jabber 超时中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
2	R/W	0x0	EN_TX_BUF_UNAVL_INT Enable Transmit Buffer Unavailable Interrupt，发送缓存无法获取中断，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
1	R/W	0x0	EN_TX_STP_INT Enable Transmit Sopped Interrupt，发送暂停中断使能，此使能信号需 EN_ERR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能
0	R/W	0x0	EN_TX_INT Enable Transmit Interrupt，发送中断使能，此使能信号需 EN_NOR_INT=1 时才有效 • 0x0：未使能 • 0x1：使能

12.3.5.5. 0x01C MAC_TX_FUNC

默认值：0x00000000			MAC 发送功能寄存器（MAC Transmit Function）
位域	类型	默认值	描述
31:15	–	–	–
14:12	R/W	0x0	TX_FR_SRC_ADR_SET TX Frame Source Address Set，TX 帧的源地址配置方式。 Bit31 • 0x0：使用 Addr0 寄存器作为源地址插入或替代 • 0x1：使用 Addr1 寄存器作为源地址插入或替代 BIT[29:28]0x0/ • 0x1：Reserved

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MAC 发送功能寄存器（MAC Transmit Function）
位域	类型	默认值	描述
			• 0x2：插入源地址 • 0x3：替代源地址
11	–	–	–
10	R/W	0x0	EN_DEF_CHECK Enable Deferral Check，使能回退时间检测功能，该位只在半双工模式下有效 • 0x0：未使能 • 0x1：使能，对发送帧进行回退时间的检测
9	R/W	0x0	DIS_JAB Disable Jabber，禁止 Jabber，禁止后可以发送最多 16383 字节大小的帧 • 0x0：未禁止，发送帧为正常大小 • 0x1：禁止 Jabber
8	–	–	–
7:5	R/W	0x0	IFR_GAP Inter-Frame Gap，相邻帧的间隔时间配置 • 0x0：96 bit times • 0x1：88 bit times • 0x2：80 bit times • … • 0x7：40 bit times
4	R/W	0x0	DIS_CRS Disable Carrier Sense During Transmission，在发送过程中禁止载波侦听，此位适合用在半双工模式下 • 0x0：未禁止 • 0x1：禁止载波侦听
3	R/W	0x0	DIS_RETRY Disable Retry，禁止重发功能，发送只进行一次的发送 • 0x0：未禁止 • 0x1：禁止重发
2:1	R/W	0x0	BK_OFF Back-Off Value，发送碰撞后回退值，此位只适合工作在半双工模式 • 0x0：k= min(n,10) • 0x1：k= min(n,8) • 0x2：k= min(n,4) • 0x3：k= min(n,1)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MAC 发送功能寄存器（MAC Transmit Function）
位域	类型	默认值	描述
			这里 n 为重传次数。
0	R/W	0x0	EN_TX Enable Transmit，使能 MAC 进行发送帧 • 0x0：未使能 • 0x1：使能

12.3.5.6. 0x020 MAC_RX_FUNC

默认值：0x00000000			MAC 接收功能寄存器（MAC Receive Function）
位域	类型	默认值	描述
31:23	–	–	–
22	R/W	0x0	EN_WD_TH Enable Watchdog Timeout Threshold，使能看门狗的超时阈值 • 0x0：未使能 • 0x1：使能，若看门狗未关闭，此时看门狗则依据 TH 的阈值进行工作。
21:8	R/W	0x0	WD_TH Watchdog Timeout Threshold，接收看门狗的超时阈值，当接收帧的长度大于这里的看门狗超时阈值，那么此帧终止并且报错。
7	–	–	–
6	R/W	0x0	DIS_WD Disable Watchdog，关闭接收看门狗 • 0x0：未关闭，最多只能接收 2048bytes（如果 EN_RX_JUMBO = 1，则最多接收 10240bytes） • 0x1：关闭看门狗，MAC 可以接收最大 16383bytes 的帧
5	R/W	0x0	EN_2K_FR Enable Receive 2000 bytes Frame，使能接收长度为 2000bytes 的帧 • 0x0：未使能 • 0x1：使能，长度为 2000bytes 的帧认为是正常的帧
4	R/W	0x0	EN_JUMBO Enable Jumbo Frame，使能巨型帧 • 0x0：未使能 • 0x1：使能
3	R/W	0x0	DIS_RX_OWN Disable Receive Own，关闭自接收功能，此功能只适合用与半双工模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MAC 接收功能寄存器（MAC Receive Function）
位域	类型	默认值	描述
			• 0x0：未禁止，在半双工模式下能够接收所有的帧 • 0x1：禁止，在半双工模式下不接收帧
2	R/W	0x0	EN_STRIP_FCS Enable Strip FCS Field，使能对接收帧（Length/Type 域≥1536 的帧）去除 FCS 域的值 • 0x0：未使能 • 0x1：使能
1	R/W	0x0	EN_STRIP_NML Enable Strip Normal Frame，使能对接收帧（Length/Type 域＜1536 的帧）自动去除 PAD 或 FCS 域的值 • 0x0：未使能 • 0x1：使能
0	R/W	0x0	EN_RX Enable Receive，使能 MAC 进行接收帧 • 0x0：未使能 • 0x1：使能

12.3.5.7. 0x024 TX_DMA0_CTL

默认值：0x00000000			发送 DMA0 控制寄存器（Transmit DMA0 Control）
位域	类型	默认值	描述
31:8	–	–	–
7	R/WAC	0x0	EN_TX_POLL Enable TX Poll，使能发送继续，DMA 读取当前的发送 DMA 描述符继续进行数据的发送。DMA 执行继续操作完毕后，自动清 0 • 0x0：未使能 • 0x1：使能
6	R/W	0x0	EN_SEC_FR_TX Enabel Second Frame TX Mode，使能第二帧发送功能 • 0x0：未使能 • 0x1：使能，不管第一帧的发送情况，TX DMA 直接处理第二帧的数据
5	R/W	0x0	TX_MOD_SEL Transmit Mode Select，发送模式选择 • 0x0：阈值模式，根据 TH 阈值进行发送 • 0x1：存储模式，TXFIFO 存储完整的 Frame 才进行发送
4	R/W	0x0	C_TXFIFO Clear Transmit FIFO，清空发送 FIFO，写 1 进行 FIFO 清除，完成后此位自动清 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			发送 DMA0 控制寄存器（Transmit DMA0 Control）
位域	类型	默认值	描述
3:1	R/W	0x0	TX_TH Transmit Threshold，DMA 发送阈值，TX FIFO 数据高于此阈值则进行发送 • 0x0：64 • 0x1：128 • 0x2：192 • 0x3：256 • 0x4：40 • 0x5：32 • 0x6：24 • 0x7：16
0	R/W	0x0	EN_TX_DMA Enable DMA Transmit，使能 DMA 发送 • 0x0：停止 DMA 发送数据 • 0x1：启动 DMA 发送数据

12.3.5.8. 0x028 RX_DMA0_CTL

默认值：0x00000000			接收 DMA0 控制寄存器（Receive DMA0 Control）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	RIWT（针对帧的数量的看门狗） RI Watchdog Timer Count，接收看门狗计数。
15:10	–	–	–
9	R/WAC	0x0	EN_RX_POLL Enable RX Poll，使能接收继续，DMA 读取当前的接收 DMA 描述符继续进行数据的接收。DMA 执行继续操作完毕后，自动清 0 • 0x0：未使能 • 0x1：使能
8	R/W	0x0	DIS_DR_CS_ERR_FR Disable Dropping of TCP/IP Checksum Error Frames，禁止丢弃由于 TCP/IP 校验和错误的帧 • 0x0：未禁止 • 0x1：禁止
7	R/W	0x0	DIS_CL_RX_FR Disable Clear Received Frames，禁止清除接收帧，由于接收中断后重新进行接收，正常情况会对中断前的帧进行清除

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			接收 DMA0 控制寄存器（Receive DMA0 Control）
位域	类型	默认值	描述
			• 0x0：未禁止 • 0x1：禁止清除 RX 帧
6	R/W	0x0	EN_KEEP_ERR_FR Enable Keep Error Frames，使能保留错误的帧 • 0x0：未使能，丢弃出现错误状态的帧 • 0x1：使能
5	R/W	0x0	EN_KEEP_UNSIZ_FR Enable Keep Undersized Good Frames，使能保留无错误的小帧（长度小于 64bytes） • 0x0：未使能，丢弃小帧 • 0x1：使能，另外若 TH 设置低于 64bytes 的阈值，那么此位无作用。
4	R/W	0x0	EN_DR_GI_FR Enable Drop Giant Frames，使能丢弃巨型帧 • 0x0：未使能 • 0x1：使能
3	R/W	0x0	RX_MOD_SEL Receive Mode Select，接收模式选择 • 0x0：阈值模式，根据 TH 阈值进行接收 • 0x1：存储模式，RXFIFO 存储完整的 Frame 才进行接收
2:1	R/W	0x0	RX_TH Receive Threshold，MA 接收阈值，RX FIFO 数据高于此阈值则进行接收 • 0x0：64 • 0x1：32 • 0x2：96 • 0x3：128
0	R/W	0x0	EN_RX_DMA Enable DMA Receive，使能 DMA 接收 • 0x0：停止 DMA 接收数据 • 0x1：启动 DMA 接收数据

12.3.5.9. 0x034 FLOW_CTL

默认值：0x00000000			流控寄存器（Flow Control）
位域	类型	默认值	描述
31:16	R/W	0x0	PAU_TIM_SE Pause Time Set，设置 Pause 帧的 Pause Time 域的值。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			流控寄存器（Flow Control）
位域	类型	默认值	描述
15:8	–	–	–
7	R/W	0x0	DIS_ZQ_PAU Disable Zero-Quanta Pause，禁止 0 值 Pause 帧的生成 • 0x0：未使能 • 0x1：使能，禁止自动生成 Pause 帧
6	–	–	–
5:4	R/W	0x0	PAU_LO_TH Pause Low Threshold 此域用于配置 Pause 帧重发的计时器的阈值。
3	R/W	0x0	EN_UNI_PAUSE Enable Unicast Pause Frame Detect，使能单播地址的 Pauseframe 检测 • 0x0：MAC 只检测唯一的多播地址的 Pause 帧 • 0x1：MAC 除了检测多播地址的 Pause 帧外，支持检测单播地址的 Pause 帧，单播地址为 MAC ADDR0
2	R/W	0x0	EN_RX_FLOW Enable Receive Flow Control，使能接收流控，只适用于全双工模式下 • 0x0：未使能 • 0x1：使能，MAC 解析接收到 Pause 帧，禁止特定的时间内发送 Pause 帧
1	R/W	0x0	AL_TX_FLOW Allow Transmit Flow Control，使能允许发送的流控(全双工)/背压(半双工) • 0x0：未使能 • 0x1：使能，MAC 允许发送流控(全双工)/背压(半双工)
0	R/W or R/WAC	0x0	EN_TX_FLOW Enable Transmit Flow Control，使能发送流控，全双工模式下，发送 Frame，半双工模式下，设置背压功能。在 EN_TX_FLOW = 1 允许发送流控时，此位用于初始化 Frame（全双工）或背压模式（半双工） • 0x0：未使能 • 0x1：使能，初始化 Frame（全双工）或背压模式（半双工）。另外，在 Frame 模式下，此位写 1 后完成 Frame 后自动清 0。

12.3.5.10. 0x038 VLAN_TAG

默认值：0x00000000			VLAN 标签寄存器（VLAN TAG）
位域	类型	默认值	描述
31:20	–	–	–
19	R/W	0x0	CSVLC-VLAN or S-LAN.

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			VLAN 标签寄存器（VLAN TAG）
位域	类型	默认值	描述
			• 0x0: C–VLAN type (0x8100) is inserted or replaced in thetransmitted frames. • 0x1: S–VLAN type (0x88A8) is inserted or replaced in the13th and 14th bytes of transmitted frames.
18	R/W	0x0	VLP VLAN Priority Control. When this bit is set, the control Bits [17:16] are usedfor VLAN deletion, insertion, or replacement. When thisbit is reset, the mti_vlan_ctrl_i control input is used,and Bits [17:16] are ignored.
17:16	R/W	0x0	VLC VLAN Tag Control in Transmit Frames • 0x0：无 VLAN 标签的删除、插入或替代 • 0x1：VLAN 标签的删除 0x2：VLAN 标签的插入 • 0x3：VLAN 标签的替代
15:0	R/W	0x0	VLT VLAN Tag for Transmit Frames，此域包含用于插入或替代的 VLAN 标签。 • BIT[15:13]：用户优先级 • BIT[12]：Canonical Format Indicator(CFI) or Drop Eligible Indicator (DEI) • BIT[11:0]：VLAN 标签的 VID 域

12.3.5.11. 0x03C VLAN_FLT

默认值：0x00000000			VLAN 过滤寄存器（VLAN Filter）
位域	类型	默认值	描述
31:20	–	–	–
19	R/W	0x0	EN_VL_HASH_TBL Enable VLAN Tag Hash Table Match • 0x0：未使能 • 0x1：使能，VLAN 标签的哈希列表过滤
18	R/W	0x0	EN_SVL Enable S–VLAN，使能接收 VLAN 帧 • 0x0：未使能 • 0x1：使能，MAC 对接收和发送的 type=0x88A8 的帧认为 VLAN 标签帧
17	R/W	0x0	EN_INV_TAG Enable Inverse VLAN TAG Match，使能反向的 TAG 匹配 • 0x0：未使能 • 0x1：使能，VLAN 标签反向匹配使能，即不符合 VLAN 标签的认为匹配。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			VLAN 过滤寄存器（VLAN Filter）
位域	类型	默认值	描述
16	R/W	0x0	EN_VID Enable 12–bit VLAN VID Comparison • 0x0：未使能 • 0x1：使能，只采用 12bit 的 VID 用于比较和过滤
15:0	R/W	0x0	VL_TAG_ID VLAN Tag Identifier for Receive Frames，虚拟网络标签的识别符 • BIT[15:13]：用户优先级 • BIT[12]：规范格式指示符 • BIT[11:0]：VLAN 标签的 VID 域 • 在 Bit[16] ETV = 1，只有 VLAN 的 VID 域用于比较。

12.3.5.12. 0x040 MAC_FRM_FLT

默认值：0x00000000			MAC 帧过滤寄存器（MAC Frame Filter）
位域	类型	默认值	描述
31	R/W	0x0	EN_RX_WI_STS Enable RX All Frame without RX Status，使能接收所有的帧且保留过滤的状态 • 0x0：MAC 接收经过 SA、DA 地址滤波的帧 • 0x1：MAC 接收所有的帧，不经过地址过滤
30:17	–	–	–
16	R/W	0x0	EN_VL_FLT Enable VLAN Tag Filter，使能 VLAN 标签的过滤器 • 0x0：未使能 • 0x1：使能，使能 MAC 的 Filter，丢弃 Tag 不匹配的帧。
15:11	–	–	–
10	R/W	0x0	EN_FR_FLT Enable Frame Filter，使能帧过滤器，进行完美滤波或哈希滤波 • 0x0：未使能 • 0x1：使能，地址滤波器允许通过符合完美滤波或哈希滤波的帧。
9	R/W	0x0	EN_SRC_ADDR_FLT Enable Source Address Filter，使能源地址的滤波器 • 0x0：未使能 • 0x1：使能，MAC 比对接收到的帧的源地址是否域使能的源地址寄存器一致，若不一致则丢弃
8	R/W	0x0	EN_INV_SA_FLT Enable Inverse SA Filtering，使能反向的源地址滤波

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MAC 帧过滤寄存器（MAC Frame Filter）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能，MAC 比对接收到的帧的源地址是否与使能的源地址寄存器一致，若一致则丢弃
7:6	R/W	0x0	CTL_FR_FLT_MOD Control Frames Fliter Mode，控制帧的过滤方式 • 0x0：MAC 过滤所有的控制帧 • 0x1：MAC 通过所有控制帧，除了 Pause 帧 0x2：MAC 通过所有控制帧 • 0x3：MAC 通过所有经过地址滤波器滤除的控制帧
5	R/W	0x0	DIS_BRD_FRM Disable Broadcast Frames，禁止广播帧 • 0x0：未使能，Address Filter Module 接收所有收到的广播帧 • 0x1：使能，Address Filter Module 阻止所有收到的广播帧
4	R/W	0x0	PAS_ALL_MUL Pass All Multicast，通过所有的多播帧 • 0x0：未使能，滤除所有的多播帧 • 0x1：使能，通过所有的多播帧
3	R/W	0x0	EN_INV_DA_FLT Enable Inverse DA Filter，使能反向的目的地址过滤 • 0x0：未使能 • 0x1：使能，MAC 比对接收到的帧的目的地址是否与使能的目的地址寄存器一致，若一致则丢弃
2	R/W	0x0	EN_HAS_MUL Enable Hash Multicast，使能哈希多播过滤 • 0x0：未使能 • 0x1：使能，MAC 对接收的多播帧进行哈希列表的目的地址滤除
1	R/W	0x0	EN_HAS_UNI Enable Hash Unicast，使能哈希单播过滤 • 0x0：未使能 • 0x1：使能，MAC 对接收的单播帧进行哈希列表的目的地址滤除
0	R/W	0x0	EN_RX_WO_STS Enable RX All Frame without RX Status，使能接收所有的帧且不保留过滤的状态 • 0x0：未使能 • 0x1：使能，Address Filter Module 通过所有接收的帧，不管目的地址或源地址的过滤。此时源地址或目的地址的过滤失败状态会自动清除

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.13. 0x044 HASH_TBL_HIGH

默认值：0x00000000			高位哈希列表寄存器（HASH Table High）
位域	类型	默认值	描述
31:0	RW	0x0	HAS_TBL_HI Hash Table High 此域为哈希表的高 32 位。

12.3.5.14. 0x048 HASH_TBL_LOW

默认值：0x00000000			低位哈希列表寄存器（HASH Table Low）
位域	类型	默认值	描述
31:0	RW	0x0	HAS_TBL_LO Hash Table LOW 此域为哈希表的低 32 位。

12.3.5.15. 0x04C VLAN_HASH_TBL

默认值：0x00000000			VLAN 哈希列表寄存器（VLAN HASH Table）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	VL_HS_TBL VLAN Hash Table 此域为 VLAN 的 16 位哈希表。

12.3.5.16. 0x050 MAC_ADDR0_HIGH

默认值：0x8000FFFF			高位 MAC 地址 0 寄存器（MAC Address0 high）
位域	类型	默认值	描述
31	RO	0x1	EN_ADDR Enable Address，此位总是 1，Address0 总是使能。
30:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16–bits。

12.3.5.17. 0x054 MAC_ADDR0_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 0 寄存器（MAC Address0 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32–bits。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.18. 0x058 MAC_ADDR1_HIGH

默认值：0x0000FFFF			高位 MAC 地址 1 寄存器（MAC Address1 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDR Enable Address，地址使能 • 0x0：地址过滤模块无视此地址 • 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMP Source Address Compare，是否源地址比对 • 0x0：采用此地址对接收的帧的目的地址进行比对 • 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

12.3.5.19. 0x05C MAC_ADDR1_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 1 寄存器（MAC Address1 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.20. 0x060 MAC_ADDR2_HIGH

默认值：0x0000FFFF			高位 MAC 地址 2 寄存器（MAC Address2 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDR Enable Address，地址使能 • 0x0：地址过滤模块无视此地址 • 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMP Source Address Compare，是否源地址比对 • 0x0：采用此地址对接收的帧的目的地址进行比对 • 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.21. 0x064 MAC_ADDR2_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 2 寄存器（MAC Address2 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.22. 0x068 MAC_ADDR3_HIGH

默认值：0x0000FFFF			高位 MAC 地址 3 寄存器（MAC Address3 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDR Enable Address，地址使能 • 0x0：地址过滤模块无视此地址 • 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMP Source Address Compare，是否源地址比对 • 0x0：采用此地址对接收的帧的目的地址进行比对 • 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

12.3.5.23. 0x06C MAC_ADDR3_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 3 寄存器（MAC Address3 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.24. 0x074 MAC_ADDR4_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 4 寄存器（MAC Address4 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.25. 0x078 MAC_ADDR5_HIGH

默认值：0x0000FFFF			高位 MAC 地址 5 寄存器（MAC Address5 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDR Enable Address，地址使能 • 0x0：地址过滤模块无视此地址 • 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMP Source Address Compare，是否源地址比对 • 0x0：采用此地址对接收的帧的目的地址进行比对 • 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

12.3.5.26. 0x07C MAC_ADDR5_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 5 寄存器（MAC Address5 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.27. 0x080 MAC_ADDR6_HIGH

默认值：0x0000FFFF			高位 MAC 地址 6 寄存器（MAC Address6 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDR Enable Address，地址使能 • 0x0：地址过滤模块无视此地址 • 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMP Source Address Compare，是否源地址比对 • 0x0：采用此地址对接收的帧的目的地址进行比对 • 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HI MAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.28. 0x084 MAC_ADDR6_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 6 寄存器（MAC Address6 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.29. 0x088 MAC_ADDR7_HIGH

默认值：0x0000FFFF			高位 MAC 地址 7 寄存器（MAC Address7 high）
位域	类型	默认值	描述
31	R/W	0x0	EN_ADDREnable Address，地址使能。0x0：地址过滤模块无视此地址 0x1：地址过滤模块使用此地址进行完美过滤
30	R/W	0x0	SRC_ADDR_CMPSource Address Compare，是否源地址比对。0x0：采用此地址对接收的帧的目的地址进行比对 0x1：采用此地址对接收的帧的源地址进行比对
29:16	–	–	–
15:0	R/W	0xFFFF	ADDR_HIMAC Address High，高 MAC 地址，MAC Address0[47:32]，此域包含 MAC 地址的高 16-bits。

12.3.5.30. 0x08C MAC_ADDR7_LOW

默认值：0xFFFFFFFF			低位 MAC 地址 7 寄存器（MAC Address7 low）
位域	类型	默认值	描述
31:0	R/W	0xFFFFFFFF	ADDR_LO MAC Address Low，低 MAC 地址，MAC Address0[31:0]，此域包含 MAC 地址的低 32-bits。

12.3.5.31. 0x090 MDIO_CTL

默认值：0x00000000			MDIO 控制寄存器（MDIO Control）
位域	类型	默认值	描述
31:16	–	–	–
15:11	R/W	0x0	PHY_ADDR Physical Layer Address，PHY 的地址。
10:6	R/W	0x0	PHY_REG_ADDR PHY Register Address，PHY 寄存器地址。
5:2	R/W	0x0	MDCIO_INT_CLK_SEL MDCIO Internal Clock Select，MDCIO 的内部时钟选择，根据 AHB 总线的时钟进行选择 • 0x0：60-100MHz • 0x1：100-150MHz • 0x2：20-35MHz • 0x3：35-60MHz • 0x4：150-250MHz

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			MDIO 控制寄存器（MDIO Control）
位域	类型	默认值	描述
			• 0x5：50–300MHz • 0x6/0x7：Reserved 当 Bit5 = 1，支持更高的 MDC 时钟，一般不做使用。
1	R/W	0x0	MDCIO_RW MDCIO Read/Write，MDCIO 接口进行读写操作选择 • 0x0：读操作 • 0x1：写操作
0	R/WAC	0x0	MDCIO_STS MDCIO Status，MDCIO 状态 • 0x0：空闲 • 0x1：繁忙

12.3.5.32. 0x094 MDIO_DATA

默认值：0x00000000			MDIO 数据寄存器（MDIO Data）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	MDCIO_RW_DATA MDCIO Read/Write Data，MDCIO 完成的读写数据。

12.3.5.33. 0x0A0 DEBUG_REG

默认值：0x00000000			Debug 寄存器（Debug）
位域	类型	默认值	描述
31:26	–	–	–
25	RO	0x0	TXSTSFSTSMTL TxStatus FIFO Full Status
24	RO	0x0	TXFSTSMTL Tx FIFO Not Empty Status
23	RO	0x0	/
22	RO	0x0	TWCSTSMTL Tx FIFO Write Controller Status
21:20	RO	0x0	TRCSTSMTL Tx FIFO Read Controller Status
19	RO	0x0	TXPAUSED MAC Transmitter in Pause
18:17	RO	0x0	TFCSTS

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			Debug 寄存器（Debug）
位域	类型	默认值	描述
			MAC Transmit Frame Controller Status
16	RO	0x0	TPESTS MAC GMII or MII Transmit Protocol Engine Status
15:10	–	–	–
9:8	RO	0x0	RXFSTSMTL RxFIFO Fill–Level Status
7	–	–	–
6:5	RO	0x0	RRCSTSMTL RxFIFO Read Controller State
4	RO	0x0	RWCSTSMTL Rx FIFO Write Controller Active Status
3	–	–	–
2:1	RO	0x0	RFCFCSTS MAC Receive Frame FIFO Controller Status
0	RO	0x0	RPESTS MAC GMII or MII Receive Protocol Engine Status

12.3.5.34. 0x0B0 TXDMA0_DESC_START

默认值：0x00000000			TXDMA0 起始描述符地址寄存器（TX DMA0 Descriptor Start）
位域	类型	默认值	描述
31:0	RW	0x0	TX_DMA_STR Start of Transmit DMA List，接收 DMA 描述符列表的第一个描述符的基地址。

12.3.5.35. 0x0B4 RXDMA0_DESC_START

默认值：0x00000000			RXDMA0 起始描述符地址寄存器（RX DMA0 Descriptor Start）
位域	类型	默认值	描述
31:0	RW	0x0	RX_DMA_STR Start of Receive DMA List，接收 DMA 描述符列表的第一个描述符的基地址。

12.3.5.36. 0x0B8 CUR_TXDMA0_DESC

默认值：0x00000000			TXDMA0 当前描述符地址寄存器（TX DMA0 Descriptor Current）
位域	类型	默认值	描述
31:0	RO	0x0	CUR_TX_DMA_ADDR Current Transmit DMA Descriptor Address Pointer，当前处理的发送描述符的地址指针。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.37. 0x0BC CUR_RXDMA0_DESC

默认值：0x00000000			RXDMA0 当前描述符地址寄存器（RX DMA0 Descriptor Current）
位域	类型	默认值	描述
31:0	RO	0x0	CUR_RX_DMA_ADDR Current Receive DMA Descriptor Address Pointer，当前处理的发送描述符的地址指针。

12.3.5.38. 0x0C0 CUR_TXDMA0_BUFADDR

默认值：0x00000000			TXDMA0 缓存地址寄存器（TX DMA0 Buffer）
位域	类型	默认值	描述
31:0	RO	0x0	CUR_TX_BUF_ADDR Current Transmit DMA Buffer Address Pointer，当前处理的发送描述符的缓存地址指针。

12.3.5.39. 0x0C4 CUR_RXDMA0_BUFADDR

默认值：0x00000000			RXDMA0 缓存地址寄存器（RX DMA0 Buffer）
位域	类型	默认值	描述
31:0	RO	0x0	CUR_RX_BUF_ADDR Current Receive DMA Buffer Address Pointer，当前处理的接收描述符的缓存地址指针。

12.3.5.40. 0x0E8 DMA0_MISFRM_BUFOVF

默认值：0x00000000			DMA0 丢帧溢出寄存器（DMA0 Missframe Buffer Overflow）
位域	类型	默认值	描述
31:29	–	–	–
28	R/SS/RC	0x0	OVFCNTOVF Overflow Bit for FIFO，Overflow Counter • 0x0：计数器未溢出 • 0x1：计数器溢出
27:17	R/SS/RC	0x0	OVFFRMCNT Overflow Frame Counter，此计数器记录在应用过程中丢失的帧的数量。
16	R/SS/RC	0x0	MISCNTOVF Overflow Bit for Missed Frame Counter • 0x0：计数器未溢出 • 0x1：计数器溢出
15:0	R/SS/RC	0x0	MISFRMCNT Missed Frame Counter，此计数器记录由于接收 buffer 不可用导致的丢失帧的数量。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.41. 0x100 TMSTMP_CTL

默认值：0x00002000			时钟戳控制寄存器（Timestamp Contorl）
位域	类型	默认值	描述
31:26	–	–	–
25	R/W	0x0	EN_AUX_SNAP0 Enable Auxiliary Channel0 Snapshot，使能通道 0 辅助捕捉的功能 • 0x0：未使能 • 0x1：使能，ptp_aux_trig_i[0]输入触发时钟戳捕捉
24	R/W	0x0	SNAP_Clear Auxiliary Snapshot FIFO Clear，对 FIFO 的指针复位，FIFO 数据也相应清除 • 0x0：未使能 • 0x1：使能，复位 FIFO 的指针
23:19	–	–	–
18	R/W	0x0	EN_PTP_FLT Enable MAC address for PTP Frame Filtering，使能 PTP 帧过滤 • 0x0：未使能 • 0x1：使能，接收的帧的目的地址符合任意的 MAC 地址寄存器则过滤 PTP 帧
17:16	R/W	0x0	SNAP_SEL Snap Select，捕捉 PTP 报文的类型选择，需配合 MESGE 和 EN_SNAP_EVENT 共同选择。
15	R/W	0x0	EN_SNAP_MESGE Enable Snapshot for Messages Relevant to Master，使能对主节点相关的报文进行时间戳的捕捉 • 0x0：未使能，只对从节点相关的报文进行时间戳的捕捉 • 0x1：使能，只对主节点相关的报文进行时间戳的捕捉
14	R/W	0x0	EN_SNAP_EVENT Enable Timestamp Snapshot for Event Messages，使能事件报文进行时钟戳捕捉 • 0x0：未使能，时钟戳对除了 Announce、Management、Signaling 的所有报文进行捕捉 • 0x1：使能，时钟戳只针对事件报文捕捉
13	R/W	0x1	EN_PTP_IP4 Enable Processing of PTP Frames Sent over IPv4–UDP，使能处理包含 PTP 的 IPV4 UDP 帧 • 0x0：未使能 • 0x1：使能，MAC 接收机处理封装在 UDP 数包的 PTP 数据包
12	R/W	0x0	EN_PTP_IP6 Enable Processing of PTP Frames Sent over IPv6–UDP，使能处理包含 PTP 的 IPV6 UDP 帧

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00002000			时钟戳控制寄存器（Timestamp Contorl）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能，MAC 接收机处理封装在 UDP 数包的 PTP 数据包
11	R/W	0x0	EN_ETH_FR Enable Processing of PTP over Ethernet Frames，使能处理包含 PTP 的 Ethernet 帧 • 0x0：未使能 • 0x1：使能，MAC 接收机处理封装在以太网帧的 PTP 数据包
10	R/W	0x0	EN_PTP_V2 Enable PTP packet Processing for Version 2 Format，使能处理 PTPV2 格式包 • 0x0：未使能 • 0x1：使能，采用 Version2 的格式处理 PTP 数据包
9	R/W	0x0	NANO_SEC_REG_SET Timestamp Nano Second Register Set，设置 Register 的单位 bit 所代表的精度 • 0x0：0.46ns，Nano Second 寄存器最大为 0x7FFF_FFFF • 0x1：1ns，Nano Second 寄存器最大为 0x3B9A_C9FF
8	R/W	0x0	EN_RX_ALL_TMSMP Enable Timestamp for All Received Frames，使能对所有接收的帧的时钟捕捉 • 0x0：未使能 • 0x1：使能，MAC 能够对接收到的所有帧进行时钟戳捕捉
7:6	–	–	–
5	R/WAC	0x0	UPDT_ADD Update Addend，更新加数寄存器的值 • 0x0：未使能 • 0x1：使能，更新时钟戳加数寄存器，当更新完成，自动清 0
4	R/WAC	0x0	EN_TMSMP_TRI_INT Enable Timestamp Trigger Interrupt，使能时钟戳的触发中断 • 0x0：未使能 • 0x1：使能，在系统时间大于目标时间寄存器值时，触发中断
3	R/WAC	0x0	UPDT_TMSMP Timestamp Update，时间戳更新 • 0x0：未使能 • 0x1：使能，系统时钟利用 Update 值进行更新，完成后自动清 0
2	R/WAC	0x0	INIT_TMSMP Initialize Timestamp，初始化时钟戳

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00002000			时钟戳控制寄存器（Timestamp Contorl）
位域	类型	默认值	描述
			• 0x0：未使能 • 0x1：使能，系统时钟利用 Update 值进行初始化，完成后自动清 0
1	R/W	0x0	TTMSMP_UPT_MOD Timestamp Update Mode，时钟戳更新的方式选择 • 0x0：时钟戳以粗糙的方式更新 • 0x1：时钟戳以精细的方式更新
0	R/W	0x0	EN_TMSMP Enable Timestamp，使能时钟戳功能 • 0x0：未使能 • 0x1：使能，时钟戳添加到接收和发送帧

12.3.5.42. 0x0104 SUB_SEC_INCR

默认值：0x00000000			亚秒递增寄存器（Sub Second Increment）
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	SUB_SEC_INC Sub-second Increment Register，亚秒递增寄存器。

12.3.5.43. 0x0108 TMSMP_ADDEND

默认值：0x00000000			时钟戳加数寄存器（Timestamp Addend）
位域	类型	默认值	描述
31:0	R/W	0x0	ADDEND Timestamp Addend Register，时钟戳加数寄存器。

12.3.5.44. 0x010C SYS_TIME_SEC

默认值：0x00000000			时间戳秒寄存器（Timestamp Second）
位域	类型	默认值	描述
31:0	RO	0x0	TMSMP_SEC Timestamp Second Register，时间戳秒寄存器。

12.3.5.45. 0x0110 SYS_TIME_NANO_SEC

默认值：0x00000000			时间戳亚秒寄存器（Timestamp Sub Second Register）
位域	类型	默认值	描述
31	–	–	–
30:0	RO	0x0	TMSMP_SUB_SEC Timestamp Sub Second Register，时间戳亚秒寄存器。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.46. 0x0114 UPDT_TIME_SEC

默认值：0x00000000			时间戳秒更新寄存器（Update Timestamp Second）
位域	类型	默认值	描述
31:0	R/W	0x0	UPT_SEC Update Timestamp Second Register，时间戳秒更新寄存器。

12.3.5.47. 0x0118 UPDT_TIME_NANO_SEC

默认值：0x00000000			时间戳亚秒更新寄存器（Update Timestamp Sub Second）
位域	类型	默认值	描述
31	R/W	0x0	UPT_SIGN Update Time Sign Bit，时间更新的符号位，对时间进行加法还是减法 • 0x0：时钟对更新寄存器的值做加法，即时钟加上更新寄存器的值。 • 0x1：时钟对更新寄存器的值做减法，即时钟减去更新寄存器的值。
30:0	R/W	0x0	UPT_SUB_SEC Update Timestamp Sub Second Register，时间戳亚秒更新寄存器

12.3.5.48. 0x011C TRGT_TIME_SEC

默认值：0x00000000			目标时间戳秒寄存器（Target Time Second）
位域	类型	默认值	描述
31:0	R/W	0x0	TRG_SEC Target Time Second Register，目标时间戳秒寄存器。

12.3.5.49. 0x0120 TRGT_TIME_NANO_SEC

默认值：0x00000000			目标时间戳亚秒寄存器（Target Time Sub Second）
位域	类型	默认值	描述
31	R/WAC	0x0	TRG_BUSY Target Time Register Busy，目标时钟寄存器繁忙状态指示，当此位指示繁忙时，不要进行目标时钟的更新。
30:0	R/W	0x0	TRG_NANO_SEC Target Timestamp Nano Second Register，目标时钟戳 NanoSecond 寄存器。

12.3.5.50. 0x0124 AUX_TMSMP_SEC

默认值：0x00000000			捕捉时钟秒寄存器（Auxiliary Timestamp Second）
位域	类型	默认值	描述
31:0	RO	0x0	AUX_SEC Auxiliary Timestamp Second Register，输入触发捕捉到的时钟戳的 Second 寄存器。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.3.5.51. 0x0128 AUX_TMSMP_NANO_SEC

默认值：0x00000000			捕捉时钟亚秒寄存器（Auxiliary Timestamp Sub Second）
位域	类型	默认值	描述
31	–	–	–
30:0	RO	0x0	AUX_NANO_SEC Auxiliary Timestamp Nano Second Register，输入触发捕捉到的时钟戳的 Second 寄存器。

12.3.5.52. 0x012C SYS_TIME_HI_WORD_SEC

默认值：0x00000000			高位时钟戳寄存器（Timestamp Higher Word）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	TMSMP_HI_SEC Timestamp Higher Word Register，时钟的高 16bit 时钟戳寄存器。

12.3.5.53. 0x0130 TMSMP_STS

默认值：0x00000000			时钟戳状态寄存器（Timestamp Status）
位域	类型	默认值	描述
31:30	–	–	–
29:25	RO	0x0	AUX_SNAP_NUM Auxiliary Timestamp Snapshots Number，辅助时钟戳捕捉的次数，最大允许捕捉次数为 4。另外对 Clear 写 1，此域清 0。
24	RO	0x0	AUX_SNAP_ERR Auxiliary Timestamp Snapshot Error，辅助时钟戳捕捉 FIFO 已满却出现捕捉触发错误，此时则错过对此时钟戳捕捉 • 0x0：未丢失 • 0x1：丢失，表示 FIFO 满的情况下，存在时钟戳捕捉请求
23:4	–	–	–
3	R/SS/RC	0x0	TRG_TIME_ERR Timestamp Target Time Error，目标时间出错 • 0x0：未写入 • 0x1：配置的目标时间出错，当前时间已超过目标时间，此位读取后自动清 0
2	R/SS/RC	0x0	AUX_SNAP Auxiliary Timestamp Trigger Snapshot，辅助时钟戳捕捉发生 • 0x0：未写入 • 0x1：Auxiliary Snapshot 写入 FIFO，此位读取后自动清 0
1	R/SS/RC	0x0	TRG_REACH Timestamp Target Time Reached，目标时钟达到

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			时钟戳状态寄存器（Timestamp Status）
位域	类型	默认值	描述
			• 0x0：未达到目标值 • 0x1：时间戳达到目标值，此位读取后自动清 0
0	R/SS/RC	0x0	SEC_OF Timestamp Seconds Overflow，时钟戳秒数溢出 • 0x0：未溢出 • 0x1：溢出，时钟戳秒数溢出，此位读取后自动清 0

12.3.5.54. 0x0134 PPS_CTL

默认值：0x00000000			脉冲控制寄存器（Pulse Control）
位域	类型	默认值	描述
31:7	–	–	–
6:5	RW	0x0	REACH_TRG_PPS_MODE Target Time Register Mode for PPS0 Output，达到目标时间 PPS 的输出模式 • 0x0：达到目标时间，只产生内部中断，不产生 PPS 信号 • 0x1： Reserved • 0x2：达到目标时间，产生内部中断以及触发 PPS 发出或者暂停 • 0x3：达到目标时间，只触发 PPS 发出或者暂停，不产生中断。
4	RW	0x0	PPS_MODE PPS Output Mode Select，PPS 输出模式选择 • 0x0：Bit[3:0]为 PPSCTRL0，控制 PPS 作为时钟输出 • 0x1：Bit[3:0]为 PPSEN0，控制可变 PPS 的命令操作
3:0	RW	0x0	PPSCTRL0 PPS0 Output Frequency Control，PPS0 作为时钟输出。 • 0x1: The binary rollover is 2 Hz, and the digital rolloveris 1 Hz. • 0x2: The binary rollover is 4 Hz, and the digital rolloveris 2 Hz. • 0x3: The binary rollover is 8 Hz, and the digital rolloveris 4 Hz. • 0xF: The binary rollover is 32.768 KHz, and the digitalrollover is 16.384 KHz. PPSCMD0，Flexible PPS0 Output Control，控制可变 PPS0 的操作命令 • 0x0：无操作 • 0x1：当系统时间达到目标时间，发送单个的 x2：当系统时间达到目标时间，发送连续的 Pulse • 0x3：系统时间还没达到目标时间，取消命令 0x1/0x2 • 0x4：当系统时间达到目标时间，暂停发送连续的 Pulse • 0x5：在命令 0x2 使能的连续 Pulse 情况下，立即停止发送 Pulse

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			脉冲控制寄存器（Pulse Control）
位域	类型	默认值	描述
			• 0x6：取消命令 0x4 的操作 • others：Reserved

12.3.5.55. 0x0138 PPS0_INTERVAL

默认值：0x00000000			脉冲间隔寄存器（Pulse Interval）
位域	类型	默认值	描述
31:0	R/W	0x0	GAP_PPS The Gap of PPS0 Output Signal，PPS0 的脉冲间隔。

12.3.5.56. 0x013C PPS0_WIDTH

默认值：0x00000000			脉冲宽度寄存器（Pulse Width）
位域	类型	默认值	描述
31:0	R/W	0x0	WID_PPS The Width of PPS0 Output Signal，PPS0 的脉宽。

12.3.5.57. 0x0FFC VERSION

默认值：0x00000101			GMAC 版本号（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version（模块版本号） 采用 BCD 码显示，V1.1

12.4. Quad Serial Peripheral Interface (QSPI)

SPI 是一种全双工，同步的串行时钟接口，可以通过中断或 DMA 方式实现快速的数据传输。SPI 控制器包含一个 64 字节的接收缓存（RX FIFO）和一个 64 字节的发送缓存（TX FIFO），通过 AHB 总线进行数据访问。

SoC 集成四套 SPI 控制器，SPI0/1 为 QSPI 控制器，最大支持四线数据传输，用于 Flash 类型设备的快速读写访问。SPI2/3 为标准 SPI 控制器，用于其他 SPI 接口设备的访问。

12.4.1. 功能特性

- 全双工同步串行接口
- 支持主机和从机模式，从机模式支持 1/ 2/ 4 线数据传输
- 具有 64 字节的 FIFO 缓存用于发送和接收数据
- 片选信号和时钟的相位和极性可配
- 支持中断模式或 DMA 模式
- 支持以下传输模式：
  - mode0
  - mode2

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 支持可编程串行数据流长度配置：从 1 bit 到 32 bits
- 支持非标准 SPI 接口：MOSI 和 MISO 引脚复用
- 支持标准 SPI 接口，双路输出/双路输入 SPI 接口，双路 I/O SPI 接口，四路输出/四路输入 SPI 接口，QIO 和 QPI 接口
- QSPI0 支持 AXI 直接读取 SPI NOR Flash，支持 SPI NOR Flash 的 XiP 启动
- QSPI0 支持双片选 CS0 和 CS1
- QSPI0 和 QSPI1 支持引脚重映射，支持 12 种线序调整方式。
- 支持使用控制器内部 DMA。

12.4.2. 原理框图




图 12–7 QSPI 原理框图

12.4.3. 功能描述

QSPI 控制器支持两种工作模式，用户根据实际工作需要选择主机模式或从机模式。

主机模式：控制器的工作时钟由主机发送给从机。

主机模式下，控制器支持的模式及其详细描述如下：

- 对于不同外设，可以选择相应的传输模式和总线模式：
  - 传输模式用于选择时钟信号的有效电平和采样相位。
  - 总线模式用于选择数据传输的有效位宽。
- 连续传输模式：通过寄存器配置突发传输的字节数，提高总线的传输效率。
- 多种不同的采样模式：满足不同传输路径引入的数据延时要求。
- 非字节对齐的位模式传输：可以 1~ 32 位任意配置，满足不同外设的传输协议要求。
- XIP 模式：对于 SPI NOR Flash，通过 AXI 总线直接访问 SPI NOR Flash 映射的物理地址，实现片上执行代码。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

从机模式：控制器的工作时钟取决于从机。

从机模式下，也可以根据主机的要求选择相应的传输模式和总线模式。从机模式仅支持按字节对齐的传输，不支持按位对齐的传输。

如果发生了传输错误，控制器的状态寄存器相应的错误状态标志会置位，并产生中断通知给 CPU 进行错误处理，保证数据传输的正确性。

12.4.3.1. 传输模式

QSPI 控制器支持两种不同的传输模式，由外设决定使用的具体传输模式。QSPI 控制器根据 SPI_CLK 信号从移位寄存器中读取或写入数据，在 SPI_CLK 时钟的上升沿或下降沿被采样。

CPOL 定义了 SPI_CLK 为空闲状态时的信号极性：

- 当 CPOL 为 1，SPI_CLK 为高电平。
- 当 CPOL 为 0，SPI_CLK 为低电平。

CPHA 的状态决定了 SPI_CLK 在时钟的奇数边沿采样数据还是移位数据：


- 当 CPHA 为 1，在时钟的奇数边沿移位数据。
- 当 CPHA 为 0，在时钟的奇数边沿采样数据。

下表总结了几种不同的传输模式：

表 12–17 传输模式

SPI 传输模式	CPOL（极性）	CPHA（相位）	时钟奇数边沿	时钟偶数边沿
0	0	0	上升沿采样	下降沿移位
2	1	0	下降沿采样	上升沿移位

传输模式的流程图如下：



12.4.3.2. 工作模式

QSPI 控制器默认工作在从机模式下。配置 0x004 SPI_CFG 寄存器的 bit1 位为 1，选择主机模式。

- 主机模式下：
  1. 控制器产生 SPI_CLK 时钟发送给外部设备，数据从 TX FIFO 传送到 MOSI PIN。
  2. MISO 引脚接收从机发来的数据传送给 RX FIFO。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

3. 在数据传输过程中，片选信号必须为低电平。

   片选信号可以通过寄存器配置为自动控制还是软件控制：

- 从机模式下：控制器的时钟由外部主机的时钟决定，从机模式可以配置为 Dual 或 Quad 模式。支持中断模式，系统 DMA 模式，控制器内部 DMA 模式。当系统带宽紧张时，推荐使用控制器内部 DMA 模式。

12.4.3.3. 总线模式

总线模式包含以下类型：

- SPI 标准模式
- SPI 三线模式
- SPI 双路输入/ 输出模式
- SPI 双路 I/O 模式
- SPI 四路输入 /输出模式
- SPI 四路 I/O 模式
- SPI QPI 模式
- SPI 突发传输配置


注：
除了 SPI 标准模式和三线模式，在其他模式下，必须配置 SPI_TCFG.TXDLY_EN 位为 1，保证单线切换多线时命令或地址被正确采样。

12.4.3.3.1. SPI 标准模式

SPI 默认工作在标准总线模式：

- SPI_CS 作为片选控制信号，在 SPI_CS 为低电平期间进行数据传输。
- SPI_MOSI 作为主机时发送数据，作为从机时接收数据。
- SPI_MISO 作为主机时接收数据，作为从机时发送数据。

标准模式时序图如下：




12.4.3.3.2. SPI 三线模式

SPI 三线模式仅当 SPI 工作在主机模式时有效。

- 数据的输入和输出都使用相同的数据信号线 SPI_MOSI。
- 通过配置寄存器 0x040 SPI_BMTC.BMOD_SEL 字段为 0x2，使用三线数据传输模式。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

三线模式时序图如下：




注：
三线模式默认是以位为单位的模式传输，通过配置 0x008 SPI_TCFG.3WIRE_EN，可以支持以字节为单位的模式传输。

12.4.3.3.3. SPI 双路输入/ 输出模式

SPI 双路输入/ 双路输出模式是指传输通过两根信号线 SPI_MOSI 和 SPI_MISO 进行发送或接收数据， 传输速率是标准单路 SPI 模式的两倍。

- 命令/ 地址/ 填充数据通过 MOSI 线传输，有效数据通过两根信号线同时传输。

双路输入 /输出模式时序图如下：




12.4.3.3.4. SPI 双路 I/O 模式

SPI 双路 I/O 模式的特点如下：

- 地址、填充数据和有效数据都通过两根信号线进行传输，命令通过 MOSI 进行单线传输。
- 配置寄存器 0x038 SPI_TMC.DUAL_EN 位为 1，可选择 SPI 双路 I/O 模式。

双路 IO 模式的时序图如下：




Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.3.3.5. SPI 四路输入 /输出模式

SPI 四路输入输出模式是指数据通过四根信号线（MOSI/MISO/WP/HOLD）进行发送或接收，此时传输速率是标准 SPI 模式的四倍。

- 命令/ 地址/ 填充数据通过 MOSI 单线传输，有效数据通过四根信号线同时传输。
- 通过配置寄存器 0x038 SPI_TMC.QUAD_EN 位为 1 进行选择，

四路输入/输出模式的时序图如下：




12.4.3.3.6. SPI 四路 I/O 模式

SPI 四路 I/O 模式的地址信号和数据信号全都使用 4 线传输。SPI 四路 I/O 模式下：

- Device 支持快速读模式，即只需要发送一次读命令，后续操作可以跳过读命令，在 CS 信号拉低期间，仅发送地址即可读取数据。
- 支持带回环功能的突发读配置，支持的突发长度为 8/16/32/64 字节， 常用于 XIP 工作模式。
- 当模式 byte 的 bit[5:4] = 2b'10 时，工作在读命令 bypass 模式， 下一笔读操作不需要发送读命令。


四路 I/O 模式时序图如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



12.4.3.3.7. SPI QPI 模式

QPI 模式命令，地址和数据全部使用 4 线传输。QPI 模式不是标准的 SPI 模式，与标准 SPI 模式之间需要使用命令进行切换。QPI 模式也支持突发传输配置。时序图如下：



12.4.3.3.8. SPI 突发传输配置

当 SPI 工作在 Quad I/O 模式下，可以进行带回环的突发传输 (Burst With Wrap)：

- 发送突发传输配置命令 0x77 或 0xC0，配置三个 dummy 字节。
- 配置 Mode byte 的 bit[6:4] 为相应的突发类型和突发长度。

常用于 XIP 访问模式下，CPU 进行 Cache 操作，可以提高总线的传输效率，提高代码的执行性能。当 CPU 使用 Cache，并开启预取功能，突发传输类型配置为 WRAP，突发传输长度配置为 32 个字节。


Mode Bit[6:4]	突发类型	突发长度
3b’001	Linear	取决与 Flash 容量
3b’000	WRAP	8 个字节

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

Mode Bit[6:4]	突发类型	突发长度
3b’010	WRAP	16 个字节
3b’100	WRAP	32 个字节
3b’110	WRAP	64 个字节

当 SPI 工作在 QPI 模式，突发传输配置命令与标准模式下的命令不同，增加了频率相关的 dummy 字节数量的配置。对于 QPI 模式，不同厂家的突发传输配置方式或许不同，需要参考具体厂家的芯片规格书。举例 Winbond 的 W25Q128JW 芯片定义如下：

Mode Bit[5:4]	Dummy 时钟周期数	Mode Bit[1:0]	WRAP 长度
2b’01	4（80MHz）	2b’01	16 个字节
2b’10	6（104MHz）	2b’10	32 个字节
2b’11	8（133MHz）	2b’11	64 个字节



12.4.3.4. XIP 模式

在主机模式下，可以配置 QSPI0 控制器工作在 XIP 模式，即通过 AXI 可以直接读取 SPI 的物理地址空间，就像访问内存空间一样，常用于 XIP 启动。此时，SPI 的物理地址需要映射为 AXI 可访问地址。实现 AXI 直接访问模式，主要包括两个模块：

- AXI slave 模块：用于和 AXI master 进行通讯，并将地址和数据信息转换为 SPI 的地址和数据内容。
- AXI 数据缓存：TX buffer 用于缓存 AXI 发送到 SPI 的命令和地址，RX buffer 用于缓存从 SPI 接收回来的数据。

XIP 模式传输

通过配置寄存器使能 XIP 模式传输，该功能主要用于 XIP 启动和读取部分不常用的代码数据，CPU 直接从 QSPI 取指令和数据，不用将数据拷贝到 SRAM 再读取。

对于 XIP 启动，CPU 通过 AXI 直接访问 QSPI 的映射地址进行取指令。在引导启动阶段使用 AHB 的方式初始化 QSPI，随后跳转到 QSPI 映射空间的起始地址进行取指令。

控制器支持 8/ 16/ 32/ 64 字节的突发长度配置，可用于 XIP 模式。XIP 的传输流程如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

1. 系统上电后，在引导程序中通过 AHB 访问的方式，配置基本的 SPI NOR 初始化信息，使能 SPI NOR 工作在 Quad 模式。
2. CPU 通过 master 发起读请求取指令，AXI slave 接收到读请求，获取地址信息和突发传输类型和长度。
3. XIP 控制器从寄存器 SPI_BTR 和 SPI_RCM 寄存器获取固定的数据传输格式，该方式仅支持 Quad I/O 和 QPI 模式。
4. QSPI 控制器按照解析的格式进行数据传输，读取指令或数据信息并缓存到内部 RX buffer。
5. 当 RX buffer 满时，AXI slave 将 ready 信号拉高，CPU 的 AXI master 开始取数据。
6. 以上，完成一次读操作。

当开启 Cache 功能，CPU 每次读取 4*64bit 数据，相当于一条 cache line 的大小，此时只需要配置一次 NOR 的突发长度即可，每次 cache 读取数据都会使用固定的突发长度，且突发类型为 WRAP 模式。

如果 SPI NOR 配置为读命令 bypass 模式，之后的读操作不需要再发送读命令。

12.4.3.5. 连续传输

在主机模式下，SPI 可以进行连续数据传输，即发送或接收数据以字节为单位进行多个字节连续传输。详细功能配置如下：

- 发送数据的连续传输字节长度：通过寄存器 0x038 SPI_TMC.TXD_CNT 字段配置。
- 单路模式下，连续传输的长度：通过寄存器 0x038 SPI_TMC.STXD_CNT 字段配置。
- 控制器会自动发送填充数据，填充数据连续传输长度：通过寄存器 0x038 SPI_TMC.DMY_CNT 字段配置。
    - 如果不希望控制器自动传输填充数据，可以将填充数据作为发送数据一起写入寄存器0x038 SPI_TMC.TXD_CNT 字段。

在主机模式下，所有数据的突发传输长度配置在寄存器 0x030 SPI_TBC.TB_CNT 字段，当所有的发送数据和接收数据 连续传输完成后，上述的配置字段都会被清零。

12.4.3.6. 采样模式

QSPI 控制器的接口最大时钟频率为 100 MHz。在主机模式下，内部的 SPI 时钟频率与外部接口的时钟频率一致。SPI 时钟根据不同的时钟源工作在不同的模式下，主要有三种时钟模式：

- 正常采样模式
- 延时半周期采样模式，QSPI 控制器默认工作在该采样模式
- 延时一个周期采样模式

不同的采样模式配置见下表：

表 12–18 采样模式配置

采样模式	RXDLY_DIS 位	RXINDLY_EN 位	时钟频率范围
正常模式	1	0	≤ 24 MHz
延时半个周期采样	0	0	24 ~ 60 MHz
延时一个周期采样	0	1	60 ~ 100 MHz

注：
采样模式与时钟频率的关系不是唯一确定的，取决于传输路径的延时时间，用户可根据实际情况选择合适的配置。

12.4.3.7. 位模式传输

位模式传输是以位为单位进行数据传输，用于对 SPI 接口的非 Flash 类型的外设进行访问，兼容更多的 SPI 设备。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

位模式分为标准模式和三线模式。

- 通过配置0x040 SPI_BMTC 寄存器的 BMOD_SEL 位域，选择两种不同的工作模式。
- 通过配置 0x040 SPI_BMTC 寄存器选择位模式下的工作时钟。

位模式一次最大传输的位数为 32 bits：

- 对于写操作，将待发送数据写入到 0x048 SPI_BMTXD 寄存器，并通过 0x040 SPI_BMTC.BM_TXCNT 配置写有效数据的长度。
- 对于读操作，通过 0x040 SPI_BMTC.BM_RXCNT 配置读有效数据的长度， 读到的数据会自动存入 0x048 SPI_BMTXD 寄存器。

使能 BM_START 寄存器启动数据传输，传输完成后 BM_TD 寄存器会置 1，也可以使能 BM_TD_INTE 完成中断， 在中断服务程序中检查数据传输完成标志。

注：
位模式连续传输时，每笔传输结束后需要硬件复位一次，或者至少等待一个时钟周期，再传输下一笔数据。

12.4.3.8. 错误状态

对于 QSPI 控制器，发生任何一种错误，硬件都会将 SPI 中断状态寄存器中对应的位置 1 并停止传输，主要的错误状态描述如下：

表 12-19 错误状态及处理方法


错误类型	原因	状态	处理方法及结果
TX_FIFO 下溢出	从空的 FIFO 中读取数据	控制器停止传输并将对应的中断状态位 TF_UDF 置 1。 此时控制器会产生一个硬件中断信号。	如果开始新的数据传输，需要在 0x004 SPI_CFG 寄存器中将 CTRL_RST 位置 1，将 FIFO 进行复位。处理完该异常后需要软件将该状态位清零。
TX_FIFO 上溢出	向满的 FIFO 中发送数据	控制器停止传输并将对应的中断状态位 TF_OVF 置 1。 此时控制器会产生一个硬件中断信号。	如果开始新的数据传输，需要在 0x004 SPI_CFG 寄存器中将 CTRL_RST 位置 1，将 FIFO 进行复位。处理完该异常后需要软件将该状态位清零。
RX_FIFO 下溢出	从空的 FIFO 中读取数据。	控制器停止传输并将对应的中断状态位 RF_UDF 置 1。 此时控制器会产生一个硬件中断信号。	如果开始新的数据传输，需要在 0x004 SPI_CFG 寄存器中将 CTRL_RST 位置 1，将 FIFO 进行复位。处理完该异常后需要软件将该状态位清零。
RX_FIFO 上溢出	向满的 FIFO 中发送数据	控制器停止传输并将对应的中断状态位 RF_OVF 置 1。 此时控制器会产生一个硬件中断信号	如果开始新的数据传输，需要在 0x004 SPI_CFG 寄存器中将 CTRL_RST 位置 1，将 FIFO 进行复位。处理完该异常后需要软件将该状态位清零。

12.4.4. 编程指南

12.4.4.1. 初始化流程

在进行数据传输之前，需要对 SPI 接口和控制器进行初始化，主要包括时钟配置，引脚配置，以及工作模式配置等。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.4.2. 字节模式传输流程

QSPI 在主机和从机之间传输串行数据，主要有两种传输方式：

- CPU 模式
- DMA 模式

QSPI 有两个数据通道：

- 发送通道：数据传输路径从 TX FIFO 到外部设备。

  发送数据，CPU 或 DMA 将数据写入 TXD 寄存器，控制器自动将寄存器的数据搬到 TX FIFO 中，再由移位寄存器将 FIFO 中的数据发出。

- 接收通道：数据传输路径从外部设备到 RX FIFO。

  接收数据，CPU 或 DMA 可以访问 SPI_RXD 寄存器获取接收数据，控制器自动将接收到的数据从 RX FIFO 搬到寄存器中。

每一笔数据传输完成后，QSPI 控制器都会发送一个传输完成的中断信号给处理器，此时 SPI 中断状态寄存器的 TD 位被置 1。

以下为两种模式的数据传输流程图：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

• 通过 CPU 在中断服务程序中读写 FIFO，完成数据传输，流程图如下：

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 12-8 CPU 模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

• 通过 GPDMA 在内存和 FIFO 之间搬运数据，完成数据传输，流程图如下：

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



图 12–9 DMA 模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

QSPI 控制器同时支持使用内部 DMA 通过 AHB 主机接口搬运数据，只需要配置源地址和目标地址，以及数据长度即可。 配置相关的寄存器包括：

- SPI_IDMA_BTCFG
- SPI_IDMA_RXADDR
- SPI_IDMA_RXLEN
- SPI_IDMA_TXADDR
- SPI_IDMA_TXLEN

流程图如下：

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



图 12–10 IDMA 模式

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.4.3. 位模式传输流程


SPI 在主机和从机之间传输串行数据，支持按位模式访问，配置相关的寄存器包括：

- SPI_BMTC
- SPI_BMCLK
- SPI_BMTXD
- SPI_BMRXD

流程图如下：

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.5. 寄存器列表

表 12–20 QSPI 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	SPI_VER	SPI 控制器版本	0x000 SPI_VER
0x008	SPI_TCFG	SPI 传输配置	0x008 SPI_TCFG
0x010	SPI_ICR	SPI 中断控制	0x010 SPI_ICR
0x014	SPI_ISTS	SPI 中断状态	0x014 SPI_ISTS
0x018	SPI_FCTL	SPI FIFO 控制	0x018 SPI_FCTL
0x01C	SPI_FSTS	SPI FIFO 状态	0x01C SPI_FSTS
0x024	SPI_CCFG	SPI 时钟配置	0x024 SPI_CCFG
0x030	SPI_TBC	SPI 总传输字节计数器	0x030 SPI_TBC
0x034	SPI_TWC	SPI 写发送计数器	0x034 SPI_TWC
0x038	SPI_TMC	SPI 传输控制	0x038 SPI_TMC
0x040	SPI_BMTC	SPI 位模式传输配置	0x040 SPI_BMTC
0x044	SPI_BMCLK	SPI 位模式时钟配置	0x044 SPI_BMCLK
0x048	SPI_BMTXD	SPI 位模式发送数据值	0x048 SPI_BMTXD
0x04C	SPI_BMRXD	SPI 位模式接收数据值	0x04C SPI_BMRXD
0x050	SPI_BTR	SPI 突发传输配置	0x050 SPI_BTR
0x054	SPI_RCM	SPI 读命令模式	0x054 SPI_RCM
0x060	SPI_WRAP_LEN	SPI 读命令模式	0x060 SPI_WRAP_LEN
0x08C	SPI_IDMA_TXLEN	SPI IDMA 写传输长度	0x08C SPI_IDMA_TXLEN
0x090	SPI_IDMA_RXLEN	SPI IDMA 读传输长度	0x090 SPI_IDMA_RXLEN
0x094	SPI_IDMA_TXADDR	SPI IDMA 发送源地址	0x094 SPI_IDMA_TXADDR
0x098	SPI_IDMA_RXADDR	SPI IDMA 接收目的地址	0x098 SPI_IDMA_RXADDR
0x09C	SPI_IDMA_BTCFG	SPI IDMA 突发传输配置	0x09C SPI_IDMA_BTCFG
0x200	SPI_TXD	SPI 发送数据	0x200 SPI_TXD
0x300	SPI_RXD	SPI 接收数据	0x300 SPI_RXD

12.4.6. 寄存器描述

12.4.6.1. 0x000 SPI_VER

默认值：0x00000200			SPI 控制器版本 (SPI Controller Version)
位域	类型	默认值	描述
31:16	–	–	–
15:0	R	0 × 200	VER 版本号 **注：** 不同控制器的版本号可能不同

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.6.2. 0x004 SPI_CFG

默认值：0x00000080			SPI 配置 (SPI Configuration)
位域	类型	默认值	描述
31	R/WAC	0 × 0	CTRL_RST 控制器复位（Controller Reset） 置 1，SPI 控制器复位，完成后自动清零。
30:8	–	–	–
7	R/W	0 × 1	RXFULL_STOP 传输停止使能（RX FIFO Full Transfer Stop Enable） • 0：忽略 RXFIFO 状态 • 1：当 RXFIFO 满时停止传输数据
6:5	–	–	–
4	R/W	0 × 0	TXIDMA_EN TX 通道内部 DMA 使能（TX Inner DMA Enable）
3	R/W	0 × 0	RXIDMA_EN RX 通道内部 DMA 使能（RX Inner DMA Enable）
2	R/W	0x0	AMOD 访问模式选择（Access Mode） • 0：AHB 访问模式 • 1：AXI 访问模式 **注：** 使能 XIP 功能，该位必须置 1。退出 XIP 功能，该位必须清零。
1	R/W	0x0	CTRL_MODE_SEL 工作模式选择（Controller Work Mode Select） • 0：从机模式 • 1：主机模式 **注：** 当 START = 1 时，不能写入。
0	R/W	0 × 0	CTRL_EN 控制器使能（Controller Enable） • 0：禁用 • 1：使能 **注：** 当传输形式从位模式切换到字节模式时，必须使能一次。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.6.3. 0x008 SPI_TCFG

默认值：0x00000087			SPI 传输配置 (SPI Transfer Configuration)
位域	类型	默认值	描述
31	R/WAC	0x0	START 启动数据传输（Start Data Transfer） • 0：空闲状态 • 1：启动数据传输 置 1，开始执行 SPI 数据传输，完成后自动清零。 **注：** 当 START=1 时不能写入。
30:27	–	–	–
26	R/W	0x0	SLV_OEN 从机模式输出使能（Slave Output Enable） 从机模式下，Dual /Quad I/O 模式输出使能，单线模式不需要配置 • 0：不使能输出，默认为输入 • 1：输出使能
25	R/W	0x0	3WIRE_EN 三线 byte 模式传输使能（3–Wire Byte Mode Transfer Enable） • 0：标准模式，MOSI 与 MISO 引脚独立 • 1：使能三线 byte 模式传输，此时 MOSI 与 MISO 引脚复用
24:15	–	–	–
14	R/W	0x0	TXDLY_EN 发送数据延时模式使能（TX Data Delay Mode Enable） • 0：正常发送 • 1：使能延时发送 **注：** 在 Dual / Quad 模式下，该位必须置 1，发送数据延时半个时钟周期。
13	R/W	0x0	RXDLY_DIS 接收数据延时采样模式配置（RX Data Delay Sample Mode Disable） • 0：延时采样模式 • 1：正常采样模式 在正常采样模式下，SPI 在边沿采样数据。在延时采样模式下，SPI 延迟半个时钟后在下一个边沿采样。
12	R/W	0x0	LSB_EN 最低有效位优先传输使能（Low Significant Bit Transmit Enable）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000087			SPI 传输配置 (SPI Transfer Configuration)
位域	类型	默认值	描述
			• 0：最高有效位先传输 • 1：最低有效位先传输 **注：** 当 START=1 时不能写入。
11	R/W	0x0	RXINDLY_EN 接收数据内部采样点模式配置（RX Data Inner Sample Delay Mode Enable） • 0：内部读数据采样点不用延迟 • 1：内部读数据的采样点延迟半个时钟周期
10	R/W	0x0	HSWM 高速写模式配置（High Speed Write Mode Configuration） • 0：正常写模式 • 1：高速写模式，提前半个时钟周期切换到下一个数据 **注：** 当 START=1 时不能写入。
9	R/W	0x0	DMY_VAL 填充数据值配置（Dummy Byte Value Configuration） • 0：填充数据的值为 0x00 • 1：填充数据的值为 0xFF **注：** 当 START=1 时不能写入。
8	R/W	0x0	DINVD 丢弃无效数据（Discard Invalid Data） 发送数据时，设备端会主动发无效数据回来，此时如果不能及时读取 FIFO 的数据，该位需要使能，自动丢弃读到的无效数据。 • 0：接收所有的无效数据 • 1：丢弃所有的无效数据 **注：** 当 START=1 时不能写入。
7	R/W	0x1	CS_LEVEL 片选信号电平配置（CS Level Configuration） • 0：低电平 • 1：高电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000087			SPI 传输配置 (SPI Transfer Configuration)
位域	类型	默认值	描述
			注： 当 START=1 时不能写入。
6	R/W	0x0	CS_CTL_SEL 片选信号控制模式选择（CS Control Mode Select） • 0：SPI 控制器 • 1：软件控制 通常由控制器自动发送 CS 信号，当该位置 1，必须手动配置 LEVEL 的电平状态。 **注：** 当 START=1 时不能写入。
5:4	R/W	0x0	CS_NUM 选中外部 SPI 设备的 CS 引脚序号（CS Pin Number） • 0：SPI_CS0 有效 • 1：SPI_CS1 有效 • 2–3：保留 **注：** 当 START=1 时不能写入。
3	R/W	0x0	CS_VALID_CTL 片选信号有效控制（CS Valid Mode Control） • 0：在 SPI 数据传输期间，片选信号一直有效 • 1：在 SPI 数据传输期间，传输暂停时片选信号无效 该位用于选择片选信号的输出波形形式。 **注：** 当 START=1 时不能写入，当 CS_CTL_SEL=0 时该位才有效。
2	R/W	0x1	CS_POL 片选信号极性控制(CS Polarity Control) • 0：高电平有效 • 1：低电平有效 **注：** 当 START=1 时不能写入。
1	R/W	0x1	CPOL 时钟极性控制（Clock Polarity Control） • 0：空闲时为低电平 • 1：空闲时为高电平

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000087			SPI 传输配置 (SPI Transfer Configuration)
位域	类型	默认值	描述
			注： 当 START=1 时不能写入。
0	R/W	0x1	CPHA 时钟 / 数据相位控制（Clock Phase Control） • 0：时钟的第一个边沿采样数据 • 1：时钟的第二个边沿采样数据 注： 当 START=1 时不能写入。

12.4.6.4. 0x010 SPI_ICR

12.4.6.5. 0x014 SPI_ISTS

默认值：0x00000032			SPI 中断状态 (SPI Interrupt Status)
位域	类型	默认值	描述
31:24	–	–	–
23	R/W1C	0x0	TXIDMA_DONE 内部 DMA TX 完成信号中断 置 1，表示内部 DMA 发送数据传输完成。
22	R/W1C	0x0	RXIDMA_DONE 内部 DMA RX 完成信号中断 置 1，表示内部 DMA 接收数据传输完成。
21	R/W1C	0x0	RXFIFO_UNALIGN RX FIFO 非对齐中断 内部 DMA 模式下，该位置 1，表示 RX FIFO 数据非 4byte 对齐。
20	R/W1C	0x0	IDMA_ERROR IDMA 错误中断 置 1，表示内部 DMA 发生总线错误状态。
19	R/W1C	0x0	AXI_TRAN_DONE AXI 传输完成中断 置 1，表示 AXI 传输完成。此时可结束 AXI 传输，开启 AHB 传输。
18	R/W1C	0x0	AXI_CFG_ERROR AXI 配置错误中断 置 1，表示 AXI 模式下寄存器配置错误。此时需立刻结束 AXI 传输，重新配置寄存器。
17	R/W1C	0x0	AXI_TRAN_ERROR

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000032			SPI 中断状态 (SPI Interrupt Status)
位域	类型	默认值	描述
			AXI 传输错误中断 置 1，表示 AHB 正在传输时，发起 AXI 传输请求。此时需立刻结束 AHB 传输，启动 AXI 传输。
16	R/W1C	0x0	AHB_TRAN_ERROR AHB 传输错误中断 置 1，表示 AXI 正在传输时，发起 AHB 传输请求。此时需立刻结束 AXI 传输，启动 AHB 传输。
15:14	–	–	–
13	R/W1C	0x0	CS_INV 片选信号无效中断（CS Invalid Interrupt） 置 1，表示片选状态从有效变为无效。
12	R/W1C	0x0	TD 传输完成中断（Transfer Done Interrupt） • 0：正在传输 • 1：传输完成
11	R/W1C	0x0	TF_UDF TX FIFO 下溢出中断（TX FIFO Underrun Interrupt） • 0：TXFIFO 没有下溢出 • 1：TXFIFO 下溢出
10	R/W1C	0x0	TF_OVF TX FIFO 上溢出中断（TX FIFO Overflow Interrupt） • 0：TXFIFO 没有上溢出 • 1：TXFIFO 上溢出
9	R/W1C	0x0	RF_UDF RX FIFO 下溢出中断（RX FIFO Underrun Interrupt） • 0：RXFIFO 没有下溢出 • 1：RXFIFO 下溢出
8	R/W1C	0x0	RF_OVF RX FIFO 上溢出中断（RX FIFO Overflow Interrupt） • 0：RXFIFO 没有上溢出 • 1：RXFIFO 上溢出
7	–	–	–
6	R/W1C	0x0	TF_FULL TX FIFO 满中断（TX FIFO Full Interrupt）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000032			SPI 中断状态 (SPI Interrupt Status)
位域	类型	默认值	描述
			• 0：TXFIFO 未满 • 1：TXFIFO 已满
5	R/W1C	0x1	TF_EMP TX FIFO 为空中断（TX FIFO Empty Interrupt） • 0：TXFIFO 非空 • 1：TXFIFO 为空
4	R/W1C	0x1	TF_READY TX FIFO 准备好中断（TX FIFO Ready Interrupt） • 0：TX_WL > TX_WATER_MARK • 1：TX_WL <= TX_WATER_MARK 该位置 1，CPU 可以向 TX FIFO 写入数据。
3	–	–	–
2	R/W1C	0x0	RF_FULL RX FIFO 满中断（RX FIFO Full Interrupt） • 0：RXFIFO 未满 1：RXFIFO 已满
1	R/W1C	0x1	RF_EMP RX FIFO 为空中断（RX FIFO Empty Interrupt） • 0：RXFIFO 非空 • 1：RXFIFO 为空
0	R/W1C	0x0	RF_READY RX FIFO 准备好中断（RX FIFO Ready Interrupt） • 0：RX_WL < RX_WATER_MARK • 1：RX_WL >= RX_WATER_MARK 该位置 1，CPU 可以从 RX FIFO 读出数据。

12.4.6.6. 0x018 SPI_FCTL

默认值：0x00400001			SPI FIFO 控制 (SPI FIFO Control)
位域	类型	默认值	描述
31	R/WAC	0x0	TF_RST TX FIFO 复位，完成后自动清零。
30:25	–	–	–
24	R/W	0x0	TF_DREQ_EN TX FIFO DMA 请求使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00400001			SPI FIFO 控制 (SPI FIFO Control)
位域	类型	默认值	描述
			• 0：禁用 • 1：使能
23:16	R/W	0x40	TF_WATER_MARK TX FIFO 发出写请求信号的 FIFO 水位值，当 FIFO 水位小于该值，并且 TF_DREQ_EN=1, 向 DMA 发起写请求。
15	R/WAC	0x0	RF_RST RX FIFO 复位，完成后自动清零。
14:9	–	–	–
8	R/W	0x0	RF_DREQ_EN RX FIFO DMA 请求使能。 • 0：禁用 • 1：使能
7:0	R/W	0x1	RF_WATER_MARK RX FIFO 发出读请求信号的 FIFO 水位值，当 FIFO 水位大于该值，并且 RF_DREQ_EN=1, 向 DMA 发起读请求。

12.4.6.7. 0x01C SPI_FSTS

默认值：0x00000000			SPI FIFO 状态 (SPI FIFO Status)
位域	类型	默认值	描述
31	R	0x0	TF_WBUF_STS TX FIFO 写缓存状态（TX FIFO Write Buffer Status） 置 1，表示写缓存正在执行写操作。
30:28	R	0x0	TF_WBUF_CNT 写缓存计数器（TX FIFO Write Buffer Counter） 表示 TX FIFO 写缓存中字节的数量。
27:24	–	–	–
23:16	R	0x0	TF_CNT TX FIFO 计数器（TX FIFO Counter） • 0：在 TX FIFO 中有 0 字节数据 • 1：在 TX FIFO 中有 1 字节数据 • … • 64：在 TX FIFO 中有 64 字节数据
15	R	0x0	RF_RBUF_STS RX FIFO 读缓存状态（RX FIFO Read Buffer Status） 置 1，表示读缓存正在执行读操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI FIFO 状态 (SPI FIFO Status)
位域	类型	默认值	描述
14:12	R	0x0	RF_RBUF_CNT 读缓存计数器（RX FIFO Read Buffer Counter） 表示 RX FIFO 读缓存中字节的数量。 **注：** QSPI0 最大 4 个字节，QSPI1 最大 64 个字节
11:8	–	–	–
7:0	R	0x0	RF_CNT RX FIFO 计数器（RX FIFO Counter） • 0：在 RX FIFO 中有 0 字节 • 1：在 RX FIFO 中有 1 字节 • … • 64：在 RX FIFO 中有 64 字节

12.4.6.8. 0x024 SPI_CCFG

默认值：0x00000002			SPI 时钟配置 (SPI Clock Configuration)
位域	类型	默认值	描述
31:13	–	–	–
12	R/W	0x0	CKDIV_SEL 时钟分频器选择（Clock Divider Select） • 0：选择时钟分频器 1 • 1：选择时钟分频器 2
11:8	R	0x0	CKDIV1 时钟分频器 1（Clock Divider 1） SPI 接口时钟频率根据如下公式计算 SPI_CLK = 源时钟频率/(2^CKDIV1)
7:0	R/W	0x2	CKDIV2 时钟分频器 2（Clock Divider 2） SPI 接口时钟频率根据如下公式计算： SPI_CLK = 源时钟频率/(2*(CKDIV2 + 1))

12.4.6.9. 0x030 SPI_TBC

默认值：0x00000000			SPI 总传输字节计数器 (SPI Total Bytes Counter)
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x0	TB_CNT 总传输字节计数器（Total Bytes Counter）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI 总传输字节计数器 (SPI Total Bytes Counter)
位域	类型	默认值	描述
			该值定义了传输的字节总数，包括发送，接收和填充数据。 • 0：共传输 0 个字节 • 1：共传输 1 个字节 • … • N：共传输 N 个字节 **注：** 传输数据总数=发送数据+接收数据+填充数据

12.4.6.10. 0x034 SPI_TWC

默认值：0x00000000			SPI 写发送计数器 (SPI Transmit Write Counter)
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x0	TXD_CNT 写数据计数器（TX Data Counter） 该值定义了在填充数据之前发送到 TX FIFO 的写数据字节总数，为了节约带宽，填充数据由控制器自动发送。 • 0：共发送 0 个字节 • 1：共发送 1 个字节 • … • N：共发送 N 个字节

12.4.6.11. 0x038 SPI_TMC

默认值：0x00000000			SPI 传输控制 (SPI Transmit Miscellaneous Control)
位域	类型	默认值	描述
31	R/W	0x0	QPI_EN QPI 模式使能（QPI Transfer mode Enable） • 0：命令使用 1 线模式传输 • 1：命令使用 4 线模式传输 QPI 模式下，命令/地址/数据都使用 4 线模式传输。 **注：** 仅当 QUAD_EN=1 时有效。
30	R/W	0x0	QADDR_EN QIO 模式使能（QIO Transfer mode Enable） • 0：地址使用 1 线模式传输 • 1：地址使用 4 线模式传输 QIO 模式下，该位置 1，命令使用 1 线传输，地址/数据使用 4 线传输。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI 传输控制 (SPI Transmit Miscellaneous Control)
位域	类型	默认值	描述
			注： 仅当 QUAD_EN=1 时有效。
29	R/W	0x0	QUAD_EN 四线数据传输模式使能（Quad Transfer Mode Enable） • 0：4 线数据模式禁用 • 1：4 线数据模式使能 **注：** 4 线数据模式包括 4 线输入和 4 线输出。
28	R/W	0x0	DUAL_EN 双线数据传输模式使能（Dual Transfer Mode Enable） • 0：发送或接收数据使用单线数据传输模式 • 1：发送或接收数据使用双线数据传输模式 **注：** 当 START=1 时不能写入，仅当 QUAD_EN=0 时有效。
27:24	R/W	0x0	DMY_CNT 填充数据计数器（Dummy Bytes Counter） 定义了待发送的填充数据的字节数，用于双路模式和四路模式。 • 0：共发送 0 个字节填充数据 • 1：共发送 1 个字节填充数据 • … • N：共发送 N 个字节填充数据 **注：** 当 START=1 时不能写入。
23:0	R/W	0x0	STXD_CNT 单线发送数据计数器（Single TX Data Counter） 该值定义了需要使用单线模式发送的数据长度。 • 对于单线模式：包括命令、地址、数据。 • 对于双线和四线模式：仅包括命令、地址。 • 对于双线 IO 模式：仅包括命令。 • 0：单线共发送 0 个字节 • 1：单线共发送 1 个字节 • … • N：单线共发送 N 个字节

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI 传输控制 (SPI Transmit Miscellaneous Control)
位域	类型	默认值	描述
			注： 当 START=1 时不能写入。

12.4.6.12. 0x040 SPI_BMTC

默认值：0x000000A0			SPI 位模式传输配置 (SPI Bit-Mode Transfer Configuration)
位域	类型	默认值	描述
31	R/WAC	0x0	BM_START 启动传输数据（Bit-Mode Start Data Transfer） • 0：空闲状态 • 1：启动传输数据 该字段置 1，启动发送串行数据流，数据存放在 (SPI_BMTXD 和 SPI_BMRXD 寄存器），传输完成后自动清零。
30	R/W	0x0	BM_SMP_SEL 采样模式选择（Bit-Mode Sample Mode Select） • 0：延时采样模式 • 1：标准采样模式 在标准采样模式下，SPI 主机在 SCLK 的上升边沿采样数据。 在延时采样模式下，SPI 主机延时半个时钟周期，在 SCLK 的上升边沿采样数据。
29:26	–	–	–
25	R/W1C	0x0	BM_TD 传输完成（Bit-Mode Transfer Done） • 0：忙等待 • 1：传输完成 置 1，表示最后一位数据传输完成，该字段写 1 清零。
24	R/W	0x0	BM_TD_INTE 传输完成中断使能（Bit-Mode Transfer Done Interrupt Enable）。 • 0：禁用 • 1：使能 注： 当总线模式选择 2 /3 时有效。
23:22	–	–	–
21:16	R/W	0x0	BM_RXCNT 接收串行数据长度（Bit-Mode RX Data Length） • 000000b：接收 0 比特 • 000001b：接收 1 比特

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000000A0			SPI 位模式传输配置 (SPI Bit-Mode Transfer Configuration)
位域	类型	默认值	描述
			• … • 100000b：接收 32 比特 **注：** 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。
15:14	–	–	–
13:8	R/W	0x00	BM_TXCNT 发送串行数据长度（Bit-Mode TX Data Length） • 000000b：发送 0 比特 • 000001b：发送 1 比特 • … • 100000b：发送 32 比特 **注：** 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。
7	R/W	0x1	BMCS_LEVEL 片选信号电平配置 • 0：配置片选信号为低电平 • 1：配置片选信号为高电平 **注：** 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。
6	R/W	0x0	BMCS_CTRL_SEL 片选信号输出控制方式选择 • 0：SPI 控制器 • 1：软件控制 通常控制器会自动控制片选信号高低电平。当该位置 1，则需要通过软件编程写入 SPI_TCFG.CS_LEVEL 的值，来控制片选信号。 **注：** 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。
5	R/W	0x1	BMCS_POL 片选信号极性控制 • 0：高电平有效 • 1：低电平有效 **注：** 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000000A0			SPI 位模式传输配置 (SPI Bit-Mode Transfer Configuration)
位域	类型	默认值	描述
4	–	–	–
3:2	R/W	0x0	BMCS_NUM 片选信号引脚序号选择 • 0：SPI_CS0 选中 • 1–3：保留 注： 当总线模式选择 2 /3 时有效，当 BM_START=1 时不能写入。
1:0	R/W	0x0	BMOD_SEL 总线模式选择（Bus Mode Select） • 0：数据流按字节对齐，工作在标准 SPI，双路输入 /双路输出 SPI，双路 IO SPI，或四路输入/四路输出 SPI • 1：预留 • 2：数据流按位对齐，工作在三线模式下 • 3：数据流按位对齐，工作在标准 SPI 模式下

12.4.6.13. 0x044 SPI_BMCLK

默认值：0x02000000			SPI 位模式时钟配置 (SPI Bit-Mode Clock Configuration)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	BM_CKDIV 位模式时钟分频比例（Bit-Mode Clock Divide） 接口时钟频率计算公式如下： SPI_CLK = 源时钟/(2*(BM_CKDIV + 1))

12.4.6.14. 0x048 SPI_BMTXD

默认值：0x00000000			SPI 位模式发送数据值 (SPI Bit-Mode TX Data)
位域	类型	默认值	描述
31:0	R/W	0x0	BMTXD 位模式发送数据值 该寄存器用来存储发送的数据 注： 在传输过程中，最高有效位先发送。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.6.15. 0x04C SPI_BMRXD

默认值：0x00000000			SPI 位模式接收数据值 (SPI Bit-Mode RX Data)
位域	类型	默认值	描述
31:0	R/W	0x0	BMRXD 位模式接收数据值 该寄存器用来存储接收的数据 **注：** 在传输过程中，最高有效位先接收。

12.4.6.16. 0x050 SPI_BTR

注：
该寄存器仅在 XIP 模式下配置有效。

默认值：0x77304010			SPI 突发传输配置 (SPI Burst Set)
位域	类型	默认值	描述
31:24	R/W	0x77	CMD_INDEXSPI 命令指令值 SPI 在 XIP 模式下，发送的 Wrap Burst 命令，支持 0x77 和 0xC0 两种典型值。当 QPI_EN=1，CMD 使用 4 线传输。否则，CMD 使用 1 线传输。 **注：** 0x77 命令仅支持 QIO 模式。0xC0 命令支持标准单线模式或 QPI 模式。
23:20	R/W	0x3	DUMMY_BYTE 传输配置填充数据字节数 定义 dummy 的字节数，为固定值或取决于工作时钟频率，可根据 WRAP 的值配置。
19	R/W	0x0	WIDTH 填充数据和有效数据位宽 Dummy 和数据位宽配置寄存器，在 QPI 模式下无效。 • 该位为 0，默认为 4-bit 位宽。 • 该位为 1，配置为 1-bit 位宽。 **注：** 当 burst 命令为 0xC0，工作在 QIO 模式下，该位必须配置为 1。 **工作在 QPI 模式下，该位不用配置。**
18	R/W	0x0	AUTO_WRAP_LEN 自动 Wrap 长度 • 0：wrap 长度为固定值，通过 WRAPPED 位域获取设定值。 • 1：wrap 长度可变，由硬件根据 SPI_WLEN 寄存器获取设定值，自动配置 wrap 长度。

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x77304010			SPI 突发传输配置 (SPI Burst Set)
位域	类型	默认值	描述
17	–	–	–
16	R/W	0x0	WRAP_EN Wrap 模式使能 当系统开启 Cache 功能，该位必须使能。
15:8	R/W	0x40	SPI_BURST_WRAPPED Wrap 模式指令值 SPI 模式 XIP 使能时，若 AXI burst type 是 linear 切换 wrapped，触发此命令发送。Wrap 的值可以确定突发传输的长度和 dummy 的字节数，根据厂家的规格书进行设置。
7:0	R/W	0x10	SPI_BURST_LINEAR 线性模式指令值 SPI 模式 XIP 使能时，若 AXI burst type 是 wrapped 切换 linear，触发此命令发送

12.4.6.17. 0x054 SPI_RCM

注：
该寄存器仅在 XIP 模式下配置有效。

默认值：0xEB20A000			SPI 读命令模式 (SPI Read Command Mode)
位域	类型	默认值	描述
31:24	R/W	0xEB	CMD_INDEX 读命令指令值 SPI 在 XIP 模式下，定义读命令序号。
23:20	R/W	0x2	DUMMY_BYTE 读操作填充数据字节数 SPI 在 XIP 模式下，定义 dummy 时钟周期的个数。对于不同颗粒该值可能为固定值，或根据工作频率进行选择。
19	–	–	–
18	R/W	0x0	ADDR_4BYTE_EN4 字节地址模式使能 SPI 在 XIP 模式下，使能地址位采用 4 bytes 模式传输
17	R/W	0x0	READ_MODE_BYTE_ENSPI 读命令模式位使能 该位置 1，地址后面增加 1 byte 模式位，模式位的线宽与地址位一致，模式位的设定值由 RDCMD_BYPASS_EN 决定。 **注：** SPI 工作在 Dual I/O，Quad I/O，QPI 模式下时，用户可以配置该位使能，否则当作 dummy 处理。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0xEB20A000			SPI 读命令模式 (SPI Read Command Mode)
位域	类型	默认值	描述
16	R/W	0x0	RDCMD_BYPASS_ENSPI 读命令 bypass 模式使能 该位置 1，模式位的设定值为 RDCMD_BYPPASS_CODE，否则，模式位的设定值为 RDCMD_NORMAL_CODE。
15:8	R/W	0xA0	RDCMD_BYPASS_CODE 读命令 bypass 模式指令值 在 bypass 模式下，第一次需要发送读命令，之后的连续读操作不需要再次发送读命令。
7:0	R/W	0x00	RDCMD_NORMAL_CODE 读命令正常模式指令值 在正常模式下，每次读操作都需要发送读命令。

12.4.6.18. 0x060 SPI_WRAP_LEN

注：
该寄存器仅在 XIP 模式下配置有效。该寄存器的值与 Wrap 命令的值有关，0x77 和 0xC0 命令对应的值不同，有些器件还包含 dummy 长度的配置信息，该寄存器需要在 XIP 传输之前配置好。

默认值：0x03020100			SPI 读命令模式 (SPI Wrap Length Config)
位域	类型	默认值	描述
31:24	R/W	0x03	WRAP64 Wrap 长度为 64 字节对应的命令参数
23:16	R/W	0x02	WRAP32 Wrap 长度为 32 字节对应的命令参数
15:8	R/W	0x01	WRAP16 Wrap 长度为 16 字节对应的命令参数
7:0	R/W	0x00	WRAP08 Wrap 长度为 8 字节对应的命令参数

12.4.6.19. 0x08C SPI_IDMA_TXLEN

注：
该寄存器仅在 IDMA 模式下配置有效。

默认值：0x00000000			SPI IDMA 写传输长度 (SPI Inner DMA Write Transaction Length)
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x00	IDMA_TXLEN 内部 DMA 发送的数据长度

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			SPI IDMA 写传输长度 (SPI Inner DMA Write Transaction Length)
位域	类型	默认值	描述
			内部 DMA 通过 AHB 总线发送数据到 SPI 控制器的写缓存。

12.4.6.20. 0x090 SPI_IDMA_RXLEN

注：
该寄存器仅在 IDMA 模式下配置有效。

默认值：0x00000000			SPI IDMA 读传输长度 (SPI Inner DMA Read Transaction Length)
位域	类型	默认值	描述
31:24	–	–	–
23:0	R/W	0x00	IDMA_RXLEN 内部 DMA 接收的数据长度 内部 DMA 通过 AHB 总线从 SPI 控制器的读缓存接收数据。

12.4.6.21. 0x094 SPI_IDMA_TXADDR

注：
该寄存器仅在 IDMA 模式下配置有效。

默认值：0x00000000			SPI IDMA 发送源地址 (SPI Inner DMA TX Source Address)
位域	类型	默认值	描述
31:0	R/W	0x0	IDMA_TXADDR 内部 DMA 发送数据的源地址

12.4.6.22. 0x098 SPI_IDMA_RXADDR

注：
该寄存器仅在 IDMA 模式下配置有效。

默认值：0x00000000			SPI IDMA 接收目的地址 (SPI Inner DMA RX Destination Address)
位域	类型	默认值	描述
31：0	R/W	0x0	IDMA_RXADDR 内部 DMA 接收数据的目标地址

12.4.6.23. 0x09C SPI_IDMA_BTCFG

注：
该寄存器仅在 IDMA 模式下配置有效。

默认值：0x00000A04			SPI IDMA 突发传输配置 (SPI Inner DMA Burst Config)
位域	类型	默认值	描述
31:14	–	–	–
13	R/W	0x0	RX_PRI_EN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000A04			SPI IDMA 突发传输配置 (SPI Inner DMA Burst Config)
位域	类型	默认值	描述
			RX 优先传输使能
12	R/W	0x0	AUTO_LEN 自动突发传输长度配置使能 开启后控制器会根据 Buffer 空满状态自动调整突发传输长度。
11:10	R/W	0x2	RX_BURST_LEN RX 突发传输长度配置 • 0： 突发传输 4 字节 • 1： 突发传输 16 字节 • 2：突发传输 32 字节 • 3：突发传输 64 字节
9:8	R/W	0x2	TX_BURST_LEN TX 突发传输长度配置 • 0： 突发传输 4 字节 • 1： 突发传输 16 字节 • 2：突发传输 32 字节 • 3：预留
7:3	–	–	–
2:0	R/W	0x4	IDMA_BUS_WIDTH 内部 DMA 总线位宽 以字节为单位，固定为 4 字节，即 32 位传输。对于非 4 字节对齐的传输，控制器会内部补齐，但不传输多余的数据到 FIFO。

12.4.6.24. 0x200 SPI_TXD

注：
该寄存器为只写。

默认值：0x00000000			SPI 发送数据 (SPI TX Data)
位域	类型	默认值	描述
31:0	WO	0x0	TXD 发送数据值 该寄存器可以通过 AHB 总线以字节，半字或字为单位进行访问： • 以字节访问时，每次写一笔数据到 TX FIFO，FIFO 深度加 1。 • 以半字访问时，每次写两笔数据到 TX FIFO，FIFO 深度加 2。 • 以字为单位访问时，每次写四笔数据到 TX FIFO，FIFO 深度加 4。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.4.6.25. 0x300 SPI_RXD

注：
该寄存器为只读。

默认值：0x00000000			SPI 接收数据 (SPI RX Data)
位域	类型	默认值	描述
31:0	RO	0x0	RXD 接收数据值 该寄存器可以通过 AHB 总线以字节，半字或字为单位进行访问。 • 以字节访问时，每次从 RX FIFO 读一笔数据到寄存器，FIFO 深度减 1。 • 以半字访问时，每次从 RX FIFO 读两笔数据，FIFO 深度减 2。 • 以字为单位访问时，每次从 RX FIFO 读四笔数据，FIFO 深度减 4。

12.5. Universal Asynchronous Receiver/Transmitter (UART)

UART 是一种与外围设备、数据载体设备或者数据集等进行串行通信的接口。主处理器 (CPU) 通过 APB 总线将数据写到 UART，数据转换成串行形式后传输到目标设备。UART 也可以接收串行数据和存储，以供主处理器 (CPU) 读取。

- UART 包含了控制以下功能的寄存器：
  - 字符长度
  - 波特率
  - 奇偶校验
  - 中断控制

    尽管 UART 只有一个中断输出信号，但有几种优先级的中断类型可响应，每种中断类型都可以通过控制寄存器单独使能或未使能。
  - 中断可在发送缓冲/ FIFO、接收缓冲/ FIFO、调制解调器状态以及线路状态范围内生成。
- UART 具有以下两种工作模式，可与一系列标准软件驱动程序兼容。
  - 16550 模式：数据的发送与接收都由 FIFO 缓存。
  - 16450 模式：禁用 FIFO。
- UART 支持 5–8 位的字长，一个可选的奇偶校验位，1/ 1.5/ 2 个停止位，可通过 CPU APB 接口编程，包含 16 位可编程波特率发生器和 8 位暂存器，以及独立的发送和接收 FIFO。提供八条调制解调器控制线和调试回环模式。

12.5.1. 特性说明

- 兼容工业标准 16550 UART
- 256 x 8bit 发送与接收 FIFO
- 传输速度可达 3 Mbps
- 支持 5–8 数据位以及 1/ 1.5/ 2 停止位
- 支持奇校验，偶校验或者无奇偶校验
- 支持 DMA 控制器接口
- 支持软件/硬件流控

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 支持 9-bit RS-485 模式
- 支持 RS-485 硬件自动控制收发方向

12.5.2. 原理框图




图 12-11 UART 原理框图

12.5.3. 功能描述





图 12-12 UART 典型应用


12.5.3.1. 功能实现

UART 数据流向：




Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved


UART 串行数据格式：



UART 自动流控制时序：



UART RS-485 时序



UART 电气特性

UART 接收时序：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




表 12–21 UART 接收时序参数

Parameter	Symbol	Min	Type	Max	Unit
RX start to RX FIFO	tRXSF	10.5 × BRP(7)	–	11 × BRP	ns

UART nCTS 时序：




表 12–22 UART nCTS 时序参数

Parameter	Symbol	Min	Type	Max	Unit
Delay time of de–asserted nCTS to TX strat	tDCTS	–	–	BRP	ns
Step time of asserted nCTS to stop next transmission	tACTS	BRP /4	–	–	ns

UART nRTS 时序：当接收 FIFO 快满时 (FIFO 中的数据量 ≥ FIFO Depth – 2)，RTS_n 拉高。




表 12–23 UART nRTS 时序参数

Parameter	Symbol	Min	Type	Max	Unit
Delay time of de–asserted nRTS	tDRTS	–	–	BRP	ns

(7) BRP: Baud–Rate Period，波特率周期

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–23 UART nRTS 时序参数 (续)

Parameter	Symbol	Min	Type	Max	Unit
Delay time of asserted nRTS	tARTS	–	–	BRP	ns

12.5.3.2. 操作模式


用户可以在 UART_MCR 寄存器中的 UART_FUNCTION (UART_MCR[7:6]) 位选择对应的操作模式。操作模式选择位可配置值及对应模式的描述如下：

- 0：基础 UART 模式，默认值。

  关于基础模式的详细配置，可查看 设置基础模式。

- 2：RS485 模式。

  即使用 UART–TX (RS485–TX)、UART–RX (RS485–RX) 和 UART–RTS (RS485–DE) 三线制通信。RS485 模式，三线制典型应用：



- 3：RS485–2 模式。

  即使用 UART–TX (RS485–TX/RX) 和 UART–RX (RS485–DE) 两线制通信。RS485 为半双工通信，同一时段只能发送或接收，即使用两线制实现 RS485 通信，详细描述可见 RS485 半双工控制。

12.5.3.2.1. 设置基础模式

如在UART_MCR 寄存器中的 UART_FUNCTION (UART_MCR[7:6]) 位选择了基础模式，可以在 UART_LCR 寄存器中配置 UART 控制器的基本功能。可配置的基本参数有：

- 数据位宽 5–8 位
- 停止位个数 1/ 1.5/ 2
- 奇偶校验类型

在基础模式下，UART 的一次帧传输主要包括起始信号、数据、校验位和结束信号，低位先传输 LSB。


- 起始信号 Start Bit：一个数据帧开始的标志，UART 协议规定 TX 信号出现一个低电平表示一个数据帧的开始。当 UART 没有传输数据时，保持高电平。
- 数据信号 Data Bit：数据宽度根据不同应用可进行调整，可以配置为 5/ 6/ 7/ 8 bits 数据位宽。
- 校验位 Parity Bit：校验位是 1 bit 纠错信号。校验位包括奇校验、偶校验，同时支持校验位的使能和禁止，可以通过 UART_LCR 寄存器设置。
- 结束信号 Stop Bit：数据位的停止位，支持 1/ 1.5/ 2 bit 停止位，可以通过 UART_LCR 寄存器设置。数据帧的结束信号就是把 TX 拉成高电平。

12.5.3.2.2. RS485 半双工控制

RS485 半双工控制即 RS485–2 线模式，可在 UART_MCR 寄存器中的 UART_FUNCTION (UART_MCR[7:6]) 功能选择位进行配置。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


RS485–2 线模式原理框图如下：



在 RS485–2 线模式中：

- UART–TX 既可以发送数据也可以接收数据。
- UART–RX 在模块内部与 UART–RTS 复用，用于控制 DE 使能发送。
- 当进入 RS485–2 模式，RTS 复用至 UART_RX PIN 脚，TX 和 RX 共用 UART_TX PIN 脚。TX 发送使能时，RX 拉高进入空闲状态且 RX 接收通路关闭。TX 发送使能关闭后，开启 RX 接收通路。数据收发处理逻辑与常规 RS485 模式类似。

RS485 模式的两线制典型应用如下：



RS485–2 线模式相关信号的控制如下所示：

- RX 在数据发送时输出高电平：在软件控制模式下，通过配置 MCR[1]=0，DE (rts_n) 输出高电平。在硬件控制模式下，当数据发送正在进行时，硬件自动控制 RX 输出高电平。

> **注：**
> 若正在接收数据，必须等待当前数据接收完成。

- RX 在数据接收时输出低电平：在软件控制模式下，通过配置 MCR[1]=1，DE (rts_n) 输出低电平。在硬件控制模式下，当发送 FIFO 为空时，硬件自动控制 RX 输出低电平。

> **注：**
> 若正在发送数据，必须等待当前数据发送完成。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- UART_485_CTL[7]（RS485_CTL_MODE，RS485 控制模式）
  - RS485_CTL_MODE = 0：硬件控制模式。DE 信号 (RTS) 在数据发送时通过内部硬件逻辑进行自动控制，发送数据前自动使能 DE 为有效高电平，当发送移位寄存器为空且发送 FIFO 为空，则自动切换 DE 为无效低电平。
  - RS485_CTL_MODE = 1：软件控制模式。DE 信号 (RTS) 在数据发送时通过外部软件配置进行手动控制，配置 MCR[1]=0 则 DE 为有效高电平可发送数据，配置 MCR[1]=1 则 DE 为无效低电平可接收数据。
- UART_485_DE[3:0]（DE_AT，DE 有效时间 t1）
  - DE 信号上升沿到 TX 起始位之间的时间间隔，以串行时钟 (sclk) 周期为单位。
- UART_485_DE[7:4]（DE_DAT，DE 无效时间 t2）
  - TX 结束位到 DE 信号下降沿之间的时间间隔，以串行时钟 (sclk) 周期为单位。

12.5.3.3. 设置 CHCFG_AT_BUSY

CHCFG_AT_BUSY：忙时配置使能控制位。CHCFG_AT_BUSY 使能后，当 UART 控制器为 BUSY 时，软件也能设置 UART 控制器，如寄存器 LCR（包括 DLAB 控制位）、DLH、DLL 等。

CHANGE_UPDATE：更新配置控制位。若忙时配置被使能，当对此位写 1，即可更新对 UART 控制器的配置。更新完成后，此位自动清零。

CHCFG_AT_BUSY (UART_HALT[1]) 需要与 CHANGE_UPDATE (UART_HALT[2]) 配合使用，来更新 UART 控制器的设置。以设置分频系数 DLAB 为例，说明 CHCFG_AT_BUSY 和 CHANGE_UPDATE 的配合使用：

1. 对 CHCFG_AT_BUSY 写 1，使能忙时配置。
2. 对 DLAB 写 1，并设置 DLH 和 DLL。
3. 对 CHANGE_UPDATE 写 1，更新配置。当更新完成时，此位自动清零。

12.5.3.4. 设置 DLAB

DLAB 控制位，即 UART_LCR[7]，是分频系数寄存器的访问控制位。

- 若 DLAB 为 0，偏移地址 0x00 为 TX 和 RX FIFO 寄存器，偏移地址 0x04 为 IER 寄存器。
- 若 DLAB 为 1，偏移地址 0x00 为 DLL 寄存器，偏移地址 0x04 为 DLH 寄存器。

UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

12.5.3.5. 设置波特率

波特率计算公式：Baudrate = SCLK / (CMU_divisor * 16 * UART_divisor)，其中

- SCLK：时钟源，使用 PLL_INT1，每个 UART 通道可单独在 CMU 配置各自时钟。
- CMU_divisor：CMU 模块的分频系数。
- UART_divisor ：UART 模块的分频系数，共有 16 位。

  寄存器 UART_DLL 为低 8 位，寄存器 UART_DLH 为高 8 位。

时钟源不同频率下，波特率的误差情况，详见Clock Manage Unit (CMU) 功能描述。

12.5.3.6. 设置 UART 繁忙

BUSY 标志位，即 UART_USR[0]，用于表示 UART 控制器是否繁忙。BUSY 标志位配置值如下：

- 0：空闲
- 1：繁忙

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

以下情况，BUSY 位将会自动置 1，表示 UART 控制器繁忙：

- TX 正在发送数据
- RX 正在接收数据
- TX FIFO 非空
- RX FIFO 非空

12.5.4. 编程指南




图 12–13 UART DRQ 流程

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 12–14 UART IRQ 流程

12.5.5. 寄存器列表

表 12–24 UART 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	UART_RBR	UART 数据接收寄存器	0x000 UART_RBR
0x000	UART_THR	UART 数据发送寄存器	0x000 UART_THR
0x000	UART_DLL	UART 低位除数寄存器	0x000 UART_DLL
0x004	UART_DLH	UART 高位除数寄存器	0x004 UART_DLH
0x004	UART_IER	UART 中断使能寄存器	0x004 UART_IER

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–24 UART 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x008	UART_IIR	UART 中断标志寄存器	0x008 UART_IIR
0x008	UART_FCR	UART FIFO 控制寄存器	0x008 UART_FCR
0x00C	UART_LCR	UART 线路控制寄存器	0x00C UART_LCR
0x010	UART_MCR	UART 调制解调器控制寄存器	0x010 UART_MCR
0x014	UART_LSR	UART 线路状态寄存器	0x014 UART_LSR
0x018	UART_MSR	UART 调制解调器状态寄存器	0x018 UART_MSR
0x01C	UART_SCH	UART 暂存器	0x01C UART_SCH
0x07C	UART_USR	UART 状态寄存器	0x07C UART_USR
0x080	UART_TFL	UART 发送 FIFO 深度寄存器	0x080 UART_TFL
0x084	UART_RFL	UART 接收 FIFO 深度寄存器	0x084 UART_RFL
0x088	UART_HSK	UART DMA 握手配置寄存器	0x088 UART_HSK
0x0A4	UART_HALT	UART 停止发送寄存器	0x0A4 UART_HALT
0x0B0	UART_DBG_DLL	UART 低位除数调试寄存器	0x0B0 UART_DBG_DLL
0x0B4	UART_DBG_DLH	UART 高位除数调试寄存器	0x0B4 UART_DBG_DLH
0x0B8	UART_485_DE	UART RS485 DE 时间寄存器	0x0B8 UART_485_DE
0x0C0	UART_485_CTL	UART RS485 控制与状态寄存器	0x0C0 UART_485_CTL
0x0C4	RS485_ADDR_MATCH	UART RS485 地址匹配寄存器	0x0C4 RS485_ADDR_MATCH
0x0C8	BUS_IDLE_CHK	UART RS485 总线空闲查询寄存器	0x0C8 BUS_IDLE_CHK
0x0CC	TX_DLY	UART 发送延时寄存器	0x0CC TX_DLY
0x0FC	UART_VERSION	UART 版本号	0x0FC UART_VERSION

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

12.5.6. 寄存器描述

12.5.6.1. 0x000 UART_RBR

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

默认值：0x00000000			UART 数据接收寄存器 (Receive Buffer)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R	0x0	RBR

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 数据接收寄存器 (Receive Buffer)
位域	类型	默认值	描述
			Receive Buffer Register，数据接收寄存器 串行输入端口接收到的数据，仅当线路状态寄存器 (LSR) 中的数据就绪位 (DR bit) 被设为 1 时，该寄存器中的数据才有效。 在 FIFO 模式中（FCR[0] 设为 1）读取该寄存器则访问接收 FIFO 的顶部（先进先出）。如果接收 FIFO 已满，并且在下一个数据到达之前没有读取该寄存器，FIFO 中已经存在的数据将被保留，但任何传入的数据都会丢失并发生溢出错误。

12.5.6.2. 0x000 UART_THR

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

默认值：0x00000000			UART 数据发送寄存器 (Transmit Holding)
位域	类型	默认值	描述
31:8	–	–	–
7:0	W	0x0	THR Transmit Holding Register，数据发送寄存器 串行输出端口发送的数据，仅当线路状态寄存器 (LSR) 中的 THRE 位 (LSR[5]) 被设为 1 时，数据才会写到该寄存器。 在 FIFO 模式中（FCR[0] 设为 1）并且 THRE 为 1 时，数据可以在 FIFO 满之前写入该寄存器。当 FIFO 已满时，任何写入数据的尝试都会导致写入数据丢失。

12.5.6.3. 0x000 UART_DLL

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

默认值：0x00000000			UART 低位除数寄存器 (Divisor Latch Low)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	DLL Divisor Latch Low，低位除数寄存器 16 位 UART 波特率除数的低 8 位。仅当 DLAB 位 (LCR[7]) 为 1 并且 UART 空闲 (USR[0]) 时，该寄存器才能被访问。 输出波特率等于串行时钟频率除以波特率除数的 16 倍，如下： Baudrate = SCLK / (CMU_divisor * 16 * UART_divisor) **注：** 当除数寄存器（DLL 与 DLH）设置为 0 时，波特时钟被禁用，并且没有串行通信发生。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.5.6.4. 0x004 UART_DLH

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

默认值：0x00000000			UART 高位除数寄存器 (Divisor Latch High)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	DLH Divisor Latch High，高位除数寄存器 16 位 UART 波特率除数的高 8 位。仅当 DLAB 位 (LCR[7]) 为 1 并且 UART 空闲 (USR[0]) 时，该寄存器才能被访问。 输出波特率等于串行时钟频率除以波特率除数的 16 倍，如下： Baudrate = SCLK / (CMU_divisor * 16 * UART_divisor) **注：** 当除数寄存器 (DLL 与 DLH) 设置为零时，波特时钟被禁用，并且没有串行通信发生。

12.5.6.5. 0x004 UART_IER

注：
UART 模块初始化时，如需设置分频系数，先要对 DLAB 写 1，才能访问寄存器 DLL 和 DLH。设置完成后，需对 DLAB 写 0，才能访问寄存器 TX、RX FIFO 以及 IER。

默认值：0x00000000			UART 中断使能寄存器 (Interrupt Enable)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	PTIME Programmable THRE Interrupt Mode Enable，THRE 中断模式使能 • 0：未使能。THRE 中断会在非空的条件清除。 • 1：使能。THRE 中断会在低于触发深度 FCR[5:4] 的条件清除。
6	–	–	–
5	R/W	0x0	Shifter_Reg_Empty_EN 发送移位寄存器为空中断使能，用于发送 FIFO 为空并且移位寄存器也为空的中断使能控制： • 0：未使能 • 1：使能
4	R/W	0x0	RS485_INT_EN RS485 Interrupt Enable，RS485 中断使能 • 0：未使能 • 1：使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 中断使能寄存器 (Interrupt Enable)
位域	类型	默认值	描述
3	R/W	0x0	EDSSI Enable Modem Status Interrupt，调制解调器状态中断使能 用于调制解调器状态 (MSR) 中断使能控制，为第四优先级中断。 • 0：未使能 • 1：使能
2	R/W	0x0	ELSI Enable Receive Line Status Interrupt，接收线路状态中断使能 用于接收线路状态中断使能控制，为最高级中断。 • 0：未使能 • 1：使能
1	R/W	0x0	ETBEI Enable Transmit Holding Register Empty Interrupt，数据发送寄存器为空中断使能 用于数据发送寄存器为空中断使能控制，为第三优先级中断。 • 0：未使能 • 1：使能
0	R/W	0x0	ERBFI Enable Receive Data Available Interrupt，接收数据可用中断使能 用于接收数据可用中断使能控制，以及字符超时中断控制（如果在 FIFO 模式并且 FIFO 使能），为第二优先级中断。 • 0：未使能 • 1：使能

12.5.6.6. 0x008 UART_IIR

默认值：0x00000001			UART 中断标志寄存器 (Interrupt Identity)
位域	类型	默认值	描述
31:8	–	–	–
7:6	R	0x0	FEFLAG FIFOs Enable Flag，FIFOs 使能标志 表明 FIFO 是否使能。 • 0：未使能 • 3：使能
5	–	–	–
4	RC	0x0	Shifter_Reg_Empty_INT 发送移位寄存器为空中断状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000001			UART 中断标志寄存器 (Interrupt Identity)
位域	类型	默认值	描述
			• 1：中断触发 • 0：中断未触发或被清除
3:0	R	0x1	IID Interrupt ID，中断 ID ，表示最高优先级的挂起中断，可以是以下类型之一： • 0x0：调制解调器状态 • 0x1：无中断 • 0x2：THR 为空 • 0x3：RS485 中断 • 0x4：接收数据可用 • 0x6：接收线路状态 • 0x7：繁忙检测 • 0xC：字符超时。 **注：** bit3 为 FIFO 相关触发条件的中断标志位，仅在 FIFO 使能时有效。

中断 ID	优先级	中断类型	中断源	中断复位
0x1	–	–	–	–
0x6	最高级	接收线路状态	溢位/ 奇偶检验/ 帧错误或者 break 中断	读取线路状态寄存器。
0x3	第二级	RS485 中断	在 RS485 AAD 模式中，接收地址值与 ADDR_MATCH 值匹配。	地址标志写 1 复位。
0x4	第三级	接收数据可用	接收数据可用（非 FIFO 模式或者 FIFO 未使能）或达到接收 FIFO 触发水平（FIFO 模式和 FIFO 使能)。	读取接收缓冲寄存器（非 FIFO 模式或者 FIFO 未使能）或 FIFO 低于触发水平（FIFO 模式和 FIFO 使能）。
0xC	第四级	字符超时	在四个字符时间内，接收 FIFO 没有字符进出，并且在此期间 FIFO 中至少有一个字符。	读取数据接收寄存器。
0x2	第五级	数据发送寄存器为空	数据发送寄存器为空 （THRE 模式未使能）或发送 FIFO 处于或者低于阈值（THRE 模式使能）。	根据情况选择对应方式： • 如果为中断源，则读取中断标志寄存器。 • 未选择或者未使能 FIFO 或者 THRE 模式时，写数据进数据发送寄存器。 • 选择并使能 FIFO 和 THRE 模式时，发送 FIFO 高于阈值。
0x0	第六级	调制解调器状态	CTS 如果处于自动流控，CTS 不会触发。	读取调制解调器状态寄存器。
0x7	第七级	繁忙检测标志	主处理器在 UART 繁忙时（USR[0]设置为 1）尝试写入线路控制寄存器。	读取 UART 状态寄存器。

12.5.6.7. 0x008 UART_FCR

默认值：0x00000000			UART FIFO 控制寄存器 (FIFO Control)
位域	类型	默认值	描述
31:8	–	–	–
7:6	W	0x0	RT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART FIFO 控制寄存器 (FIFO Control)
位域	类型	默认值	描述
			RX Trigger，接收触发，用于在接收 FIFO 中选择接收数据可用中断的触发深度。 在自动流控制模式中，它用于确定何时使 rts_n (Request to Send) 信号无效,也用于确定 DRQ 信号在某些操作模式下何时有效。 • 0：FIFO 中一个字符 • 1：四分之一 FIFO • 2：二分之一 FIFO • 3：接近 FIFO 满状态 (FIFO – 2)
5:4	W	0x0	TFT TX Empty Trigger，发送为空触发，用于选择产生发送保持寄存器为空中断的空阈值电平，也用于确定 DRQ 信号在某些操作模式中何时有效。 • 0：FIFO 为空 • 1：FIFO 中两个字符 • 2：四分之一 FIFO • 3：二分之一 FIFO
3	W	0x0	DMAM DMA Mode，DMA 模式 • 0：模式 0 ◦ 如果 PTE (HALT[7]) 为 1 并且发送 FIFO 使能，当 TFL（发送 FIFO 深度）小于或者等于 FIFO 触发深度时，将发送 TX DMA 请求。 ◦ 如果 PTE 为 1 并且发送 FIFO 未使能，当 THRE 为 0 时，将发送 TX DMA 请求。 ◦ 如果 PTE 为 0，当发送 FIFO 为空时，将发送 TX DMA 请求。 ◦ 如果 DMA_PTE_RX 为 1 并且接收 FIFO 使能，当 RFL（接收 FIFO 深度）等于或者大于 FIFO 触发深度时将发送 RX_DRQ。 • 1：模式 1 ◦ 如果 PTE 为 1 并且发送 FIFO 使能，当 TFL 小于或者等于 FIFO 触发深度时，将发送 TX DMA 请求。 ◦ 如果 PTE 为低，TX DMA 请求将在 TX FIFO 为空时发送，并且仅当 TX FIFO 已满时停止请求。 ◦ 如果 RFL 等于或者大于 FIFO 触发深度，RX_DRQ 将会设为 1，在其他情况则为 0。
2	W1C	0x0	TXFIFOR TX FIFO Reset，发送 FIFO 复位 复位发送 FIFO 的控制并且将 FIFO 清空。也可以清除 DMA 发送请求。此位不需要清除，为自动清除。
1	W1C	0x0	RXFIFOR RX FIFO Reset，接收 FIFO 复位

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART FIFO 控制寄存器 (FIFO Control)
位域	类型	默认值	描述
			复位接收 FIFO 的控制并且将 FIFO 清空。也可以清除 DMA 接收请求。此位不需要清除，为自动清除。
0	W	0x0	FIFOE FIFOs Enable，FIFOs 使能 使能/未使能发送以及接收 FIFO。每当该位的值改变时，FIFO 的发送以及接收控制部分都会复位。

12.5.6.8. 0x00C UART_LCR

默认值：0x00000000			UART 线路控制寄存器 (Line Control)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	DLAB Divisor Latch Access Bit，除数存取位，用于使能除数寄存器（DLL 和 DLH）的读写，以设置 UART 的波特率。 仅当 UART 空闲时（USR[0] 为 0）此位才可写。在初始化波特率设置后，必须清除此位，以便访问其他寄存器。 • 0：选择接收缓冲寄存器（RBR）、发送保持寄存器 (THR) 以及中断使能寄存器 (IER) • 1：选择低位除数寄存器 (DLL) 以及高位除数寄存器 (DLH)
6	R/W	0x0	BC Break Control Bit，中断信号控制位 产生一个中断条件传输到接收端。 若此位设 1，串行输出将强制为逻辑 0 状态。如果处于非回环模式中（取决于 MCR[4]），串行输出线强制为低电平，直到清除此位。
5:4	R/W	0x0	EPS Even Parity Select，偶校验选择 **注：** 当使用偶校验选择时，PEN (LCR[3]) 必须设为 1。 仅当 UART 空闲时（USR[0] 为 0）此位才可写。当使能奇偶校验时（PEN 设为 1），用于选择奇性或者偶性校验。设置 LCR[5] 可反转 LCR[4]。 • 0：奇性校验 • 1：偶性校验 • 2 或 3：反转 LCR[4]， 在 RS485 模式中，是第 9 位地址位 • 3：第 9 位为 0，表明这是一个数据字节 • 2：第 9 位为 1，表明这是一个地址字节
3	R/W	0x0	PEN Parity Enable，奇偶校验使能，用于使能和未使能发送接收串行字符中的奇偶校验生成与检测。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 线路控制寄存器 (Line Control)
位域	类型	默认值	描述
			仅当 UART 空闲时（USR[0] 为 0）此位才可写。 • 0：奇偶检验未使能 • 1：奇偶检验使能
2	R/W	0x0	STOP Number of Stop Bits，停止位数，用于选择外围设备发送和接收的每个字符的停止位数。 仅当 UART 空闲时（USR[0] 为 0）此位才可写。 **注：** 不管选择多少个停止位，接收器只检查第一个停止位。 • 0：1 个停止位 • 1：当 DLS (LCR[1：0]) 为 0 时，1.5 个停止位，否则 2 个停止位。当设为 1 且数据位设为 5 位时 (LCR[1：0])，传输 1.5 个停止位，否则传输 2 位停止位。
1:0	R/W	0x0	DLS Data Length Select，数据长度选择，用于选择外围设备发送和接收的每个字符的数据位数。 仅当 UART 空闲时（USR[0] 为 0）此位才可写。可选择的位数如下： • 0：5 位 • 1：6 位 • 2：7 位 • 3：8 位

12.5.6.9. 0x010 UART_MCR

默认值：0x00000000			UART 调制解调器控制寄存器 (Modem Control)
位域	类型	默认值	描述
31:8	–	–	–
7:6	R/W	0x0	UART_FUNCTION 选择 UART 或者 RS485 • 0：UART 模式 • 2：RS485 模式（常规 485，3 线模式，TX、RX 和 RTS） • 3：RS485–2 线模式（特殊 485，半双工，2 线模式，TX、RX，其中 TX 做数据输入输出，RX 做控制。）
5	R/W	0x0	AFCE Auto Flow Control Enable，自动流控制使能 当使能 FIFO 以及此位设 1 时，自动流控制功能使能。 • 0：自动流控制模式未使能 • 1：自动流控制模式使能
4	R/W	0x0	LOOP

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 调制解调器控制寄存器 (Modem Control)
位域	类型	默认值	描述
			Loop Back Mode，回环模式，用于将 UART 置于调试模式以进行测试。 • 0：正常模式 • 1：回环模式，调制解调器控制输入 (cts_n) 断开，输出 (rts_n) 在内部回环输入。 在 UART 模式下运行（MCR[7:6] 设为 0），tx 线上的数据保持为高，而串行数据输出在内部回环到 rx 线路，所有中断均正常。
3:2	–	–	–
1	R/W	0x0	RTS Request To Send，发送请求，用于直接控制发送请求 (rts_n) 输出。 • 0：rts_n 信号无效状态（高电平） • 1：rts_n 信号有效状态（低电平） rts_n 输出用于通知调制解调器 UART 已准备好交换数据。 • 当自动流控制未使能（MCR[5]设为 0），则需通过将此位设为 1，使 rts_n 处于低电平。 • 在自动流模式中（MCR[5] 设为 1）并且 FIFO 使能（FCR[0] 设为 1），也需通过将此位设为 1，使 rts_n 处于低电平，但同时也受到接收 FIFO 触发深度门控（当超过阈值时 n 处于高电平无效状态）。 • 当 MCR[1] 设为 0 时 rts_n 无效。 **注：** 在回环模式中（MCR[4] 设为 1），当该位置的值在内部回环输入时，rts_n 输出保持高电平无效状态。在 RS485 或 RS485–2 模式中，RTS 外接 485 收发器方向控制脚 DE，需通过设置此位控制发送接收方向，设 1 则为接收方向，设 0 则为发送方向。
0	–	–	–

12.5.6.10. 0x014 UART_LSR

默认值：0x00000060			UART 线路状态寄存器 (Line Status)
位域	类型	默认值	描述
31:8	–	–	–
7	R	0x0	FIFOERR RX Data Error In FIFO，FIFO 接收数据错误 • 如果 FIFO 未使能，此位总为 0。 • 如果 FIFO 使能且接收 FIFO 中至少有 PE(LSR[2])、FE(LSR[3]) 和 BI(LSR[4]) 中一个，此位被置 1。 • 如果 FIFO 没有后续错误，则通过读取 LSR 寄存器清除此位。
6	R	0x1	TEMT Transmitter Empty，发送器为空

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000060			UART 线路状态寄存器 (Line Status)
位域	类型	默认值	描述
			• 如果 FIFO 未使能，每当数据发送寄存器以及发送移位寄存器为空时，该位设 1。 • 如果 FIFO 使能，每当发送 FIFO 以及发送移位寄存器为空时，该位设 1。 • 以上任意情况下，当一个字符被写入发送数据信道时，该位被清除。
5	R	0x1	THRE TX Holding Register Empty，数据发送寄存器为空 • 如果 FIFO 未使能，每当数据发送寄存器为空并且准备接收新数据时，该位被设为 1。CPU 写入数据发送寄存器时，该位被清除。 • 如果 FIFO 使能，每当发送 FIFO 为空时，该位被设为 1。当至少有一个字符写入发送 FIFO 时，该位被清除。
4	RC	0x0	BI Break Interrupt，Break 中断，用于指示在串行输入数据上检测到中断序列。 break 条件会导致 UART 接收到仅且一个由 0 组成的字符。 • 在 FIFO 模式中，与 break 条件相关联的字符通过 FIFO 传输，当字符位于 FIFO 顶部时此位置 1，读取清除此位。 • 在非 FIFO 模式中，此位立即置 1 并持续到读取此位清除。
3	RC	0x0	FE Framing Error，帧错误，用于指示接收器中出现帧错误。 当接收器在接收的数据中没有检测到有效的停止位时，就会发生帧错误。在 FIFO 模式中，由于帧错误与接收到的字符相关，因此当具有帧错误的字符位于 FIFO 顶部时，才会显示该错误。帧错误出现时，UART 会尝试重新同步。接收器重新同步是通过假设错误是由下一个字符的起始位引起的，然后继续接收另一个数据位，以及奇偶检验位和停止位。 需要注意的是，如果发生 BI，则此位也置 1。 • 0：无帧错误 • 1：帧错误读取 LSR 清除此位
2	RC	0x0	PE Parity Error，奇偶校验错误 此位用于指示在接收中发生奇偶校验错误。 • 0：无奇偶校验错误 • 1：奇偶校验错误读取 LSR 清除此位。 **注：** 仅在使能奇偶校验 (PEN) 位 (LCR[3]) 功能时有效。
1	RC	0x0	OE Overrun Error，溢出错误 • 0：无溢出错误 • 1：溢出错误，读取 LSR 清除此位 如果在读取先前数据之前接收到新的数据字符，则出现此错误。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000060			UART 线路状态寄存器 (Line Status)
位域	类型	默认值	描述
			• 在非 FIFO 模式，当从 RBR 读取先前字符之前接收一个新字符，则此位被置 1，发生这种情况时，RBR 中的数据则会被覆盖。 • 在 FIFO 模式，当 FIFO 为满时接收到一个新的字符，则会发生此错误，此时 FIFO 中的数据被保留，而接收移位寄存器中的数据丢失。
0	R	0x0	DR Data Ready，数据就绪 用于指示在 RBR 或者接收 FIFO 中至少包含一个字符。 • 0：无数据就绪 • 1：数据就绪 当非 FIFO 模式中读取 RBR 或者 FIFO 模式中 FIFO 为空时清除此位。

12.5.6.11. 0x018 UART_MSR

默认值：0x00000010			UART 调制解调器状态寄存器 (Modem Status)
位域	类型	默认值	描述
31:5	–	–	–
4	R	0x1	CTS Line State Of Clear To Send，可发送状态 用于指示调制解调器控制线 cts_n 信号的当前状态。当 cts_n 有效时表示调制解调器已准备好 UART 交换数据。 • 0：cts_n 无效（高电平状态） • 1：cts_n 有效（低电平状态） **注：** 在回环模式中（MCR[4] 设为 1），CTS 内部连接 RTS (MCR[1])。
3:1	–	–	–
0	RC	0x0	DCTS Delta Clear To Send，表示自上次读取 MSR 后 cts_n 信号发生了改变。 • 0：上一次读取 MSR 后 cts_n 无变化 • 1：上一次读取 MSR 后 cts_n 有变化 读取 MSR 清除此位。在回环模式中 (MSR[4]=1)，DCTS 反映 MCR[1] (RTS) 的变化。 **注：** 如果未设置此位，并且 cts_n 信号有效（低电平）以及发生复位（软件复位或其他情况），如 cts_n 信号仍然保持有效，在移除复位时此位置 1。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.5.6.12. 0x01C UART_SCH

默认值：0x00000000			UART 暂存器 (Scratch)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	SCRATCH_REG 暂存器，为用户提供临时存储空间，UART 中未定义用途。

12.5.6.13. 0x07C UART_USR

默认值：0x00000006			UART 状态寄存器 (Status)
位域	类型	默认值	描述
31:5	–	–	–
4	R	0x0	RFF Receive FIFO Full，接收 FIFO 为满 用于指示接收 FIFO 已完全满。 • 0：接收 FIFO 未满 • 1：接收 FIFO 已满当接收 FIFO 不再满时自动清零
3	R	0x0	RFNE Receive FIFO Not Empty，接收 FIFO 非空 用于指示接收 FIFO 包含一个或多个数据。 • 0：接收 FIFO 为空 • 1：接收 FIFO 非空当接收 FIFO 为空时自动清零
2	R	0x1	TFE Transmit FIFO Empty，发送 FIFO 为空 用于指示发送 FIFO 完全空。 • 0：发送 FIFO 非空。 • 1：发送 FIFO 为空。当发送 FIFO 不再空时自动清零。
1	R	0x1	TFNF Transmit FIFO Not Full，发送 FIFO 未满 用于指示发送 FIFO 未满。 • 0：发送 FIFO 已满 • 1：发送 FIFO 未满。当发送 FIFO 已满时自动清零。
0	R	0x0	BUSY UART Busy Bit，UART 繁忙位 • 0：空闲 • 1：繁忙

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.5.6.14. 0x080 UART_TFL

默认值：0x00000000			UART 发送 FIFO 深度寄存器 (Transmit FIFO Level)
位域	类型	默认值	描述
31:9	–	–	–
8:0	R	0x0	TFL Transmit FIFO Level，发送 FIFO 深度 用于指示发送 FIFO 中的数据数量

12.5.6.15. 0x084 UART_RFL

默认值：0x00000000			UART 接收 FIFO 深度寄存器 (Receive FIFO Level
位域	类型	默认值	描述
31:9	–	–	–
8:0	R	0x0	RFL Receive FIFO Level，接收 FIFO 深度 用于指示接收 FIFO 中的数据数量

12.5.6.16. 0x088 UART_HSK

默认值：0x000000A5			UART DMA 握手配置寄存器 (DMA Handshake Configuration)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0xA5	HSK Handshake Configuration，握手配置 • 0xA5：DMA wait cycle 模式 • 0xE5：DMA handshake 模式

12.5.6.17. 0x0A4 UART_HALT

默认值：0x00000000			UART 停止发送寄存器 (Halt TX)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	DMA_PTE_RX The Sending Of RX_DRQ，发送 RX_DRQ • 在 DMA1 模式中，当 RFL 大于或者等于触发深度/接收超时，发送 DRQ。 • 在 DMA0 模式中，如果 DMA_PTE_RX=1 并且 FIFO 使能，当 RFL 大于触发深度时，发送 DRQ。 • 在其他情况下，一旦接收数据有效，发送 DRQ。
6	R/W	0x0	PTE The Sending Of TX_REQ，发送 TX_REQ

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 停止发送寄存器 (Halt TX)
位域	类型	默认值	描述
			• 在 DMA1 模式（FIFO 使能）中： ◦ 如果 PTE 设为 1，当 TFL 小于触发深度时，发送 DMA 请求。 ◦ 如果 PTE 设为 0，当 FIFO 为空，发送 DMA 请求。当 FIFO 为满时，DMA 请求将停止。 • 在 DMA0 模式中： ◦ 如果 PTE 设为 1 并且 FIFO 使能，当 TFL 小于触发深度时，发送 DMA 请求。 ◦ 如果 PTE 设为 1 并且 FIFO 未使能，当 THRE 为空时，发送 DMA 请求。 ◦ 如果 PTE 设为 0，当 FIFO 为空时发送 DMA 请求。
5:3	–	–	–
2	R/WAC	0x0	CHANGE_UPDATE 更新配置 使用 HALT[1] 更改波特率或者 LCR 配置后，写 1 来更新配置，等待此位自动清 0 来完成更新过程。 • 0：此位无影响。 • 1：更新触发，完成更新后自动清零。
1	R/W	0x0	CHCFG_AT_BUSY 繁忙状态更改配置使能 用户可在 UART 繁忙（USB[0] 为 1）时通过此位使能更改 LCR 配置以及波特率。 1：UART 繁忙时使能更改
0	R/W	0x0	HALT_TX 停止发送 此位用于停止传输以进行测试，以便在使能 FIFO 时，主控可以填充发送 FIFO。 • 0：停止发送未使能 • 1：停止发送使能 **注：** 如果 FIFO 未使能，设置此位对操作没有影响。

12.5.6.18. 0x0B0 UART_DBG_DLL

默认值：0x00000000			UART 低位除数调试寄存器 (DBG DLL)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	DEBUG DLL

12.5.6.19. 0x0B4 UART_DBG_DLH

默认值：0x00000000			UART 高位除数调试寄存器 (DBG DLH)
位域	类型	默认值	描述
31:8	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART 高位除数调试寄存器 (DBG DLH)
位域	类型	默认值	描述
7:0	R/W	0x0	DEBUG DLH

12.5.6.20. 0x0B8 UART_485_DE

默认值：0x000000ff			UART RS485 DE 时间寄存器 (RS485 DE Time)
位域	类型	默认值	描述
31:8	–	–	–
7:4	R/W	0xf	DE_DAT Driver Enable De-assertion Time，DE 无效时间 T2 串行数据 结束位到 DE 信号下降沿之间的时间间隔，以串行时钟周期为单位。
3:0	R/W	0xf	DE_AT Driver Enable Assertion Time，DE 有效时间 T1 DE 信号上升沿到串行数据 起始位之间的时间间隔，以串行时钟周期为单位

12.5.6.21. 0x0C0 UART_485_CTL

默认值：0x00000080			UART RS485 控制与状态寄存器 (RS485 Control and Status)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x1	RS485_CTL_MODE RS485 Control Mode，RS485 控制模式 • 0：硬件控制模式。DE 信号 (RTS) 在数据发送时通过内部硬件逻辑进行自动控制，发送数据前自动使能 DE 为有效高电平，发送移位寄存器为空且发送 FIFO 为空，则自动切换 DE 为无效低电平。 • 1：软件控制模式。DE 信号 (RTS) 在数据发送时通过外部软件配置进行手动控制，配置 MCR[1]=0 则 DE 为有效高电平可发送数据，MCR[1]=1 则 DE 为无效低电平可接收数据。
6	R/W1C	0x0	AAD_ADDR_F AAD 地址匹配标志 在 AAD 模式中，当 UART 接收到地址字节且与 RS485_ADDR_MATCH 相同时，该位将置为 1。如果 RS485 中断使能，则将产生 RS485 中断。 写 1 清除该位并且复位 RS485 中断。
5	R/W1C	0x0	RS485_ADDR_DET_F RS485 地址检测标志 此位为地址字节检测标志。当 UART 接收到地址字节时，此位将设为 1。如果 RS485 中断使能，则将产生 RS485 中断。 写 1 清除该位并且复位 RS485 中断。
4	–	–	–
3	R/W	0x0	RX_BF_ADDR 地址之前接收

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000080			UART RS485 控制与状态寄存器 (RS485 Control and Status)
位域	类型	默认值	描述
			在 NMM 模式中，如果此位设为 1，UART 将在接收到一个地址字节之前将所有字节接收到 FIFO 中。如果设为 0，则不进行此操作。 • 1：接收 • 0：不接收
2	R/W	0x0	RX_AF_ADDR 地址之后接收 • 1：接收 • 0：不接收 在 NMM 模式中： • 如果此位设为 1，UART 将在接收到一个地址字节之后将所有字节接收到 FIFO 中。 • 如果设为 0，则不进行此操作。
1:0	R/W	0x0	RS485_SLAVE_MODE_SEL RS485 从机模式选择 RS485 从机模式： • 0：标准多点操作 (NMM) • 1：自动地址检测操作 (AAD) • 2：保留 • 3：保留

12.5.6.22. 0x0C4 RS485_ADDR_MATCH

默认值：0x00000000			UART RS485 地址匹配寄存器 (RS485 Address Match)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	ADDR_MATCH 地址匹配 在 AAD 模式下使用的匹配地址。 **注：** 仅在 AAD 模式下可用。

12.5.6.23. 0x0C8 BUS_IDLE_CHK

默认值：0x00000000			UART RS485 总线空闲查询寄存器 (RS485 Bus Idle Check)
位域	类型	默认值	描述
31:8	–	–	–
7	R/W	0x0	BUS_IDLE_CHK_EN 总线空闲查询使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			UART RS485 总线空闲查询寄存器 (RS485 Bus Idle Check)
位域	类型	默认值	描述
			• 1：使能总线空闲查询功能。 • 0：未使能总线空闲查询功能
6	R	0x0	BUS_STATUS 总线状态标志 • 1：繁忙 • 0：空闲
5:0	R	0x0	ADJ_TIME 总线空闲时间 单位为 8*16*T_{clk}

12.5.6.24. 0x0CC TX_DLY

默认值：0x00000000			UART 发送延时寄存器 (TX Delay)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	DLY 发送延时 最后一个停止位与下一个开始位之间的延迟时间。单位为 16*T_{clk}。它用于控制数据发送中两个字节之间的间隔。

12.5.6.25. 0x0D0 UART_DBR

默认值：0x00000000			UART 调试寄存器 (Debug Register)
位域	类型	默认值	描述
31:8	–	–	–
3	W	0x0	Bypass 预取调试
2:0	–	–	–

12.5.6.26. 0x0FC UART_VERSION

默认值：0x00000100			UART 版本号寄存器 (Version)
位域	类型	默认值	描述
31:8	–	–	–
7:0	R	0x00000100	UART 版本号寄存器，V1.0

12.6. Inter Integrated Circuit (I2C)


I2C 模块是 CPU 主机与 I2C 总线之间的接口，包括一根串行数据线 (SDA) 和一根串行时钟线 (SCL)。所有挂在 I2C 总线的设备之间都可进行通信，每个设备可通过唯一的地址被其他设备寻址后建立通信，每个设备可作为发送者也可以作为接收者。此外，在通信期间设备也会分为 master 和 slave，master 可以发起数据传输以及生成时钟信号，被 master 寻址的则为 slave。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.1. 特性说明

- 支持 master 和 slave 模式
- 支持最高 400Kb/s 传输
- 支持 7 bits 和 10 bits 寻址
- 支持时钟同步
- 支持中断和轮询模式
- 可编程 SDA 保持时间
- 可编程防止 I2C 通信异常总线挂死
-

12.6.2. 原理框图



12.6.3. 功能描述

12.6.3.1. 协议约定

表 12–25 协议约定

类型	描述
数据帧	大小固定为 8 bits（一字节）
传输方向	高位先发
总线释放状态	SCL 和 SDA 均为高电平，其中 SCL 一直由 master 设备控制。
启动信号（START）	SCL 高，SDA 由高转低
停止信号（STOP）	SCL 高，SDA 由低转高


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–25 协议约定 (续)


类型	描述
应答信号	• ACK：master 设备控制 SCL，发送完 8 bits 后释放 SDA，在第九个 SCL 波形时，Slave 设备拉低 SDA。 • NACK：master 设备控制 SCL，发送完 8 bits 后释放 SDA，在第九个 SCL 波形时，Slave 设备拉高 SDA。
Slave 设备地址	• 含 CPU 的智能器件，地址由软件初始化时定义，但不能与其它的器件有冲突。 • 不含 CPU 的非智能器件： ◦ 高 4 bits 由厂家在器件内部固化，不可改变。 ◦ 低 3 bits 由引脚连接电平决定，例如 eeprom，三个引脚常用名字 A1、A2、A3。
读写位	1 bit，与 Slave 设备地址的 7 bits，组成读写数据帧的数据内容（Slave 设备 7 bits + 1 bit），0 表示写，1 表示读。
空闲检测	Master 设备检测到 SDA、 SCL 均为高电平。

12.6.3.2. Master & Slave 模式

I2C 协议：



Master & slave 关系图：



Master & slave 详细行为描述如下：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- Master 发送操作：master 设备通过 I2C_DATA_CMD[8] 写 0 进行发送请求，将数据写进 I2C_DATA_CMD[7:0]，然后发送到 I2C 总线，由响应的 slave 设备从总线接收数据。
- Master 接收操作：master 设备通过 I2C_DATA_CMD[8] 写 1 进行接收请求，由响应的 slave 设备将数据发送到 I2C 总线，然后 master 从 I2C_DATA_CMD[7:0]获取数据。
- Slave 发送操作：接收到 master 的接收请求，将数据写进 I2C_DATA_CMD[7:0]，然后发送到 I2C 总线。
- Slave 接收操作：接收到 master 的发送请求，从 I2C_DATA_CMD[7:0] 获取数据
- Mater 发起寻址，发起 START 信号，生成 SCL，生成 STOP 信号，可发送和接收。Slave 作为被寻址的一方，发起 ACK 或 Not ACK 信号，可发送和接收。

注：
I2C_DATA_CMD[8] 只能在 master 模式下配置，I2C 任何的通信行为都由 master 主动发起。

12.6.3.3. 7–bit & 10–bit 寻址

7–bit 寻址格式

I2C_TAR[6:0] 对应此 7 位地址，R/W 为 I2C_DATA_CMD[8]。

	MSB						LSB		
START	A6	A5	A4	A3	A2	A1	A0	R/W	ACK

注：

其中寻址模式存在一些 slave 设备支持 START 字节，即 master 先发起 `0000 0001` 字节（不需要 ACK），再发起 START 信号进行寻址。

10–bit 寻址格式

10–bit 寻址分为两个字节发送：第一个字节的 bit[7:3] 向 slave 指示这是一个 10bit 的地址。紧接着的 bit[2:1]为 I2C_TAR[9:8]，R/W 为 I2C_DATA_CMD[8]。第二个字节为 I2C_TAR[7:0]。

START	1	1	1	1	0	A9	A8	R/W	A7	A6	A5	A4	A3	A2	A1	A0	ACK


12.6.3.4. Restart 说明

重复起始条件和起始条件类似，重复起始条件发生在停止条件之前。Master 想继续给 slave 发送消息时，在一个字节传输完成后可以发送重复起始条件来启动下一次传输，而不是产生停止条件。

Restart 也是在 SCL 高电平的时候产生一个 SDA 的下降沿。因此需要先令 SDA 和 SCL 都处于高电平状态，再令 SDA 拉低，本质操作和起始条件是一样的。


Restart 时序：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




传输时序示例如下：

多次读数据：




多次写数据：




读数据转写数据：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



写数据转读数据：




12.6.3.5. SDA_SETUP_TIME 和 SDA_HOLD_TIME 说明

SDA_SETUP_TIME 为 SCL 延迟时间，表示 SCL 上升沿相对 SDA 的延迟量，只有当 I2C 作为 slave 发送数据时使用。

SDA_HOLD_TIME 为 SDA 保持时间，表示 SCL 拉低之后 SDA 保持的时间。

SETUP 和 HOLD 说明：



12.6.3.6. START BYTE 机制

START BYTE 机制服务于当片上系统没有专用的 I2C 模块的情况。START BYTE 会将开始条件的过程延长，在生成 START 条件后，继续发送一个 Byte 信号 (0000_0001)，master 持续的将 SDA 线拉低七个周期。


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

当 I2C 设为 slave 时，无需使用 START BYTE 机制。当 I2C 设为 master，启用 START BYTE 可以让轮询总线的处理器以较低的频率采样 SDA 线。当采样到起始字节中任意一个 0 时，切换到更快的频率，找到 0000_0001 后产生 restart，然后开始传输。

START BYTE 的过程：

1. Master 先产生一个 START 条件
2. Master 发送 byte（0000_0001），并发送 ACK 信号
3. 在此过程中，不能有任何 slave 相应 ACK
4. Master 生成 restart 信号。

START BYTE 时序：




12.6.3.7. 通用广播地址

通用广播地址 (General call address) 是为了寻址总线上的所有设备。

- 不需要使用广播功能的设备，可以不响应广播。
- 需要使用广播功能的设备，则在检测到广播地址后发送响应，并作为 slave 接收读取总线上发送的数据。

  Master 不知道总线上发送响应的 slave 数量，总线上所有可以响应广播的 slave 读取广播地址后的第二个以及后面的字节，不能处理广播数据的 slave 不发送响应来忽略广播。因此 master 检测不到未响应的 slave。

广播信息的含义在第二个字节决定，如下所示：




GEN_CALL 格式有两种情况，详细说明如下：

1. 第二个 Byte 最低位 B 为 0：
   - 0000_0110(06h)：设备复位并通过硬件写数据到 slave 的可编程部分。所有可以响应此类广播的 slave，收到此两个字节后，进行复位并进入其地址的可编程部分。
   - 0000_0100(04h)：通过硬件写内容到 slave 的可编程部分，作用类似 (06h)，但设备不复位。
   - 0000_0000(00h)：不允许作为第二个字节使用。
2. 第二个 Byte 最低位 B 为 1：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 该两字节广播定义为硬件广播，由一个硬件 master 器件发送，例如键盘扫描器。硬件广播不能编程，无法发送一个期望的 slave 地址。由于硬件 master 预先不知道报文要传输给哪个器件，只能产生包含自身地址的硬件广播呼叫，便于系统识别。
- 第二个字节中前 7 位是硬件 master 的地址，可由连接到总线的智能器件识别并指引硬件 master 的信息，例如，一个连接到总线的微控制器。如果硬件 master 也可以作为 slave，其 slave 地址和 master 地址相同。
- 硬件广播格式：



12.6.3.8. 总线挂死恢复机制

总线挂死恢复分为以下情况：


- **SDA 挂死恢复**

  I2C 通信异常可能会造成总线挂死情况，例如 slave 设备应答 ACK 拉低 SDA 时出现异常。此时 slave 无法释放总线，造成 master 无法继续掌握总线进行通信。


  因此检测到 SDA 挂死条件，则触发恢复机制。原理如下：

  1. Master 尝试在 SDA 发送逻辑 1 并且检查 SDA 是否恢复，最多连续发送 9 个时钟周期。
  2. 如果 SDA 在九个时钟周期内恢复，master 则发送一个 STOP 信号释放总线。

     下图表示第九个时钟恢复：



     下图表示第七个时钟恢复



  3. 如果 SDA 在九个时钟周期内未恢复，则系统需要硬件复位。


- **SCL 挂死恢复**

  通常只有在电路电气发生故障才存在 SCL 一直处于低电平，除了硬件复位系统外，没有有效的方法来解决此问题，若使能 SCL 挂死中断，可查看 I2C_INTR_STAT[14] 检查 SCL 状态。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved


12.6.4. 编程指南

12.6.4.1. MASTER 初始化流程



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.4.2. SLAVE 初始化流程



12.6.5. 寄存器列表

表 12–26 I2C 寄存器列表

偏移地址	缩写	寄存器名称	章节
0x000	I2C_CTL	I2C 控制	0x000 I2C_CTL
0x004	I2C_TAR	I2C 目标设备	0x004 I2C_TAR
0x008	I2C_SAR	I2C 从机地址	0x008 I2C_SAR
0x00C	I2C_ACK_GEN_CALL	I2C 响应广播	0x00C I2C_ACK_GEN_CALL
0x010	I2C_DATA_CMD	I2C 数据命令	0x010 I2C_DATA_CMD
0x020	I2C_SS_SCL_HCNT	I2C 标准速度时钟高位计数	0x020 I2C_SS_SCL_HCNT
0x024	I2C_SS_SCL_LCNT	I2C 标准速度时钟低位计数	0x024 I2C_SS_SCL_LCNT
0x028	I2C_FS_SCL_HCNT	I2C 快速时钟高位计数	0x028 I2C_FS_SCL_HCNT
0x02C	I2C_FS_SCL_LCNT	I2C 快速时钟低位计数	0x02C I2C_FS_SCL_LCNT
0x030	I2C_SDA_HOLD	I2C SDA 保持时间	0x030 I2C_SDA_HOLD
0x034	I2C_SDA_SETUP	I2C SDA 建立时间	0x034 I2C_SDA_SETUP
0x038	I2C_INTR_MASK	I2C 中断屏蔽	0x038 I2C_INTR_MASK
0x03C	I2C_INTR_CLR	I2C 中断清除	0x03C I2C_INTR_CLR
0x040	I2C_RAW_INTR_STAT	I2C 中断状态	0x040 I2C_RAW_INTR_STAT
0x048	I2C_ENABLE	I2C 使能	0x048 I2C_ENABLE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–26 I2C 寄存器列表 (续)

偏移地址	缩写	寄存器名称	章节
0x04C	I2C_ENABLE_STATUS	I2C 使能状态	0x04C I2C_ENABLE_STATUS
0x050	I2C_STATUS	I2C 状态	0x050 I2C_STATUS
0x054	I2C_TX_ABRT_SOURCE	I2C 发送停止源	0x054 I2C_TX_ABRT_SOURCE
0x090	I2C_RX_TL	I2C 接收阈值	0x090 I2C_RX_TL
0x094	I2C_TX_TL	I2C 发送阈值	0x094 I2C_TX_TL
0x098	I2C_TXFLR	I2C 发送 FIFO 水位	0x098 I2C_TXFLR
0x09C	I2C_RXFLR	I2C 接收 FIFO 水位	0x09C I2C_RXFLR
0x0A0	I2C_SCL_STUCK_TIMEOUT	I2C SCL 挂死超时	0x0A0 I2C_SCL_STUCK_TIMEOUT
0x0A4	I2C_SDA_STUCK_TIMEOUT	I2C SDA 挂死超时	0x0A4 I2C_SDA_STUCK_TIMEOUT
0x0B0	I2C_FS_SPIKELEN	I2C 快速模式毛刺抑制时长	0x0B0 I2C_FS_SPIKELEN
0x0FC	VERSION	I2C 版本号	0x0FC VERSION

12.6.6. 寄存器描述

12.6.6.1. 0x000 I2C_CTL

默认值：0x0000006F			I2C 控制（I2C Control）
位域	类型	默认值	描述
31:11	–	–	–
10	R/W	0x0	BUS_CLEAR_FEATURE_CTL 总线清除控制 • 0：BUS_CLEAR_FEATURE 禁止 • 1：BUS_CLEAR_FEATURE 使能 此位置 1，SDA 挂死机制使能以及 SCL_STUCK_AT_LOW 中断可触发 仅 master 模式有效
9	R/W	0x0	RX_FIFO_FULL_HLD_CTL RX_FIFO 满状态保持总线控制，仅在 master 模式下： • 0：RX_FIFO 满状态时数据溢出 • 1：RX_FIFO 满状态时保持总线
8	R/W	0x0	TX_EMPTY_CTL TX_EMPTY 中断控制 • 0：TX_EMPTY 中断行为 0 • 1：TX_EMPTY 中断行为 1 （详细描述见 I2C_INTR_STAT[4]）
7	R/W	0x0	STOP_DET_IFADDRESSED STOP_DET 中断控制，在 Slave 模式下： • 0：不管被寻址与否，都发出 STOP_DET 中断 • 1：仅在被寻址时发出 STOP_DET 中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x0000006F			I2C 控制（I2C Control）
位域	类型	默认值	描述
			注： 此位设为 1 时，且在 GEN_CALL 下，即使响应也不会发出 STOP_DET 中断
6	R/W	0x1	RESTART_ENABLE 重开始使能控制 • 0：master RESTART 禁止 • 1：master RESTART 使能 master 发送 RESTART 信号控制，一些旧 slave 设备不支持处理 RESTART 信号。当 RESTART 禁止时，master 被禁止执行以下功能： • **发送 START 字节** • **使用 10bit 寻址模式进行读操作**
5:4	R/W	0x2	SPEED_MODE_SELECT 速率模式选择 • 1：标准模式（100Kb/s） • 2: 快速模式（<=400Kb/s） 此位只能写 1 或者 2。
3	R/W	0x1	10BITADDR_SELECT_SLAVE Slave 被寻址 bit 选择 • 0：7 bits 寻址模式 • 1：10 bits 寻址模式
2	R/W	0x1	10BITADDR_SELECT_MASTER Master 寻址 bit 选择 • 0：7 bits 寻址模式 • 1：10 bits 寻址模式
1	R/W	0x1	SLAVE_MODE_DISABLE Slave 模式使能控制 • 0：Slave 模式使能 • 1：Slave 模式禁止 当 I2C_CTL[0]设置为 1 时，此位也需设置为 1。I2C_CTL [0]设置为 0 时，此位也设置为 0。
0	R/W	0x1	MASTER_MODE_ENABLE Master 模式使能控制 • 0：Master 模式禁止 • 1：Master 模式使能 当 I2C_CTL [1]设置为 1 时，此位也需设置为 1。I2C_CTL [1]设置为 0 时，此位也设置为 0。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.6.2. 0x004 I2C_TAR

默认值：0x0000005A			I2C 目标设备（I2C Target）
位域	类型	默认值	描述
31:12	–	–	–
11	R/W	0	GEN_CALL_CTL • 0：GEN_CALL 模式禁止 • 1：GEN_CALL 模式使能 此位配 1，当 bit[10]为 0 时，master 进行广播模式寻址，无视 bit[9:0]中的目标地址，进行 GEN_CALL 模式，GEN_CALL 模式只允许进行写操作，尝试读操作会导致 TX_ABRT（I2C_INTR_STAT[6]）中断产生。当 bit[10]为 1 时，start 字节使能时，master 先发起 start 字节，再进行目标寻址
10	R/W	0	START_BYTE_CTL Start 字节控制 • 0：start 字节禁止 • 1：start 字节使能
9:0	R/W	0x5A	I2C_TAR 目标地址 Master 依此目标地址寻址建立通信。如果 I2C_TAR 和 I2C_SAR 相同，则存在回环，但是 FIFO 在 master 与 slave 之间共享，因此双向传输是不可行的，只能单向传输。Master 不能传输数据给自己，只能传输给 slave。 当进行 GEN_CALL 时，无视此地址。

12.6.6.3. 0x008 I2C_SAR

默认值：0x0000005A			I2C 从机地址（I2C Slave Address）
位域	类型	默认值	描述
31:10	–	–	–
9:0	R/W	0x5A	I2C_SAR SLAVE 模式被寻址的地址 当为 7bit 寻址时，只有 bit[6:0]有效。此位仅在 I2C 禁止时可写（I2C_ENABLE[0]写 0），其他时间写入无效。

12.6.6.4. 0x00C I2C_ACK_GEN_CALL

默认值：0x00000001			I2C 响应广播（I2C Acknowledge General Call）
位域	类型	默认值	描述
31:1	–	–	–
0	R/W	0x1	ACK_GEN_CALL GEN_CALL 应答状态。 • 0：接收到 GEN_CALL 地址后不应答 • 1：接收到 GEN_CALL 地址后应答

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.6.5. 0x010 I2C_DATA_CMD

默认值：0x00000000			I2C 数据命令（I2C Data Command）
位域	类型	默认值	描述
31:11	–	–	–
10	W	0x0	RESTART 重开始行为控制 • 0：如果 RESTART_ENABLE(I2C_CTL[6]) 为 1，只有当传输方向与上一个传输命令的方向不同时，发出 RESTART 信号。如果 RESTART_ENABLE (I2C_CTL[6]) 为 0，则发送一个 STOP 信号然后接着一个 START 信号 • 1：如果 RESTART_ENABLE(I2C_CTL[6]) 为 1，无论当前数据传输方向与上一个传输命令的方向是否相同，都会发出 RESTART 信号。如果 RESTART_ENABLE (I2C_CTL[6]) 为 0，则发送一个 STOP 信号然后接着一个 START 信号
9	W	0x0	STOP STOP 命令控制 • 0：一个 byte 传输完后不接着 STOP 信号 • 1：一个 byte 传输完后接着 STOP 信号
8	W	0x0	CMD 操作命令，仅在 master 模式下有效 • 0：Master 写操作命令 • 1：Master 读操作命令 **注：** 如果在收到 RD_REQ 请求后此位写 1，则产生 TX_ABRT 中断。
7:0	R/W	0x0	DAT 数据缓冲区 发送数据时，数据需写入此位段。接收数据时，数据亦接收到此位段。

12.6.6.6. 0x020 I2C_SS_SCL_HCNT

默认值：0x00000060			I2C 标准速度时钟高位计数（I2C Standard SCL High Count）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x60	I2C_SS_SCL_HCNT 标准速率模式下 SCL 高电平持续时间计数。 此位仅在 I2C 禁止时可写（I2C_ENABLE[0] 写 0），其他时间写入无效。最小值为 0x60，写入小于 0x60 的数值无效。 计算方法： • 标准速率 SCL 高电平最小时间：4000 ns • 标准速率 SCL 低电平最小时间：4700 ns 以标准速度模式为例：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000060			I2C 标准速度时钟高位计数（I2C Standard SCL High Count）
位域	类型	默认值	描述
			• SCL 高电平时间 = (I2C_SS_SCL_HCNT + I2C_FS_SPIKELEN + 8) * I2C_clk_period • I2C_clk_period 为 I2C 模块输入时钟周期

12.6.6.7. 0x024 I2C_SS_SCL_LCNT

默认值：0x00000070			I2C 标准速度时钟低位计数（I2C Standard SCL Low Count）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x70	I2C_SS_SCL_LCNT 标准速率模式下 SCL 低电平持续时间计数。 此位仅在 I2C 禁止时可写（I2C_ENABLE[0] 写 0），其他时间写入无效。最小值为 0x70，写入小于 0x70 的数值无效。 计算方法： • 标准速率 SCL 高电平最小时间：4000 ns • 标准速率 SCL 低电平最小时间：4700 ns 以标准速度模式为例 • SCL 低电平时间 = (I2C_SS_SCL_LCNT + 1) * I2C_clk_period • I2C_clk_period 为 I2C 模块输入时钟周期。

12.6.6.8. 0x028 I2C_FS_SCL_HCNT

默认值：0x0000000F			I2C 快速时钟高位计数（I2C Fast SCL High Count）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0xF	I2C_FS_SCL_HCNT 快速模式下 SCL 高电平持续时间计数。 此位仅在 I2C 禁止时可写（I2C_ENABLE[0]写 0），其他时间写入无效。最小值为 0xF，写入小于 0xF 的数值无效。 计算方法： • 快速 SCL 高电平最小时间：600ns • 快速 SCL 低电平最小时间：1300ns 以快速模式为例 • SCL 高电平时间 = (I2C_FS_SCL_HCNT + I2C_FS_SPIKELEN + 8) * I2C_clk_period • I2C_clk_period 为 I2C 模块输入时钟周期

12.6.6.9. 0x02C I2C_FS_SCL_LCNT

默认值：0x0000001F			I2C 快速时钟低位计数（I2C Fast SCL Low Count）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x1F	I2C_FS_SCL_LCNT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x0000001F			I2C 快速时钟低位计数（I2C Fast SCL Low Count）
位域	类型	默认值	描述
			快速模式下 SCL 低电平持续时间计数。此位仅在 I2C 禁止时可写（I2C_ENABLE[0]写 0），其他时间写入无效。最小值为 0x1F，写入小于 0x1F 的数值无效。 计算方法： • 快速 SCL 高电平最小时间：600ns • 快速 SCL 低电平最小时间：1300ns 以快速模式为例 • SCL 低电平时间 = (I2C_FS_SCL_LCNT + 1) * I2C_clk_period • I2C_clk_period 为 I2C 模块输入时钟周期

12.6.6.10. 0x030 I2C_SDA_HOLD

默认值：0x00000001			I2C SDA 保持时间（I2C SDA Hold Time）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	I2C_SDA_RX_HOLD I2C 接收时设置所需的 SDA 保持时间，以 I2C_clk 周期为单位
15:0	R/W	0x1	I2C_SDA_TX_HOLD I2C 发送时设置所需的 SDA 保持时间，以 I2C_clk 周期为单位

12.6.6.11. 0x034 I2C_SDA_SETUP

默认值：0x00000002			I2C SDA 建立时间（I2C SDA Setup Time）
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x2	I2C_SDA_SETUP SDA 设置时间，数值为（该值–1），以 I2C_clk 周期为单位。 如默认值为(2–1)个 cycle 建议如果需要延迟 1000ns，则对于 10Mhz 的 I2C，时钟频率此字段设为 11，此字段最小值设 2

12.6.6.12. 0x038 I2C_INTR_MASK

默认值：0x000048FF			I2C 中断屏蔽（I2C Interrupt Mask）
位域	类型	默认值	描述
31:15	–	–	–
14	R/W	0x1	M_SCL_STUCK_AT_LOW • 0：中断屏蔽 • 1：中断未屏蔽
13	R/W	0x0	M_MASTER_ON_HOLD

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000048FF			I2C 中断屏蔽（I2C Interrupt Mask）
位域	类型	默认值	描述
			• 0：中断屏蔽 • 1：中断未屏蔽
12	–	–	–
11	R/W	0x1	M_GEN_CALL • 0：中断屏蔽 • 1：中断未屏蔽
10	R/W	0x0	M_START_DET • 0：中断屏蔽 • 1：中断未屏蔽
9	R/W	0x0	M_STOP_DET • 0：中断屏蔽 • 1：中断未屏蔽
8	R/W	0x0	M_ACTIVITY • 0：中断屏蔽 • 1：中断未屏蔽
7	R/W	0x1	M_RX_DONE • 0：中断屏蔽 • 1：中断未屏蔽
6	R/W	0x1	M_TX_ABRT • 0：中断屏蔽 • 1：中断未屏蔽
5	R/W	0x1	M_RD_REQ • 0：中断屏蔽 • 1：中断未屏蔽
4	R/W	0x1	M_TX_EMPTY • 0：中断屏蔽 • 1：中断未屏蔽
3	–	–	–
2	R/W	0x1	M_RX_FULL • 0：中断屏蔽 • 1：中断未屏蔽
1	–	–	–
0	R/W	0x1	M_RX_UNDER

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000048FF			I2C 中断屏蔽（I2C Interrupt Mask）
位域	类型	默认值	描述
			• 0：中断屏蔽 • 1：中断未屏蔽

12.6.6.13. 0x03C I2C_INTR_CLR

默认值：0x00000000			I2C 中断清除（I2C Interrupt Clear）
位域	类型	默认值	描述
31:15	–	–	–
14	R/W1C	0x0	CLR _SCL_STUCK_AT_LOW • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
13	R/W1C	0x0	CLR _M_MASTER_ON_HOLD • 0：中断未激活 • 1：写 1 清零
12	–	–	–
11	R/W1C	0x0	CLR _GEN_CALL • 0：中断未激活 • 1：写 1 清零 ACK 需持续一个 SCL 周期，在此期间无法对 GEN_CALL 中断清零详细描述见 I2C_INTR_STAT
10	R/W1C	0x0	CLR _START_DET • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
9	R/W1C	0x0	CLR _STOP_DET • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
8	R/W1C	0x0	CLR _ACTIVITY • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
7	R/W1C	0x0	CLR _RX_DONE • 0：中断未激活 • 1：写 1 清零

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 中断清除（I2C Interrupt Clear）
位域	类型	默认值	描述
			详细描述见 I2C_INTR_STAT
6	R/W1C	0x0	CLR _TX_ABRT • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
5	R/W1C	0x0	CLR _RD_REQ • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
4	R/W1C	0x0	TX_EMPTY • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
3	–	–	–
2	R/W1C	0x0	RX_FULL • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT
1	–	–	–
0	R/W1C	0x0	CLR _RX_UNDER • 0：中断未激活 • 1：写 1 清零 详细描述见 I2C_INTR_STAT

12.6.6.14. 0x040 I2C_RAW_INTR_STAT

默认值：0x00000000			I2C 中断状态（I2C Interrupt Status）
位域	类型	默认值	描述
31:15	–	–	–
14	R	0x0	SCL_STUCK_AT_LOW • 0：中断未触发 • 1：中断触发 指示 SCL 处于低电平的持续时间是否为 I2C_SCL_STUCK_TIMEOUT 设置的时间，需配置 I2C_CTL[10]为 1
13	R	0x0	MASTER_ON_HOLD

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 中断状态（I2C Interrupt Status）
位域	类型	默认值	描述
			• 0：中断未触发 • 1：中断触发 指示 master 是否保持总线并且 TX FIFO 为空，硬件自动清零
12	–	–	–
11	R	0x0	GEN_CALL • 0：中断未触发 • 1：中断触发 仅在接收到 GEN_CALL 地址并且回复 ACK 时触发。
10	R	0x0	START_DET • 0：中断未触发 • 1：中断触发 指示 master 或者 slave 模式下，是否检测到一个 START 信号
9	R	0x0	STOP_DET • 0：中断未触发 • 1：中断触发 指示 master 或者 slave 模式下，是否检测到一个 STOP 信号。 在 slave 模式下：当 I2C_CON[7]（STOP_DET_IFADDRESSED）设为 1，中断 STOP_DET 仅在寻址模式下触发，GEN_CALL 模式下不触发。当 I2C_CON[7]（STOP_DET_IFADDRESSED）设为 0，中断 STOP_DET 不管是否被寻址都会触发。
8	R	0x0	ACTIVITY • 0：中断未触发 • 1：中断触发 指示 I2C 捕获活动状态并且一直保持为 1 直到被清零，清除此位有 3 种方式： • 关闭 I2C • I2C_INTR_CLR[8]写 1 清零 • 系统复位 一旦此位被设为 1，即使 I2C 处于空闲状态，也会保持直到以上其中一种方式清零
7	R	0x0	RX_DONE • 0：中断未触发 • 1：中断触发 当 I2C 作为 slave 发送数据时，若 master 不再回复一个 ACK，则此位设为 1。此中断在传输的最后一个字节发生，指示传输结束
6	R	0x0	TX_ABRT • 0：中断未触发 • 1：中断触发

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 中断状态（I2C Interrupt Status）
位域	类型	默认值	描述
			指示 I2C 作为发送者无法完成对发送 FIFO 内容的预期操作。master 和 slave 模式都可发生此中断。当此中断发生时，I2C_TX_ABRT_SOURCE 寄存器指示发生停止发送的原因
5	R	0x0	RD_REQ • 0：中断未触发 • 1：中断触发 当此位设为 1 时，表明在 slave 模式下，master 设备在尝试读取 I2C 的数据。I2C 将总线保持为等待状态，直到此中断被服务，这意味这 slave 已经被 master 寻址。当中断发生时，处理器必须响应此中断，将请求的数据写入 I2C_DATA_CMD 寄存器。
4	R	0x0	TX_EMPTY • 0：中断未触发 • 1：中断触发 TX_EMPTY_CTL 设为 0：当发送缓冲器小于等于 I2C_TX_TL 寄存器设定的阈值时，此位设为 1。 TX_EMPTY_CTL 设为 1：当发送缓冲器小于等于 I2C_TX_TL 寄存器设定的阈值时，并且最新命令的地址/数据从内部的移位寄存器传输完成，此位设为 1。 当缓冲器数据量超过 I2C_TX_TL 寄存器设定值硬件会自动清零。
3	–	–	–
2	R	0x0	RX_FULL • 0：中断未触发 • 1：中断触发 当接收缓冲器达到或超过 I2C_RX_TL 寄存器设定的阈值时，此位设 1。当缓冲器深度低于阈值，硬件自动清零。
1	–	–	–
0	R	0x0	RX_UNDER（接收下溢出） • 0：中断未触发 • 1：中断触发 如果接收缓冲器为空时，通过 I2C_DATA_CMD 读取数据则设为 1。

12.6.6.15. 0x048 I2C_ENABLE

默认值：0x00000000			I2C 使能（I2C Enable）
位域	类型	默认值	描述
31:4	–	–	–
3	R/W	0x0	SDA_STUCK_RECOVERY_ENABLE SDA 挂死恢复使能控制 • 0: master 禁止 SDA 挂死恢复机制 • 1: master 使能 SDA 挂死恢复机制

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 使能（I2C Enable）
位域	类型	默认值	描述
			如果 SDA 挂死状态由 I2C_TX_ABRT_SOURCE[17] 指示的 TX_ABORT 中断，然后此位发起一个恢复机制，即发送 9 个 SCL 时钟和一个 STOP 信号释放 SDA 线，之后此位清零
2	–	–	–
1	R/W	0x0	ABORT， 传输停止控制 • 0：不发起传输停止或者传输停止已完成 • 1：停止正在进行的操作 软件设置此位可以停止 master 模式下的传输。只有在 ENABLE 设为 1 的情况下才能对此位操作，否则操作无效。一旦 ABORT 设为 1，软件则无法清除。响应一个 ABORT，控制器在当前传输完成后发出 STOP 信号并且冲刷 TX FIFO，然后在完成停止操作后设置 TX_ABORT 中断（I2C_INTR_STAT[6]）
0	R/W	0x0	ENABLE I2C 使能控制 • 0：I2C 禁止 • 1：I2C 使能

12.6.6.16. 0x04C I2C_ENABLE_STATUS

默认值：0x00000000			I2C 使能状态（I2C Enable Status）
位域	类型	默认值	描述
31:3	–	–	–
2	R	0x0	SLV_RX_DATA_LOST Slave 接收数据丢失。 • 0：slave 接收数据不丢失 • 1：slave 接收数据丢失 指示 slave 模式接收下是否由于 I2C_ENABLE[0]由 1 设为 0 导致至少一个数据丢失。
1	R	0x0	SLV_DISABLED_WHILE_BUSY Slave 禁用时状态 • 0：slave 活跃时禁用 • 1：slave 空闲时禁用 指示由于 I2C_ENABLE[0]由 1 设为 0 时，导致活跃或者潜在的 slave 操作被停止。
0	R	0x0	I2C_EN_STATUS I2C 使能状态 • 0：I2C 禁止状态 • 1：I2C 使能状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.6.17. 0x050 I2C_STATUS

默认值：0x00000006			I2C 状态（I2C Status）
位域	类型	默认值	描述
31:12	–	–	–
11	R	0x0	SDA_STUCK_NOT_RECOVERED SDA 挂死未恢复 • 1：SDA 挂死触发恢复机制后未恢复 • 0：SDA 挂死触发恢复机制后已恢复 此位仅在 master 模式有效，slave 模式无效
10	R	0x0	SLV_HOLD_RX_FIFO_FULL Slave 因 RX FIFO 为满保持总线 • 0：slave 未保持总线或者总线保持非因 RX FIFO 为满 • 1：RX FIFO 为满，slave 保持总线 指示当 RX FIFO 为满并且接收额外的字节数据，slave 则保持总线停止接收。
9	R	0x0	SLV_HOLD_TX_FIFO_EMPTY Slave 因 TX FIFO 为空保持总线 • 0：slave 未保持总线或者总线保持非因 TX FIFO 为空 • 1：TX FIFO 为空，slave 保持总线 指示当 slave 收到读请求而 TX FIFO 为空，slave 则保持总线直到 TX FIFO 有数据响应读请求
8	R	0x0	MST_HOLD_RX_FIFO_FULL Master 因 RX FIFO 为满保持总线 • 0：master 未保持总线或者总线保持非因 RX FIFO 为满 • 1：RX FIFO 为满，master 保持总线 指示当 RX FIFO 为满并且接收额外的字节数据，master 则保持总线停止接收。
7	R	0x0	MST_HOLD_TX_FIFO_EMPTY Master 因 TX FIFO 为空保持总线 • 0：master 未保持总线或者总线保持非因 TX FIFO 为空 • 1：TX FIFO 为空，master 保持总线 指示当 TX FIFO 为空并且最后一个字节数据没有 STOP 信号，master 则保持总线停止发送。
6	R	0x0	SLV_ACTIVITY Slave 状态 • 0：slave 空闲状态 • 1：slave 活跃状态 当 slave 处于活跃状态，此位置 1
5	R	0x0	MST_ACTIVITY

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000006			I2C 状态（I2C Status）
位域	类型	默认值	描述
			Master 状态 • 0：master 空闲状态 • 1：master 活跃状态 当 master 有限状态机处于活跃状态，此位置 1
4	R	0x0	RFF（RX FIFO FULL） 接收 FIFO 为满状态标志 • 0：接收 FIFO 非满 • 1：接收 FIFO 为满 当接收 FIFO 包含一个或多个数据时，此位置为 0。FIFO 为满时为 1
3	R	0x0	RFNE（RX FIFO NOT EMPTY） 接收 FIFO 非空状态标志 • 0：接收 FIFO 为空 • 1：接收 FIFO 非空 当接收 FIFO 包含一个或多个数据时，此位置 1。FIFO 为空时清零
2	R	0x1	TFE（TX FIFO EMPTY） 发送 FIFO 为空状态标志 • 0：发送 FIFO 非空 • 1：发送 FIFO 为空 当发送 FIFO 为空时，此位置 1。当 FIFO 包含一个或多个数据时清零。此位不请求中断
1	R	0x1	TFNF（TX FIFO NOT FULL） 发送 FIFO 非满状态标志 • 0：发送 FIFO 为满 • 1：发送 FIFO 非满 当发送 FIFO 包含一个或多个数据时，此位置 1。FIFO 为满时清零
0	R	0x0	ACTIVITY I2C 状态 • 0：I2C 处于空闲状态 • 1：I2C 处于活跃状态

12.6.6.18. 0x054 I2C_TX_ABRT_SOURCE

默认值：0x00000000			I2C 发送停止源（I2C Transport Abort Source）
位域	类型	默认值	描述
31:23	R	0x0	TX_FLUSH_CNT。 此位域指示由于 TX_ABRT 中断而冲刷的 TX FIFO 数据命令数。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 发送停止源（I2C Transport Abort Source）
位域	类型	默认值	描述
22:18	–	–	–
17	R	0x0	ABRT_SDA_STUCK_AT_LOW • 0：不生成停止操作 • 1：生成停止操作。 仅在 master 模式有效，master 检测 SDA 持续低电平的时间超过 I2C_SDA_STUCK_TIMEOUT 设置的阈值
16	R	0x0	ABRT_USER_ABRT • 0：不生成停止操作 • 1：生成停止操作。 仅在 master 模式有效，master 检测到传输中止 (I2C_ENABLE[1])，生成停止操作。
15	R	0x0	ABRT_SLVRD_INTX • 0：不生成停止操作 • 1：生成停止操作。 Slave 模式下正在进行发送数据给远程 master，此时用户在 I2C_CMD_DATA[8] 写 1，则产生停止操作。
14	R	0x0	ABRT_SLV_ARBLOST • 0：不生成停止操作 • 1：生成停止操作。 指示在向远程 master 传输时，slave 丢失总线，同时 I2C_TX_ABRT_SOURCE[12] 设 1，生成停止操作。
13	R	0x0	ABRT_SLVFLUSH_TXFIFO • 0：不生成停止操作 • 1：生成停止操作。 指示 slave 已接收到读取命令，并且某些数据存在于 TX FIFO 中，因此 slave 发出 TX_ABRT 中断以刷新 TX FIFO 中的旧数据，则生成停止操作。
12	R	0x0	ABRT_LOST • 0：不生成停止操作 • 1：生成停止操作。 指示 master 失去仲裁，或者设置了 I2C_TX_ABRT_SOURCE[14],则 slave 失去仲裁，生成停止操作
11	R	0x0	ABRT_MASTER_DIS • 0：不生成停止操作 • 1：生成停止操作。 指示用户在 master 禁用的情况下发起一个 master 操作，则生成停止操作
10	R	0x0	ABRT_10B_RD_NORSTRT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 发送停止源（I2C Transport Abort Source）
位域	类型	默认值	描述
			• 0：不生成停止操作 • 1：生成停止操作。 指示当 RESTART 禁止时（I2C_CTL[6]设 0），master 在 10bit 寻址模式发送一个读操作，则生成停止操作
9	R	0x0	ABRT_SBYTE_NORSTRT • 0：不生成停止操作 • 1：生成停止操作。 指示在 RESTART 禁止时（I2C_CTL[6]设 0）用户发送一个 START 字节清除此位，需修复造成此位生成停止操作的源，RESTART 必须先使能（I2C_CTL[6]设 1），I2C_TAR[11]或者 I2C_TAR[10]必须清除。一旦此位的源被修复，此位就可以读取清零。若在修复源之前尝试读取此位清零，则此位在一个周期内清除，随后重新赋值
8	–	–	–
7	R	0x0	ABRT_SBYTE_ACKDET • 0：不生成停止操作 • 1：生成停止操作。 指示 master 发送一个 START 字节并且被应答（错误行为），则生成停止操作
6	–	–	–
5	R	0x0	ABRT_GCALL_READ • 0：不生成停止操作 • 1：生成停止操作。 指示 I2C 发送一个 GEN_CALL 但是紧接着用户进行一个读操作（I2C_DATA_CMD[8]写 1），则生成停止操作
4	R	0x0	ABRT_GCALL_NOACK • 0：不生成停止操作 • 1：生成停止操作。 指示 master 模式发出一个 GEN_CALL,而总线上没有 slave 应答，则生成停止操作
3	R	0x0	ABRT_TXDATA_NOACK • 0：不生成停止操作 • 1：生成停止操作。 仅在 master 模式，当发送一个地址并且收到应答，接着发送数据而没有收到应答，则生成停止操作
2	R	0x0	ABRT_10ADDR2_NOACK • 0：不生成停止操作 • 1：生成停止操作。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			I2C 发送停止源（I2C Transport Abort Source）
位域	类型	默认值	描述
			仅在 master 模式，当 10bit 寻址模式发送第一个地址并且收到应答，接着发送第二个地址而没有收到应答，则生成停止操作
1	R	0x0	ABRT_10ADDR1_NOACK • 0：不生成停止操作 • 1：生成停止操作。 仅在 master 模式，当 10bit 寻址模式发送第一个地址没有收到应答，则生成停止操作
0	R	0x0	ABRT_7B_ADDR_NOACK • 0：不生成停止操作 • 1：生成停止操作。 仅在 master 模式，当 7bit 寻址模式发送第一个地址没有收到应答，则生成停止操作

12.6.6.19. 0x090 I2C_RX_TL

默认值：0x00000000			I2C 接收阈值（I2C Receive Threshold）
位域	类型	默认值	描述
31:3	–	–	–
2:0	R/W	0x0	RX_TL 接收 FIFO 阈值深度 控制触发 RX_FULL 中断的数据数量，接收数据数量大于等于此值时触发。有效范围为 0–7，硬件不允许该值设置为大于缓冲寄存器的最大深度。值 0 设置 1 项的阈值，值 7 设置 8 项的阈值

12.6.6.20. 0x094 I2C_TX_TL

默认值：0x00000000			I2C 发送阈值（I2C Transport Threshold）
位域	类型	默认值	描述
31:3	–	–	–
2:0	R/W	0x0	TX_TL 发送 FIFO 阈值深度 控制触发 TX_EMPTY 中断的数据数量，发送数据数量小于等于此值时触发。有效范围为 0–7，硬件不允许该值设置为大于缓冲寄存器的最大深度。值 0 设置 0 项的阈值，值 7 设置 7 项的阈值

12.6.6.21. 0x098 I2C_TXFLR

默认值：0x00000000			I2C 发送 FIFO 水位（I2C Transport FIFO Level）
位域	类型	默认值	描述
31:4	–	–	–
3:0	R	0x0	TXFLR，显示发送 FIFO 数据量

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.6.6.22. 0x09C I2C_RXFLR

默认值：0x00000000			I2C 接收 FIFO 水位（I2C Receive FIFO Level）
位域	类型	默认值	描述
31:4	–	–	–
3:0	R	0x0	RXFLR，接收 FIFO 数据量

12.6.6.23. 0x0A0 I2C_SCL_STUCK_TIMEOUT

默认值：0xFFFFFFFF			I2C SCL 挂死超时（I2C_SCL_STUCK_TIMEOUT）
位域	类型	默认值	描述
31:0	R/W	0xffff_ffff	I2C_SCL_STUCK_TIMEOUT SCL 挂死时间设置。 如果 I2C 检测 SCL 处于低的时间超过此位域设定的时间，则产生相应的中断 （SCL_STUCK_AT_LOW）。仅在 I2C 禁止时（I2C_ENABLE[0] 设为 0）可配置，其他时间写入无效。

12.6.6.24. 0x0A4 I2C_SDA_STUCK_TIMEOUT

默认值：0xFFFFFFFF			I2C SDA 挂死超时（I2C_SDA_STUCK_TIMEOUT）
位域	类型	默认值	描述
31:0	R/W	0xffff_ffff	I2C_SDA_STUCK_TIMEOUT SCL 挂死时间设置。 如果 I2C 检测 SDA 处于低的时间超过此位域设定的时间，并且 I2C_ENABLE[3]设为 1，则触发 SDA 挂死恢复机制

12.6.6.25. 0x0B0 I2C_FS_SPIKELEN

默认值：0x00000002			I2C 快速模式毛刺抑制时长（I2C_FS_SPIKELEN）
位域	类型	默认值	描述
31:0	R/W	0x2	I2C_FS_SPIKELEN I2C FS 模式毛刺抑制寄存器。 此位设置 SCL 与 SDA 线持续抑制毛刺的最长时间，以 I2C_clk 周期为单位。 此位只有在 I2C_ENABLE[0]设为 0 时可配置，其他时间配置无效。此位最小值为 1，硬件会阻止写入小于此值的配置，即写 0 则此位会被设为 1

12.6.6.26. 0x0FC VERSION

默认值：0x00000100			I2C 版本号（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000100	Version (模块版本号) 采用 BCD 码显示，V1.0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.7. Consumer Infrared Radiation (CIR)

Consumer IR (CIR) 模块包含发送器和接收器，其特殊设计支持生成或捕获各类数字脉冲信号。模块使用游程编码 (RLC，Run-Length Code) 方式编码数字脉冲信号，以 Byte 为单位记录编码数据，其中：

- MSB 位表示信号电平：
  - 1：高电平
  - 0：低电平
- 其余 7 位表示信号宽度，以采样时钟为单位。

  最大宽度为 128，假如某一电平宽度大于 128，则使用另一字节存储。

12.7.1. 特性说明

- 全物理层执行
- 支持 CIR 远程控制或无线键盘
- 64 levels*8bits FIFO 接收缓存，可编程 FIFO 阈值
- 128 bytes FIFO 发送缓存，可编程载波频率及占空比，支持任意波形发生
- 支持中断

12.7.2. 原理框图




图 12-15 CIR 模块原理框图

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.7.3. 功能描述

12.7.3.1. 典型应用




图 12–16 CIR 接收器典型应用




图 12–17 CIR 发送器典型应用

12.7.3.2. 功能实现

CIR 模块可以实现以下功能：

- CIR_RX 接收器，可视为具有捕获功能的定时器。

  以 NEC 编码协议为例说明如下，当 CIR_RX 信号输入：

  - 若脉冲（高电平脉冲或低电平脉冲）宽度小于噪声阈值（NOSIE_THRES），则忽略 CIR_RX 信号。
  - 当脉冲保持某一电平持续时间满足启动阈值时 (ACTIVE_THRES)，开始数据接收和存储。
  - 当脉冲保持某一电平持续时间满足空闲阈值时 (IDLE_THRES)，本次接收结束，接收器产生 RXEND_INT 中断，并返回 Idle 空闲状态。
  - 在捕获过程中，CIR_RX 信号的每个有效高低电平脉冲，都将按照游程编码方式 (Run–Length Code, RLC))，以 Byte 为单位缓存到 RX_FIFO。

    RLC–Byte（8 位）编码方式：

    - MSB 位表示信号电平，高电平表示 1，低电平表示 0。
    - 其余 7 位以采样时钟（Sample Clock）为基本单位，表示脉冲宽度。
    - 当电平发生变化或脉冲宽度计数溢出时，RLC–Byte 将被缓存到 RX_FIFO，脉冲宽度计数最大 128，超出 128 时使用另一字节缓存。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



图 12–18 NEC 协议

- CIR_TX 发送器，可视为具有载波调制功能的任意宽度波形发生器。
  - CIR 发送器从 TX_FIFO 中读取连续的数据码，通过格式及逻辑转换，数据码可变成特定宽度的数字脉冲序列。数据码可编程，以游程编码 RLC–byte 方式存储于 FIFO 中。
  - 载波发生器默认生成 38 KHz 载波，与转换得到的数字脉冲序列进行调制，输出调制信号 CIR_TX。

    载波发生器时钟源选择 APB_CLK，可通过高电平脉冲周期数（CARRIER_HIGH）和低电平脉冲周期数（CARRIER_LOW）配置载波频率和占空比，生成任意频率与宽度的数字波形，通过 TX_OUT_MODE（Transmit Out Mode），选择发送输出模式（默认为 0，调制输出）。

12.7.3.3. 操作模式

采样时钟 (Sample_CLK)，APB 时钟经过 CIR_CLK 时钟寄存器分频配置得出，用于 RLC–Byte， 表示脉冲宽度的基本单位。

CIR_RX 接收器操作模式

- CIR_RX 接收器采样说明，以 NEC 协议、RC–5 协议为例：

  举例 1：假设采样时钟 38 KHz，即采样周期为 1/38 KHz = 26.3 us。
  - 对于 NEC 协议逻辑 0，高低电平都持续 21 cycles，采样得到 2 个 RLC–Byte，分别为高电平 1001 0101（0x95）、低电平 0001 0101（0x15）。
  - 对于 NEC 协议逻辑 1，高电平持续 21 cycles，低电平持续 64 cycles，采样得到 2 个 RLC–Byte，分别为高电平 1001 0101（0x95）、低电平 0100 0000（0x40），其中高位 bit7 表示电平极性，bit6: 0 表示脉冲宽度。

  举例 2：假设采样时钟 36 KHz，即采样周期为 1/36 KHz = 27.778 us。
  - 对于 RC–5 协议逻辑 0，高低电平都持续 32 cycles，采样得到 2 个 RLC–Byte，分别为高电平 1010 0000（0xA0）、低电平 0010 0000（0x20）。
  - 对于 RC–5 协议逻辑 1，采样得到 2 个 RLC–Byte，分别为低电平 0010 0000（0x20）、高电平 1010 0000（0xA0），其中高位 bit7 表示电平极性，bit6: 0 表示脉冲宽度。
- ACTIVE_THRES（Active Threshold，启动阈值）：当 CIR 接收器模块处于 Idle 空闲状态，若 CIR_RX 信号电平发生变化，且持续时间达到该阈值，CIR 接收器模块认为这是一个有效激活码，将转变为 Active 状态，开始捕获 CIR_RX 信号。
- NOISE_THRES（Noise Threshold，噪声阈值）：CIR_RX 信号输入时，宽度小于该阈值的脉冲信号，被当作是无效短脉冲，都将被忽略。
- IDLE_THRES（Idle Threshold，空闲阈值）：若 CIR_RX 信号保持某一电平无变化，且持续时间达到该阈值，CIR 接收器模块进入 Idle 空闲状态并结束本次捕获。
- RX_LEVEL：定义 RX 输入信号电平，默认 RX_LEVEL =1 表示信号空闲状态下为高电平、激活状态下为低电平。RX_LEVEL =0 表示信号空闲状态下为低电平、激活状态下为高电平。
- RX_INVERT：RX 输入信号可配置是否翻转反相，默认 RX_INVERT=0，不反相

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 12–19 NEC 协议逻辑‘0’和逻辑‘1’




图 12–20 RC–5 协议逻辑‘0’和逻辑‘1’




图 12–21 Active Threshold 启动阈值




图 12–22 Noise Threshold 噪声阈值




图 12–23 Idle Threshold 空闲阈值

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 12–24 RX 输入信号电平选择

CIR_TX 发送器操作模式

- TX_OUT_MODE：Transmit Out Mode，发送输出模式。选择是否调制输出。
- CARRIER_HIGH 载波高电平脉冲周期数。CARRIER_LOW 载波低电平脉冲周期数。以 APB_CLK 为时钟，用于配置载波频率及占空比。
- TX_MODE：Transmit Mode，发送模式。CIR 发送器有两种发送模式，一种是非循环发送，另一种是循环发送。
  - 当 CIR_EN 置为 1 使能 CIR 模块时，发生器内部的时钟分频逻辑等开始动作，但只有 TX_START 为 1 时，发送器才会开始从 TX_FIFO 中读取数据。每读取一次 TX_FIFO，可以获得一字节数据。
  - 非循环发送，是将 TX_FIFO 中的数据全部发送出去，直至 FIFO 空。发送过程中，反馈 TX FIFO 空、满状态，软件可以在检测空满状态后是否继续往 FIFO 中填充数据。发送器结束工作产生发送结束中断，然后返回空闲状态，空闲状态默认发送的电平为最后数据脉冲电平。
  - 循环发送，是将 FIFO 中的数据全部发送出去，发送完之后等待一定时间之后恢复 FIFO 中的数据然后再次发送（即从第一个数据发送到最后一个数据，再从第一个发送到最后一个，依此类推）。
  - 在循环发送模式下，第 N 次和第 N+1 次之间会有空闲持续时间（即发送间隔时间，IDC_THRES）。
  - 直至检测到循环发送停止信号（CYC_TX_CTRL=0），循环发送停止，由开始到停止，FIFO 中所有数据必须被发送完，完成后产生发送结束中断。其中恢复 FIFO 中的数据是通过将 TX_FIFO 的读指针清零实现。
- TX_STOP：Transmit Stop Control，发送停止控制。TX_STOP =1，循环发送停止，由开始到停止，FIFO 中所有数据必须被发送完。硬件发送完 FIFO 的数据后自动将该 bit 清 0。
- IDC_THRES：Idle Duration Counter Threshold，空闲持续时间计数阈值(0~4095)。用于循环发送模式，当发送完 FIFO 中所有数据后，间隔多长时间才再次发送。循环发送间隔时间= IDC_THRES*128*Ttx_clk。



图 12–25 数据定义

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.7.4. 编程指南




图 12–26 CIR 接收器编程指南

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 12–27 CIR 发送器编程指南

12.7.5. 寄存器列表

寄存器列表

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

偏移地址	缩写	寄存器名称	章节
0x000	CIR_MCR	CIR 模块控制寄存器	0x000 CIR_MCR
0x004	CIR_INTR	CIR 模块中断控制寄存器	0x004 CIR_INTR
0x008	CIR_INTEN	CIR 模块中断使能寄存器	0x008 CIR_INTEN
0x00C	CIR_TXSTAT	CIR 发送状态寄存器	0x00C CIR_TXSTAT
0x010	CIR_RXSTAT	CIR 接收状态寄存器	0x010 CIR_RXSTAT
0x014	CIR_RXCLK	CIR 接收采样时钟寄存器	0x014 CIR_RXCLK
0x018	CIR_RX_THRES	CIR 接收阈值配置寄存器	0x018 CIR_RX_THRES
0x01C	CIR_RX_CFG	CIR 接收配置寄存器	0x01C CIR_RX_CFG
0x020	CIR_TX_CFG	CIR 发送配置寄存器	0x020 CIR_TX_CFG
0x024	CIR_TIDC	CIR 发送间隔时间寄存器	0x024 CIR_TIDC
0x02C	CIR_CARR_CFG	CIR 载波配置寄存器	0x02c CIR_CARR_CFG
0x030	CIR_RXFIFO	CIR 接收缓存寄存器	0x030 CIR_RXFIFO
0x080	CIR_TXFIFO	CIR 发送缓存寄存器	0x080 CIR_TXFIFO
0xFFC	CIR_VERSION	CIR 模块版本号	0xFFC CIR_VERSION

12.7.6. 寄存器描述

12.7.6.1. 0x000 CIR_MCR

默认值：0x00000000			CIR 控制寄存器（CIR_MCR）
位域	类型	默认值	描述
31:18	–	–	–
17	WAC	0x0	TX_FIFO_CLR TX FIFO CLEAR，清 TX FIFO • 0x0：未使能 • 0x1：Clear Tx FIFO
16	WAC	0x0	RX_FIFO_CLR RX FIFO CLEAR，清 RX FIFO • 0x0：未使能 • 0x1：Clear Tx FIFO
15:10	–	–	–
9	WAC	0x0	TX_STOP Transmit Stop Control，发送停止控制，仅用于循环模式。 • 0x0：硬件发送完 FIFO 的数据后自动将该 bit 清 0。 • 0x1：循环发送停止。由开始到停止，FIFO 中数据必须被发送完。
8	WAC	0x0	TX_START Transmit Start Control，发送启动控制。在循环模式和非循环模式都需要。 • 0x0：硬件发送完 FIFO 的数据后自动将该 bit 清 0 • 0x1：发送开始。由开始到停止，FIFO 中数据必须被发送完。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CIR 控制寄存器（CIR_MCR）
位域	类型	默认值	描述
			在循环模式下，FIFO 中的数据会在一定的间隔时间 IDC_THRES 后反复发送，直到 TX_STOP 为 1 时才会在发送完当次命令后停止。
7:2	–	–	–
1	R/W	0x0	CIR_EN CIR Module Enable，CIR 模块使能 • 0x0：CIR 模块未使能 • 0x1：CIR 模块使能
0	–	–	–

12.7.6.2. 0x004 CIR_INTR

默认值：0x00000000			CIR 中断寄存器（CIR_INTR）
位域	类型	默认值	描述
31:7	–	–	–
6	R/W1C	0x0	TXB_AVL _INT TX FIFO Available Interrupt Flag，发送缓存可用中断 • 0x0：发送缓存不可用。 • 0x1：发送缓存可用。达到 TXB_EMPTY_LEVEL 时触发。
5	R/W1C	0x0	TXEND_INT Transmit End Interrupt，发送结束中断 • 0x0：发送未完成。 • 0x1：发送完成。
4	R/W1C	0x0	TX_UNF_INT Transmit FIFO Underflow Interrupt for Non-cyclical Pulse，非循环发送下溢出中断 • 0x0：发送器 FIFO 无下溢出。 • 0x1：发送器 FIFO 下溢出。
3	–	–	–
2	R/W1C	0x0	RXB_AVL _INT RX FIFO Available Interrupt Flag，接收缓存可用中断。 • 0x0：接收缓存不可用。 • 0x1：接收缓存可用。达到 LEVEL 时触发。
1	R/W1C	0x0	RX_END_INT Receive End Interrupt，接收结束中断 • 0x0：接收未结束 • 0x1：接收结束
0	R/W1C	0x0	RX_OVF_INT

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CIR 中断寄存器（CIR_INTR）
位域	类型	默认值	描述
			Receive Overflow Interrupt，接收缓存溢出中断 • 0x0：接收器 FIFO 未溢出 • 0x1：接收器 FIFO 溢出

12.7.6.3. 0x008 CIR_INTEN

默认值：0x00000063			CIR 中断使能控制寄存器（CIR_INTEN）
位域	类型	默认值	描述
31:24	–	–	–
23:16	R/W	0x0	TXB_EMPTY_LEVEL TX FIFO Empty Level，发送缓存空闲深度。达到该设置值触发 TXB_AVL_INT。
15:14	–	–	–
13:8	R/W	0x0	RXB_AVL _LEVEL RX FIFO Available Level，接收缓存可用字节深度。达到该设置值触发 RXB_AVL_INT。
7	–	–	–
6	R/W	0x1	TXB_AVL _EN TX FIFO Available Interrupt Enable，发送缓存可用中断使能
5	R/W	0x1	TXEND_EN Transmit Ended Interrupt Enable，发送结束中断使能
4	R/W	0x0	TX_UNF_EN Transmit FIFO Underflow Interrupt Enable for non-Cyclical Pulse，非循环发送下溢出中断使能。
3	–	–	–
2	R/W	0x0	RXB_AVL_EN RX FIFO Available Interrupt Enable，接收缓存可用中断使能
1	R/W	0x1	RXEND_EN Receive Ended Interrupt Enable，接收结束中断使能
0	R/W	0x1	RX_OVF_EN Receive Overflow Interrupt Enable，接收缓存溢出断使能

12.7.6.4. 0x00C CIR_TXSTAT

默认值：0x0000017F			CIR 发送状态寄存器（CIR_TXSTAT）
位域	类型	默认值	描述
31:12	–	–	–
11	RO	0x0	TX_STAT Transmitter Status，发送器状态

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x0000017F			CIR 发送状态寄存器（CIR_TXSTAT）
位域	类型	默认值	描述
			• 0x0：Idle，空闲，当 FIFO 中所有数据被发送完时自动清 0 • 0x1：Active，激活
10	RO	0x0	TX_FIFO_ERR FIFO Error Flag，发送 FIFO 错误标志。 • 0x0：no error • 0x1：error, such as overflow or underflow
9	RO	0x0	TX_FIFO_FULL FIFO Full Flag，发送 FIFO 满标志。 • 0x0：not full • 0x1：full
8	RO	0x1	TX_FIFO_EMPTY TX FIFO Empty Flag，发送 FIFO 空标志。 • 0x0：not empty • 0x1：empty
7	–	–	–
6:0	RO	0x7F	TX_FIFO_DLEN TX FIFO Data Length，TX FIFO 当前有效数据量指示 • 0x00：发送缓存中还有 1 byte 待发送 • 0x01：发送缓存中还有 2 bytes 待发送 • … • 0x7F：发送缓存中还有 128 bytes 待发送

12.7.6.5. 0x010 CIR_RXSTAT

默认值：0x00000100			CIR 接收状态寄存器（CIR_RXSTAT）
位域	类型	默认值	描述
31:12	–	–	–
11	RO	0x0	RX_STAT Receiver Status，接收器状态 • 0x0：Idle，空闲 • 0x1：Active，激活
10	RO	0x0	RX_FIFO_ERR FIFO Error Flag，接收 FIFO 错误标志。 • 0x0：no error • 0x1：error, such as overflow or underflow
9	RO	0x0	RX_FIFO_FULL

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000100			CIR 接收状态寄存器（CIR_RXSTAT）
位域	类型	默认值	描述
			FIFO Full Flag，接收 FIFO 满标志。 • 0x0：not full • 0x1：full
8	RO	0x1	RX_FIFO_EMPTY RX FIFO Empty Flag，接收 FIFO 空标志。 • 0x0：not empty • 0x1：empty
7:6	–	–	–
5:0	RO	0x00	RX_FIFO_DLEN RX FIFO Data Length，RX FIFO 当前有效数据量指示 • 0x00：接收缓存中还有 1 byte 待取走 • 0x01：接收缓存中还有 2 bytes 待取走 • … • 0x3F：接收缓存中还有 64 bytes 待取走

12.7.6.6. 0x014 CIR_RXCLK

默认值：0x00000000			CIR 接收采样时钟寄存器（CIR_RXCLK）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	DIV_RXCLK Receive Sample Clock Divider，接收采样时钟分频系数（1~65535）

12.7.6.7. 0x018 CIR_RX_THRES

默认值：0x000F00FF			CIR 接收阈值配置寄存器（CIR_RX_THRES）
位域	类型	默认值	描述
31:16	R/W	0x0F	ACTIVE_THRES Active Threshold，激活阈值 接收器由空闲状态转变到激活状态的阈值。 当接收器处于空闲状态，若输入信号电平发生变化（上升沿或下降沿），且持续时间大于 ACTIVE_THRES*Trx_clk 时，接收器认为这是一个激活码，将转变为激活状态，并开始捕获 CIR_RX 信号。
15:0	R/W	0xFF	IDLE_THRES Idle Threshold，空闲阈值 接收器根据该阈值决定当前指令是否完成被接收。若无 CIR_RX 输入，接收器处于空闲状态。当 CIR_RX 信号保持高电平或低电平，且持续时间大于 IDLE_THRES*Trx_clk 时，表示前一个指令完成接收。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.7.6.8. 0x01C CIR_RX_CFG

默认值：0x01FF0002			CIR 接收配置寄存器（CIR_RX_CFG）
位域	类型	默认值	描述
31:16	R/W	0x1FF	NOSIE_THRES Nosie Threshold，噪声阈值 CIR_RX 信号脉冲（高电平或低电平）持续时间小于 NOSIE_THRES 个采样周期 Tpclk，该脉冲将被当作噪声干扰而被忽略。 • 0x0：所有采样都存储于 RX_FIFO • 0x1：若信号小于等于 1 个周期 Tpclk，忽略 • 0x2：若信号小于等于 2 个周期 Tpclk，忽略 • … • 0xFFFF：若信号小于等于 65535 个周期 Tpclk，忽略
15:8	–	–	–
7:3	–	–	–
2	W1C	0x0	DBC_LEVEL_SET Debounce 输出初始化电平设置 • 0x0：Debounce 输出初始化电平为 1 • 0x1：Debounce 输出初始化电平与 RX_LEVEL 一致
1	R/W	0x1	RX_LEVEL RX 输入信号电平 • 0x0：空闲状态下为低电平、激活状态下为高电平 • 0x1：空闲状态下为高电平、激活状态下为低电平
0	R/W	0x0	RX_INVERT RX 信号极性反相 • 0x0：信号不反相 • 0x1：信号反相

12.7.6.9. 0x020 CIR_TX_CFG

默认值：0x00000000			CIR 发送配置寄存器（CIR_TX_CFG）
位域	类型	默认值	描述
31:8	–	–	–
7:3	–	–	–
2	R/W	0x0	TX_MODE Transmit Mode，发送模式 • 0x0：非循环发送模式 • 0x1：循环发送模式
1	R/W	0x0	TX_OUT_MODE

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			CIR 发送配置寄存器（CIR_TX_CFG）
位域	类型	默认值	描述
			Transmit Out Mode，发送输出模式 • 0x0：发送信号调制 • 0x1：发送信号不调制
0	R/W	0x0	TX_INVERT Transmit Signal Invert，TX 信号极性反相 • 0x0：信号不反相 • 0x1：信号反相

12.7.6.10. 0x024 CIR_TIDC

默认值：0x00000000			CIR 发送间隔时间寄存器（CIR_TIDC）
位域	类型	默认值	描述
31:16	–	–	–
15:0	R/W	0x0	IDC_THRES Idle Duration Counter Threshold，空闲持续时间计数阈值，0~65536 循环发送间隔时间= IDC_THRES*Ttx_clk

12.7.6.11. 0x02c CIR_CARR_CFG

默认值：0x0003000b			CIR 发送载波配置寄存器（CIR_CARR_CFG）
位域	类型	默认值	描述
31:16	R/W	0x3	CARRIER_HIGH Carrier High Pulse Number，载波高电平脉冲个数，以 APB_CLK 为基本单位。用于配置载波频率及占空比。 TX_CLK=24MHz/（CARR_HIGH+1+CARR_LOW+1）。 DUTY=（CARR_HIGH+1）/（CARR_HIGH+1+CARR_LOW+1）
15:0	R/W	0xb	CARRIER_LOW Carrier Low Pulse Number，载波低电平脉冲个数，以 APB_CLK 为基本单位。用于配置载波频率及占空比。

12.7.6.12. 0x030 CIR_RXFIFO

默认值：0x00000000			CIR 接收缓存寄存器（CIR_RXFIFO）
位域	类型	默认值	描述
31:8	–	–	–
7:0	R/W	0x0	RXFIFO Receive Byte FIFO，接收字节缓存

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.7.6.13. 0x080 CIR_TXFIFO

默认值：0x00000000			CIR 发送缓存寄存器（CIR_TXFIFO）
位域	类型	默认值	描述
31:8	–	–	–
7:0	W	0x0	TXFIFO Transmit Byte FIFO，发送字节缓存 当发送触发，FIFO 中的数据将被发送，直至所有数据字节数量都被发送完。

12.7.6.14. 0xFFC CIR_VERSION

默认值：0x00000101			CIR 版本寄存器（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000101	Version（版本号），采用 BCD 码，V1.1

12.8. Parallel Bus (PBUS)

PBUS 模块功能主要实现了一组外部并行总线，可与外部 FPGA、SRAM 等元器件实现连接。

12.8.1. 特性说明

- 支持 AHB 总线访问配置寄存器和外部设备地址空间
- AHB 与 PBUS 仅支持 Single 操作，不支持 Burst 操作
- 16bit 地址和数据总线复用
- 外部设备地址空间为 64KB
- 每笔操作可实现 16bit 数据读/写
- 针对 NCS/ NADV/ NWE/ NOE/ AD 信号时序可灵活配置
- 可支持 DMA 对外部设备地址空间进行读写访问

12.8.2. 功能描述

12.8.2.1. 总线时序与配置说明

以下所述时钟周期，均指内部 PBUS CLK 周期，PBUS CLK 从 HCLK 时钟分频得到，通过配置 CLK_DIV 字段可以从 HCLK 进行 2/4/8 分频。

PBUS 每个信号含义如下所示：

信号名称	输入/输出	信号描述
CLK	O	外部总线时钟信号被访问外设不需要时钟信号，工作在异步模式。被访问外设需要时钟信号，则工作在同步模式。
NCS	O	外设片选信号，默认低电平有效
NADV	O	总线地址有效信号，默认低电平有效电平为低时，指示 AD[15:0]为地址
NWE	O	总线读写控制信号默认低电平为写，高电平为读
NOE	O	外设输出使能信号，默认低电平有效有效时允许外设往 AD[15:0]输出读数据信号
AD[15:0]	I/O	地址/数据总线此总线 16 bits 宽，地址与数据复用，并且可传输读写双向数据可访问地址空间为 64K，映射地址为 0x1080_0000~0x1080_ffff

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

下列示例中，每一个信号可调整的参数有 THxx，表示该信号保持的 BUS CLK 周期数，TDxx 表示该信号有效时刻点相对 NCS 有效时刻点的延迟。

图 12–28 : 写时序中给出了参数配置示例：

- TH_CS = 8
- TD_ADV = 1
- TH_ADV = 2
- TD_WE = 1
- TH_WE = 6
- TD_AD = 1
- TH_AD = 3
- TD_WD = 6
- TH_WD = 2

具体输出时序可以通过调整以上参数进行灵活配置。

注：

- THxx 参数不允许为 0。
- WDAT 必须在 ADDR 结束后才有效，即 TD_WD ≥TD_AD+TH_AD。




图 12–28 写时序

图 12–29 : 读时序 中：

- TD_OE=5
- TH_OE=2

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

注：

- NOE 信号有效区间不能与 AD[15:0] 输出有效区间相重叠，即 TD_OE≥TD_AD+TH_AD。
- 保证 TD_OE > TD_ADV+TH_ADV。
- PBUS 模块对于 AD[15:0] 上 RDAT 的采样发生在 NOE 信号有效的最后时刻。




图 12–29 读时序

图 12–30 : 最小延迟为两次操作之间的最小延迟：NCS 信号除了有一个 TH_CS 参数之外，还有一个规定了两次 NCS 有效的最短时间间隔参数 TD_CS，表示两次传输之间必须保持一定的间隔，目的是为了避免两次传输之间 AD[15:0]信号冲突。




图 12–30 最小延迟

12.8.2.2. 模块工作流程

写操作：Check TD_CS →

- NCS 有效 → Check TH_CS → NCS 无效
- Check TD_ADV → NADV 有效 → Check TH_ADV → NADV 无效


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- Check TD_WE → NWE 有效 → Check TH_WE → NWE 无效
- Check TD_AD → ADDR 输出 → Check TH_AD → 关闭 ADDR 输出，同时 Check TD_WD → WDAT 输出 → Check TH_WD → 关闭 WDAT 输出

读操作：Check TD_CS →

- NCS 有效 → Check TH_CS → NCS 无效
- Check TD_ADV → NADV 有效 → Check TH_ADV → NADV 无效
- Check TD_AD → ADDR 输出 → Check TH_AD → 关闭 ADDR 输出，同时 Check TD_OE → NOE 有效 → Check TH_OE → NOE 无效，同时锁存 RDAT

12.8.2.3. 使用指南



用户可以直接使用寄存器 PBUS_CFG0、PBUS_CFG1、PBUS_CFG2 的默认值，通常只需要使能 CMU 模块时钟以及松开复位，PBUS 即可通过映射地址空间 0x1080_0000~0x1080_ffff 进行 PBUS 外设的读写访问。

12.8.3. 寄存器列表

表 12–27 PBUS 寄存器列表

偏移地址	缩写	寄存器描述	章节
0x000	PBUS_CFG0	PBUS 配置 0	0x000 PBUS_CFG0
0x004	PBUS_CFG1	PBUS 配置 1	0x004 PBUS_CFG1

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 12–27 PBUS 寄存器列表 (续)

偏移地址	缩写	寄存器描述	章节
0x008	PBUS_CFG2	PBUS 配置 2	0x008 PBUS_CFG2
0xFFC	VERSION	版本寄存器	0xFFC VERSION

12.8.4. 寄存器描述

12.8.4.1. 0x000 PBUS_CFG0

默认值：0x00000001			PBUS 配置 0（PBUS_Configuration_0）
位域	类型	默认值	描述
31:12	–	–	–
11	R/W	0	NOE_POL（外设输出使能极性控制） 此字段用于控制外设输出使能 NOE 的输出极性。 • 0: NOE 低电平有效 • 1: NOE 高电平有效。
10	R/W	0	NWE_POL（读写指示信号极性控制） 此字段用于控制读写指示 NWE 的输出极性。 • 0: NWE 低电平为写，高电平为读 • 1: NWE 高电平为写，低电平为读。
9	R/W	0	NADV_POL（地址有效信号极性控制） 此字段用于控制地址有效 NADV 的输出极性。 • 0: NADV 低电平有效 • 1: NADV 高电平有效。
8	R/W	0	NCS_POL（外设片选信号极性控制） 此字段用于控制外设片选 NCS 的输出极性。 • 0: NCS 低电平有效 • 1: NCS 高电平有效。
7:6	–	–	–
5	R/W	0	CLK_POL（总线时钟极性控制） 此字段用于控制 CLK 的输出极性。 • 0: 控制信号与地址/数据总线在下降沿发生跳变 • 1: 控制信号与地址/数据总线在上升沿发生跳变。
4	R/W	0	CLK_OE（总线时钟输出使能） 当总线工作在同步模式（Sync）时，需要通过此字段使能总线时钟信号输出。 • 0：禁止时钟信号输出，被访问外设不需要时钟信号，工作在异步模式 • 1：使能时钟信号输出，被访问外设需要时钟信号，工作在同步模式。
3:2	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000001			PBUS 配置 0（PBUS_Configuration_0）
位域	类型	默认值	描述
1:0	R/W	0x1	CLK_DIV（总线时钟分频）总线时钟（PBUS CLK）从模块 AHB 总线的 HCLK 经过分频产生 此字段控制总线时钟的分频系数。 • 0: 未定义 • 1: HCLK/2 • 2: HCLK/4 • 3: HCLK/8

12.8.4.2. 0x004 PBUS_CFG1

默认值：0x26310802			PBUS 配置 1（PBUS_Configuration_1）
位域	类型	默认值	描述
31:28	R/W	0x2	TH_WD（写数据输出保持时间） 此字段规定了写数据输出（WDAT）每次有效的保持时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 THwd 参数为 0~15 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0
27:24	R/W	0x6	TD_WD（写数据输出延迟时间） 此字段规定了写数据输出（WDAT）相对于 NCS 有效时刻的延迟时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 TDwd 参数为 0~15 个 CLK 周期。
23:20	R/W	0x3	TH_AD（地址输出保持时间） 此字段规定了地址输出（ADDR）每次有效的保持时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 THad 参数为 0~15 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0
19:16	R/W	0x1	TD_AD（地址输出延迟时间） 此字段规定了地址输出（ADDR）相对于 NCS 有效时刻的延迟时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 TDad 参数为 0~15 个 CLK 周期。
15:13	–	–	–
12:8	R/W	0x8	TH_CS（外设片选信号的有效保持时间） 此字段规定了外设片选信号（NCS）每次有效的保持时间，单位为 CLK 的周期数。 此字段有效值为 0~31，分别表示 TDcs 参数为 0~31 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x26310802			PBUS 配置 1（PBUS_Configuration_1）
位域	类型	默认值	描述
7:5	–	–	–
4:0	R/W	0x2	TD_CS（外设片选信号的有效最小间隔） 此字段规定了外设片选信号（NCS）连续两次有效的最小间隔，单位为 CLK 的周期数。 此字段有效值为 0~31，分别表示 TDcs 参数为 0~31 个 CLK 周期。

12.8.4.3. 0x008 PBUS_CFG2

默认值：0x00256121			PBUS 配置 2（PBUS_Configuration_2）
位域	类型	默认值	描述
31:24	–	–	–
23:20	R/W	0x2	TH_OE（外设输出使能保持时间） 此字段规定了外设输出使能（NOE）每次有效的保持时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 THoe 参数为 0~15 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0
19:16	R/W	0x5	TD_OE（外设输出使能延迟时间） 此字段规定了外设输出使能（NOE）相对于 NCS 有效时刻的延迟时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 TDoe 参数为 0~15 个 CLK 周期。
15:12	R/W	0x6	TH_WE（读写控制信号保持时间） 此字段规定了读写控制信号（NWE）每次有效的保持时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 THwe 参数为 0~15 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0
11:8	R/W	0x1	TD_WE（读写控制信号延迟时间） 此字段规定了地址有效信号（NWE）相对于 NCS 有效时刻的延迟时间，单位为 CLK 的周期数。 此字段有效值为 0~15，分别表示 TDwe 参数为 0~15 个 CLK 周期。
7:4	R/W	0x2	TH_ADV（地址有效信号保持时间） 此字段规定了地址有效信号（NCS）每次有效的保持时间，单位为 CLK 的周期数。此字段有效值为 0~15，分别表示 THadv 参数为 0~15 个 CLK 周期。 **注：** 此字段配置可以设为 0，但使用上时序的要求不允许设为 0
3:0	R/W	0x1	TD_ADV（地址有效信号延迟时间） 此字段规定了地址有效信号（NADV）相对于 NCS 有效时刻的延迟时间，单位为 CLK 的周期数。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00256121			PBUS 配置 2（PBUS_Configuration_2）
位域	类型	默认值	描述
			此字段有效值为 0~15，分别表示 TDadv 参数为 0~15 个 CLK 周期。

12.8.4.4. 0xFFC VERSION

默认值：0x00000100			PBUS 版本号（VERSION）
位域	类型	默认值	描述
31:0	RO	0x00000100	Version（模块版本号） 采用 BCD 码显示，V1.0

12.9. General Purpose Input Output (GPIO)

General Purpose Input Output (GPIO)，通用引脚控制器，用于管理具有通用电气特性的引脚，区别于 USB、DDR 等带专用 PHY 的引脚。

12.9.1. 特性说明

- 五组引脚 (PA/ PB/ PC/ PD/ PE/ PF))，IO 电源分为三组 (VCC33_IO0/ VCC33_IO1/ VCC33_IO2)
- 每组 IO 电源应用上统一用 3.3 V 供电
- 每组引脚输入中断脉宽可配置，时间可配置为 10 ns~9.83 ms
- 每个引脚可单独配置为关闭，通用功能和最多七个专用功能
- 每个引脚可单独使能输出，可单独配置中断触发模式
- 每个引脚驱动能力单独配置，可选有八个档位
- 每个引脚上下拉单独配置，可选无上下拉/ 上拉 33 KΩ/ 下拉 33 KΩ

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.9.2. 原理框图




图 12–31 GPIO 原理框图

12.9.3. 功能描述

GPIO 有以下几种配置：

- 关闭
- 通用功能：在 GPIO 模块内部控制。通用功能又分为以下三个功能。
  - 读取输入电平：当引脚配置为通用功能后，使能 GEN_IE，即可在 GEN_IN_STA 对应的位读取到当前的输入电平。
  - 设置输出电平：当引脚配置为通用功能后，使能 GEN_OE，即可配置 GEN_OUT_CFG 使得对应的引脚输出电平。
  - 中断设置：当使用到中断检测功能，同样需要使能 GEN_IE，每个引脚可配置中断模式为：
    - 下降沿中断
    - 上升沿中断
    - 低电平中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 高电平中断
- 双沿中断（上升沿或下降沿）

通用功能的输入，支持两级去抖，详情可查看通用输入去抖功能。

- 专用功能：指复用到其他模块使用，比如 UART、I2C 等。

12.9.3.1. 通用输入去抖功能

通用功能的输入，支持两级去抖，去抖后作用于寄存器和产生中断，如下所示：




图 12–32 通用输入去抖功能示意图

- 第一级去抖用于滤除高频脉冲，去抖可配置使用 1–15 个参考点（配置为 0 表示不做去抖）。典型应用下（APB0 为 100 MHz 时钟），采样周期为 10 ns，则过滤脉冲最小为 10 ns，最大为 150 ns。
- 第二级去抖用于滤除宽脉冲，如机械按键抖动等，去抖可配置使用 1–15 个参考点（配置为 0 表示不做去抖）。典型应用下（APB0 为 100 MHz 时钟），采样周期可配置为 $2^{(N+1)}$ (N = 0 – 15)，则最大采样周期为 0.65 ms，最大过滤脉冲为 9.83 ms。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.9.4. 寄存器列表

表 12–28 GPIO 寄存器列表

偏移地址	缩写	寄存器描述	章节
0x00+G*0x100	GEN_IN_STA	通用输入状态寄存器	0x00+G*0x100 GEN_IN_STA
0x04+G*0x100	GEN_OUT_CFG	通用输出控制寄存器	0x04+G*0x100 GEN_OUT_CFG
0x08+G*0x100	GEN_IRQ_EN	通用中断使能寄存器	0x08+G*0x100 GEN_IRQ_EN
0x0C+G*0x100	GEN_IRQ_STA	通用中断状态寄存器	0x0C+G*0x100 GEN_IRQ_STA
0x10+G*0x100	GEN_OUT_CLR	通用输出清除寄存器	0x10+G*0x100 GEN_OUT_CLR
0x14+G*0x100	GEN_OUT_SET	通用输出置位寄存器	0x14+G*0x100 GEN_OUT_SET
0x18+G*0x100	GEN_OUT_TOG	通用输出反转寄存器	0x18+G*0x100 GEN_OUT_TOG
0x80+G*0x100+P*0x4	PIN_CFG	功能配置寄存器	0x80+P*0x4+G*0x100 PIN_CFG
0xFFC	VERSION	版本寄存器	0xFFC VERSION

其中，P 和 G 取值范围如下：

表 12–29 P 和 G 取值范围

分组	偏移地址	G 取值	P 取值
PA	0x000	0	0~15
PB	0x100	1	0~17
PC	0x200	2	0~11
PD	0x300	3	0~27
PE	0x400	4	0~17
PU	0xE00	14	0~1

12.9.5. 寄存器描述

12.9.5.1. 0x00+G*0x100 GEN_IN_STA

注：
该寄存器在满足以下任一情况下才有效：

- PIN_FUN=1 且 GEN_IN_EN=1 时有效，或
- PIN_FUN = 2~15 且 SPE_IE_FORCE=1 时有效。

默认值：0x00000000			GPIO 通用输入状态寄存器
位域	类型	默认值	描述
31:0	RO	0x0	IN_STA 引脚输入状态 • 0: 表示输入为低电平 • 1: 表示输入为高电平 每位对应一个引脚。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.9.5.2. 0x04+G*0x100 GEN_OUT_CFG

注：
该寄存器仅在 PIN_FUN=1 且 GEN_OUT_EN=1 时有效。

默认值：0x00000000			GPIO 通用输出控制寄存器
位域	类型	默认值	描述
31:0	R/W	0x0	OUT_CFG 引脚输出配置 • 0: 输出设置为低电平 • 1: 输出设置为高电平 每位对应一个引脚

12.9.5.3. 0x08+G*0x100 GEN_IRQ_EN

注：
该寄存器仅在 PIN_FUN=1 且 GEN_IN_EN=1 时有效。

默认值：0x00000000			GPIO 通用中断使能寄存器
位域	类型	默认值	描述
31:0	R/W	0x0	IRQ_EN 引脚中断使能 • 0: 关闭 • 1: 使能 每位对应一个引脚

12.9.5.4. 0x0C+G*0x100 GEN_IRQ_STA

注：
该寄存器仅在同时满足以下条件时才有效：

- PIN_FUN=1
- GEN_IN_EN=1
- IRQ_EN=1

默认值：0x00000000			GPIO 通用中断状态寄存器
位域	类型	默认值	描述
31:0	R/W1C	0x0	IRQ_STA 引脚中断状态，该寄存器写 1 清零，即对对应位写 1 为清除对应的寄存器 • 0: 无中断 • 1: 有中断 每位对应一个引脚

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

12.9.5.5. 0x10+G*0x100 GEN_OUT_CLR

默认值：0x00000000			GPIO 通用输出清除寄存器
位域	类型	默认值	描述
31:0	WO	0x0	OUT_CFG_CLR 输出控制寄存器清除 • 0: 对应引脚电平保持不变 • 1: 对应引脚设置为低电平 每位对应一个引脚

12.9.5.6. 0x14+G*0x100 GEN_OUT_SET

默认值：0x00000000			GPIO 通用输出置位寄存器
位域	类型	默认值	描述
31:0	WO	0x0	OUT_CFG_SET 输出控制寄存器置位 • 0: 对应引脚电平保持不变 • 1: 对应引脚设置为高电平 每位对应一个引脚

12.9.5.7. 0x18+G*0x100 GEN_OUT_TOG

默认值：0x00000000			GPIO 反转寄存器
位域	类型	默认值	描述
31:0	WO	0x0	OUT_CFG_TOG 输出控制寄存器置位 • 0: 对应引脚电平不变 • 1: 对应引脚电平反转 每位对应一个引脚

12.9.5.8. 0x80+P*0x4+G*0x100 PIN_CFG

默认值：PA8~11: 0x00000338 默认值：PB12~17: 0x00000338 默认值：OTHERS: 0x00000000			GPIO 引脚功能配置寄存器
位域	类型	默认值	描述
31:28	R/W	0x0	GEN_IN_DB1_POINT 通用输入第二级去抖参考点数，仅在 PIN_FUN=1 且 GEN_IE=1 才有效。 该配置值为去抖采样点数，配置为 0 则关闭本级去抖。
27:24	R/W	0x0	GEN_IN_DB1_SAMP 通用输入第二级去抖采样除频，仅在 PIN_FUN=1 且 GEN_IE=1 才有效。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：PA8~11: 0x00000338 默认值：PB12~17: 0x00000338 默认值：OTHERS: 0x00000000			GPIO 引脚功能配置寄存器
位域	**类型**	**默认值**	**描述**
			第二级去抖采样周期为 $2^{(SAMP+1)}$ 个 APB0 时钟 (100 MHz) 周期。
23:20	R/W	0x0	GEN_IN_DB0_POINT 通用输入第一级去抖采样点数，仅在 PIN_FUN=1 且 GEN_IE=1 才有效。 第一级去抖采样周期为一个 APB0 时钟 (100 MHz) 周期。 该配置值为去抖采样点数，配置为 0 则关闭本级去抖。
19	–	–	–
18	R/W	0x0	SPE_IE_FORCE 专用功能输入强制使能，仅在 PIN_FUN=2~6 才有效 • 0: 关闭 • 1: 打开 此字段用于调试使用，强制使能输入，并将输入状态存到通用输入状态寄存器
17	R/W	0x0	GEN_OE 通用功能输出使能，仅在 PIN_FUN=1 才有效。 • 0: 关闭 • 1: 打开
16	R/W	0x0	GEN_IE 通用功能输入使能，仅在 PIN_FUN=1 才有效。 • 0: 关闭 • 1: 打开
15	–	–	–
14:12	R/W	0x0	GEN_IRQ_MODE 通用功能中断检测模式，仅在 PIN_FUN=1 且 GEN_IE=1 才有效： • 0: 下降沿 • 1: 上升沿 • 2: 低电平 • 3: 高电平 • 4: 双沿（上升沿或下降沿） • 5~7: 预留
11:10	–	–	–
9:8	R/W	PA8~11: 3 PB12~17: 3	PIN_PULL 引脚上下拉设置

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

<table>
<tr><td colspan="3">默认值：PA8~11: 0x00000338
默认值：PB12~17: 0x00000338
默认值：OTHERS: 0x00000000</td><td>GPIO 引脚功能配置寄存器</td></tr>
<tr><td>位域</td><td>类型</td><td>默认值</td><td>描述</td></tr>
<tr><td></td><td></td><td>OTHERS: 0</td><td>• 0: 关闭
• 1: 预留
• 2: 下拉 33KΩ 到 GND
• 3: 上拉 33 KΩ 到 VCC–IO
注：
引脚功能设置 PIN_FUN 配置为通用功能或专用功能，该寄存器都起作用。</td></tr>
<tr><td>7</td><td>–</td><td>–</td><td>–</td></tr>
<tr><td>6:4</td><td>R/W</td><td>PA8~11: 3
PB12~17: 3
OTHERS: 0</td><td>PIN_DRV
引脚输出驱动能力
<table><tr><th>–</th><th>3.3V</th><th>1.8V</th></tr><tr><td>0</td><td>180Ω</td><td>300Ω</td></tr><tr><td>1</td><td>90Ω</td><td>150Ω</td></tr><tr><td>2</td><td>60Ω</td><td>100Ω</td></tr><tr><td>3</td><td>45Ω</td><td>75Ω</td></tr><tr><td>4</td><td>36Ω</td><td>60Ω</td></tr><tr><td>5</td><td>30Ω</td><td>50Ω</td></tr><tr><td>6</td><td>26Ω</td><td>43Ω</td></tr><tr><td>7</td><td>23Ω</td><td>38Ω</td></tr></table>注：
引脚功能设置 PIN_FUN 配置为通用功能或专用功能，该寄存器都起作用。</td></tr>
<tr><td>3:0</td><td>R/W</td><td>PA8~PA11: 8
PB12~PB17: 8
OTHERS: 0</td><td>PIN_FUN
引脚功能设置
• 0: 关闭
• 1: 通用功能 (GEN)
• 2~15: 专用功能 (SPE)</td></tr>
</table>

12.9.5.9. 0xFFC VERSION

默认值：0x00000100			GPIO 版本寄存器
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION GPIO 版本，V1.0

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13. 模拟

13.1. ADC Interface Module (ADCIM)

ADC 接口管理模块的功能是根据 ADC 功能应用模块的需求，实现 ADC 模拟电路控制与返回采样数据。ADC 功能应用模块包括 GPAI/ THS/ RTP 模块。

在 ADC 功能应用模块启动之前，需要初始化 ADC 接口管理模块，否则应用模块无法访问到 ADC 接口。

13.1.1. 特性说明

- APB 总线访问寄存器
- 16 通道可配，每个通道捕获时间 TACQ 可配置
- 支持两种采样优先级：低优先级（非实时采样），高优先级（实时采样）
- 支持深度为 16 的低优先级采样命令 FIFO
- 多通道间相互独立
- 不支持数据 FIFO

13.1.2. 原理框图




图 13-1 ADC 接口管理模块在系统中的应用

ArtInChip

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–2 ADC 接口管理模块原理图框图

13.1.3. 功能描述

13.1.3.1. 非实时采样与实时采样

ADC 应用模块传递给 ADCIM 的采样命令分为以下两类，用来实现非实时采样和实时采样功能：

> **注：**
> 关于采样命令详细说明，可查看 采样命令接口说明。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 低优先级命令：通常是面对非实时需求的场景。

  例如，在 GPAI 的多数应用场景，以及 THS 温度传感器采样的应用场景中，没有严格的完成时间要求（时序要求），只需要在大概的时间内对某个输入量进行采样量化并返回给 ADC 应用模块即可。

- 高优先级命令：通常是面对有实时性需求的场景。

  例如，RTP 模块的采样需要配合使用外部的驱动电路， 有较高的时序要求。RTP 模块需要明确知道采样的起始和结束时间，而且期望在较快的时间内完成采样，以获得更好的用户体验。

对于低优先级与高优先级命令，ADCIM 模块内部有不同的处理和响应机制：

- 高优先级命令 (PRI = 1) 的响应优先级高于低优先级命令 (PRI = 0)。
- 对于同时接收到的、优先级相同的命令，使用轮询的机制，从通道号小的先开始。
- 低优先级命令响应机制为先请求先排队先装入 FIFO 进行排队并等待响应。
  - 对于同时请求的命令，使用轮询的机制，从通道号小的先开始。
- 高优先级的实时命令不会经过 FIFO，直接参与仲裁响应。

如图 13–3 : 低优先级与高优先级命令的响应机制举例所示，其中 PRI 表示优先级，CH 表示通道号，响应的优先顺序如下：

1. CH6 (PRI=1)、CH7 (PRI=1)、CH15 (PRI=0) 与 CH0 (PRI=0)，同时先发出采样请求。
2. CH1(PRI=0) 与 CH2 (PRI=0) 发出采样请求。
3. CH8 (PRI=1) 发出采样请求

根据高低优先级的响应机制，最终采样执行的先后顺序为 **CH6（最先） > CH7 > CH0 > CH8 > CH15 > CH1 > CH2（最后）**。




图 13–3 低优先级与高优先级命令的响应机制举例

13.1.3.1.1. 采样命令接口说明

采样命令由三部分构成：

- 优先级：分为高优先级和低优先级， 由对应通道的 PRI 信号控制，可实现实时采样和非实时采样功能。
- 通道号：在模块内部产生，直接对应不同通道的端口。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 捕获时长：以 ADC_CLK 的周期为单位的计数值，来自对应通道的 ACQx 信号：

$$T_{ACQx} = (ACQx+1)*T_{ADC\_CLK}$$

注：
每个通道的捕获时长控制信号 ACQx 直接反映 ADC 应用模块对每个通道的配置值。在已经发出采样命令但未收到返回的采样数据值之前，不能改变此配置值。

以下分别展示了低优先级和高优先级命令的时序图：




图 13–4 低优先级命令时序

低优先级采样命令时序中：

- 从 ENx 有效，到 ACKx 有效，中间会经过不确定的时钟周期数的时间，原因为：
  1. 多个通道同时发送采样命令，ADCIM 不能及时响应。
  2. 如果内部 FIFO 已经满，则会通过 ACKx 信号延迟命令接收。
- 从 ACKx 有效到 ENx 无效只需要经历一个周期。ACKx 有效意味着本采样命令已经进入命令 FIFO。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–5 高优先级命令时序

实时采样命令时序中：

- 从 ENx 有效，到 ACKx 有效，与图 13–4 : 低优先级命令时序一样，中间会经过不确定的时钟周期数， 原因是：
  1. 正在处理的低优先级非实时命令，需要先处理完这一个命令。
  2. 有其他的同样是高优先级命令正在处理。
- 从 ACKx 有效到 ENx 无效只需要一个时钟周期。ACKx 有效意味着本采样命令已经处理完成。

13.1.3.1.2. 采样数据返回接口说明

采样数据返回通道包括 {DVAL, CH，DATA}，多个通道的数据通过共同的 DATA 返回通道传递给不同的 ADC 应用模块，例如 RTP/ GPAI/ THS。ADC 应用模块在 DVAL 有效时接收根据 DVAL 与 CH[3:0] 值锁存与自身通道号匹配的采样值 (DATA)。

由于 ADC 采样数据是从 ADC 模拟电路串行输入，并转化为并行数据输出，所以 DVAL 信号不存在连续多个时钟周期有效的情况， 都是一个个单周期的有效信号。图 13–6 : 数据返回通道时序如下所示。




图 13–6 数据返回通道时序

如图 13–6 : 数据返回通道时序所示：

- 当 DVAL=1，CH=1，DATA=0x123，表示 0x123 为通道 1 的有效数据。
- 当 DVAL=1，CH=3，DATA=0x078，表示 0x078 为通道 3 的有效数据。
- 当 DVAL=1，CH=14，DATA=0xABC ，表示 0xABC 为通道 14 的有效数据。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.1.3.2. ADC 校准功能说明

除了应用所需的采样功能以外，ADC 接口管理模块还支持特殊的采样功能，即 ADC 硬件自动校准。ADC 硬件自动校准功能本质是让 ADC 对一个参考电平进行采样。理论上返回结果应该是（ 2^{12})/2=2048，但实际上总会存在偏差，此时硬件会计算出此偏差，并把此偏差应用于对后续采样数据的校准。

默认情况下，ADCIM 模块输出到 ADC 应用模块的 DATA 都是经过校准后的结果。 软件也可以通过寄存器，对校准值进行修改，或者禁止校准功能。

ADC 校准的算法： `DATA = ADC_DATA - (CALVAL - 2048)`。其中

- DATA ：ADCIM 模块经过校准后输出到 ADC 应用模块的数据。
- ADC_DATA：ADC 数据串并转换后未经过校准的数据。
- CALVAL：CALCSR.CALVAL 寄存器值
- CALVAL：CALCSR.CALVAL – 40 。

ADC 校准有两种实现方式：

- 硬件自动校准：把 CALVAL 回写到 CALCSR.CALVAL，并且开启校准功能。
- 软件校准：根据 `DATA （计算之后结果） = ADC_DATA - (CALVAL - 2048)` 公式进行校准，并且屏蔽校准功能。

13.1.4. 编程指南

13.1.4.1. 初始化流程

在 RTP/ GPAI/ THS 工作之前，需要对 ADCIM 进行时钟使能，即 CMU 开启 ADCIM 时钟。

13.1.4.2. 自动校准

自动校准：ADCIM 使能 ADC 对参考电平的中间值进行采样 (CALEN=1)。理论上返回结果应该是 (2^{12}) / 2 = 2048，但实际上总会存在偏差， 硬件会计算出此偏差，并把此偏差应用于对后续采样数据的校准。

自动校准流程：

1. CMU 使能 ADCIM 模块。
2. 使能自动校准（ CALEN = 1 ）。
3. 轮询自动校准使能 (bit) 是否为 0 (CALEN = 0)，
4. 自动校准使能 (bit) 为 0，自动校准完成。
5. 获取自动校准完成之后的 ADCIM_CALCSR.CALVAL。

13.1.5. 寄存器列表

表 13–1 ADCIM 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	ADCIM_MCSR	ADCIM 模块控制状态	0x000 ADCIM_MCSR
0x004	ADCIM_CALCSR	ADCIM 校准控制	0x004 ADCIM_CALCSR
0x008	ADCIM_FIFOSTS	ADCIM FIFO 状态	0x008 ADCIM_FIFOSTS
0xFFC	ADCIM_VERSION	ADCIM 模块版本	0xFFC ADCIM_VERSION

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.1.6. 寄存器描述

13.1.6.1. 0x000 ADCIM_MCSR

默认值：0x00000000			ADCIM 模块控制状态 (ADCIM Module Control State Register)
位域	类型	默认值	描述
31:17	_	_	_
16	RO	0x0	SAMPLE STATE 采样状态 • 0: ADC 模块处于空闲状态，没有采样命令需要处理。 • 1: ADC 模块正处于 工作 状态，正在处理采样命令（包括捕获和转换）。
15:8	R/W	0x00	SEMFLAG 信号量标志 • 8–bit 寄存器，可以为软件任意读写，不会对硬件行为产生任何影响。 • 作为 ADCIM 被多个应用模块共享时的信号量标志。 • 每个寄存器位由软件自由定义。
7:4	_	_	_
3:0	RO	0x00	CHN 正在处理的通道号 (Number of Channel Processing) 作为 debug 使用，表示当前正在采样的通道号。

13.1.6.2. 0x004 ADCIM_CALCSR

默认值：0x08002F00			ADCIM 校准控制 (ADCIM Calibration Control Set Register)
位域	类型	默认值	描述
31	R/WAC	0x0	CALVAL_UPD ADC 校准值更新 (Calibration Value Update) 软件设置 CALVAL 的同时设置 CALVAL_UPD 为 1，表示软件需要更新 CALVAL 值，CALVAL_UPD 被置为 1 后会触发内部更新，硬件马上置 CALVAL _UPD 为 0。
30:28	_	_	_
27:16	R/W	0x800	CALVAL ADC 校准输出值 (Calibration Value) ADC 的校准过程如下： 1. ADC 采样一个参考电压，并返回一个 12 bits 的值。 2. 硬件保存并使用 12 bits 的值对所有的采样数据进行校准。 3. 如希望使用一个非硬件自动校准取得的值对 ADC 数据进行校准，可通过软件设置一个合适的值，则硬件会参考该值对 ADC 采样数据进行自动校准。
15:8	R/W	0x2F	ADC_ACQ ADC 校准捕获时间 (ADC Acquire) 校准时 ADC 通道的捕获时间长度。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x08002F00			ADCIM 校准控制 (ADCIM Calibration Control Set Register)
位域	类型	默认值	描述
			计数值单位为 ADC_CLK 的周期数， T_{ADC_ACQ} = (ADC_ACQ+1) *T_{ADC_CLK}。假设 ADC_CLK=24MHz，ADC_ACQ=0x2F， T_{ADC_ACQ} = (47+1)*41.67ns = 2us。
7:2	_	_	_
1	R/W	0x0	DCALMASK 采样数据校准屏蔽 (Data Calibration Mask ） • 0：硬件默认对采样数据进行校准后送给 ADC 应用功能模块。 • 1：屏蔽采样数据校准功能，模块直接把来自 ADC 模拟电路的采样数据不经校准地送给 ADC 应用功能模块。
0	R/WAC	0x0	CALEN ADC 校准使能 (Calibration Enable) 使能信号由软件置位，使能 ADC 校准。 • ADC 校准完后，硬件会对 CALEN 自动清零。软件查询到 CALEN 被清零后，意味着校准已完成。 • 自动校准存在一个固定偏差 (OFFSET)，需要进行校准。 • OFFSET= 40 。

13.1.6.3. 0x008 ADCIM_FIFOSTS

默认值：0x00000040			ADCIM FIFO 状态 (ADCIM FIFO States)
位域	类型	默认值	描述
31:7	_	_	_
6	RO	0x1	ADC Arbiter Status ADC 仲裁状态： 仅 debug 使用 • 0：ADC 接口模块正在接收其他模块的命令。 • 1：ADC 接口模块正处于 Idle 状态。
5	RO	0x0	FIFO Error Status FIFO 错误状态： 仅 debug 使用 • 0：表示命令 FIFO 正常。 • 1：表示命令 FIFO Error (Overflow 或者 Underflow)。
4:0	RO	0x00	FIFOCTR FIFO 计数器 (FIFO Counter)，用于显示采样命令 FIFO 的占用情况。 仅 debug 使用 FIFO 深度为 16，有效值为 0~16（0x00 ~ 0x10），表示 FIFO 内未处理的采样命令数。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.1.6.4. 0xFFC ADCIM_VERSION

默认值：0x00000100			模块版本 (ADCIM Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	Version 模块版本号 采用 BCD 码显示，V1.0

13.2. General Purpose Analog Input (GPAI)

通用模拟输入接口模块包括两个重要功能：

- 获取对应模拟信号的输入电平。
- 产生高低阈值报警。

GPAI 模块通过 ADC 来获取模拟输入的电压值，因此在启动 GPAI 之前，需要先启动 ADC Interface Module (ADCIM) 模块。

13.2.1. 特性说明

- 支持 APB 总线访问寄存器
- 最多支持八个模拟信号输入
- 支持单点采样与周期采样两种采样模式
- 每次采样突发采样数量可配 2^0 / 2^1/ 2^2/ 2^3
- 支持高电平报警阈值与低电平报警阈值独立可配
- 通道 0/1 ：FIFO 为 12*32，其余通道 2~7：FIFO 为 12*8， 单位 bits
- 基准电压：2.5V

13.2.2. 原理框图




图 13–7 GPAI 接口模块与 ADC 连接关系

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.3. 功能描述

13.2.3.1. 关于采样的定义

为了方便表述，GPAI 模块引入了三个有关采样的定义。


- 单次采样：是指对任意输入的一次 ADC 采样，对应一条 ADC 采样命令。
- 单点采样：是指 ADC 在任意一个时间点开始的连续采样，有可能是单次采样，也有可能包含多次采样（由 SBC 配置决定）， 例如 ADC 在一个时间点开始对某个特定信号进行多次采样（即执行多条 ADC 采样命令），以获得多个采样值，然后进行适当的滤波（如算数平均），以获得一个更加准确和稳定的平均结果。
- 周期采样：是指 ADC 在对特定信号的进行固定间隔的单点周期采样，每个周期就进行一次单点采样。

13.2.3.2. 高/ 低电平报警阈值描述

GPAI 模块产生高低阈值报警的功能，涵盖两个重要的概念：


- 低电平报警阈值：
  - 低电平报警有效阈值 (LLAVV)
  - 低电平报警解除阈值 (LLARV)

  LLAVV ≤ LLARV，并且 LLARV – LLAVV 为低电平报警的迟滞值，必须覆盖信号的正常抖动范围，才能保证不会反复出现虚警。



- 高电平报警阈值：
  - 高电平报警有效阈值 (HLAVV)
  - 高电平报警解除阈值 (HLARV)

  HLAVV ≥ HLARV，并且 HLAVV – HLARV 为高电平报警的迟滞值，必须覆盖信号的正常抖动范围，才能保证不会反复出现虚警。




Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.3.3. 高/ 低/ 正常电平数据界定

寄存器 GPAI_CHnACR 定义了以下几个概念：


- 高电平数据：是指高电平报警使能之后，高电平报警有效 (HLAV)，高电平报警解除 (HLAR) 期间所取得的采样数据。

  如下图所示，虚框范围内的信号就是高电平采样数据对应的信号，也可以看出高电平采样数据一定不小于高电平报警解除阈值 (HLARV)。



- 低电平数据：是指低电平报警使能之后，低电平报警有效 (LLAV)，低电平报警解除（ LLAR ）期间所取得的采样数据。

  如下图所示，虚框范围内的信号就是低电平采样数据对应的信号，也可以看出低电平采样数据一定不大于低电平报警解除阈值 (LLARV)。



- 正常电平数据：是指排除了高电平数据与低电平数据之后，剩余的采样值。

注：
数据都是算数平均之后的值。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.4. 编程指南




图 13–8 单点采样

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–9 周期采样

13.2.5. 寄存器列表

表 13–2 GPAI 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	GPAI_MCR	GPAI 模块控制	0x000 GPAI_MCR

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 13–2 GPAI 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x004	GPAI_INTR	GPAI 中断控制与状态	0x004 GPAI_INTR
0x100	GPAI_CHnCR	GPAI 通道控制	0x100+0x40*n GPAI_CHnCR
0x104	GPAI_CHnINT	GPAI 通道中断控制与状态	0x104+0x40*n GPAI_CHnINT
0x108	GPAI_CHnPSI	GPAI 通道采样间隔配置	0x108+0x40*n GPAI_CHnPSI
0x110	GPAI_CHnHLAT	GPAI 高电平报警阈值	0x110+0x40*n GPAI_CHnHLAT
0x114	GPAI_CHnLLAT	GPAI 低电平报警阈值	0x114+0x40*n GPAI_CHnLLAT
0x118	GPAI_CHnACR	GPAI 报警控制	0x118+0x40*n GPAI_CHnACR
0x120	GPAI_CHnFCR	GPAI FIFO 控制	0x120+0x40*n GPAI_CHnFCR
0x124	GPAI_CHnDATA	GPAI 通道数据	0x124+0x40*n GPAI_CHnDATA
0xFFC	VERSION	GPAI 版本寄存器	0xFFC VERSION

13.2.6. 寄存器描述

13.2.6.1. 0x000 GPAI_MCR

默认值：0x00000000			GPAI 模块控制 (GPAI Module Control Register)
位域	类型	默认值	描述
31:16	–	–	–
15:8	R/W	0x00	CHEN 通道使能控制 (Channel Enable) 包含 8 bits，分别对应八个通道的独立使能控制。每个 bit 分别对应一个通道： • Bit8：通道 0 • Bit9：通道 1 • Bit10：通道 2 • Bit11：通道 3 • Bit12：通道 4 • Bit13：通道 5 • Bit14：通道 6 • Bit15：通道 7 每个 bit 位都可通过设置以下值控制对应的通道使能： • 0：禁止通道 • 1：使能通道
7:1	–	–	–
0	R/W	0	EN 模块使能 (Module Enable) • 0：本模块被禁止，本模块停止工作。 • 1：本模块被使能。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.6.2. 0x004 GPAI_INTR

默认值：0x00000000			GPAI 中断控制与状态 (GPAI Interrupt Register)
位域	类型	默认值	描述
31:24	–	–	–
23	RO	0	CH7_FLG 通道 7 事件更新标志 (Channel 7 Flag) 通道 7 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
22	RO	0	CH6_FLG 通道 6 事件更新标志 (Channel 6 Flag) 通道 6 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
21	RO	0	CH5_FLG 通道 5 事件更新标志 (Channel 5 Flag) 通道 5 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
20	RO	0	CH4_FLG 通道 4 事件更新标志 (Channel 4 Flag) 通道 4 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
19	RO	0	CH3_FLG 通道 3 事件更新标志 (Channel 3 Flag) 通道 3 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
18	RO	0	CH2_FLG 通道 2 事件更新标志 (Channel 2 Flag) 通道 2 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 中断控制与状态 (GPAI Interrupt Register)
位域	类型	默认值	描述
			• 0：无新的待处理事件。 • 1：有新的待处理事件。
17	RO	0	CH1_FLG 通道 1 事件更新标志 (Channel 1 Flag) 通道 1 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
16	RO	0	CH0_FLG 通道 0 事件更新标志 (Channel 0 Flag) 通道 0 是否有新的事件发生，例如高/低电平报警事件，数据有效事件，FIFO 错误事件。 • 0：无新的待处理事件。 • 1：有新的待处理事件。
15:8	–	–	–
7	R/W	0	CH7_INTEN 通道 7 中断使能 (Channel 7 Interrupt Enable) • 0：禁止中断 • 1：使能中断
6	R/W	0	CH6_INTEN 通道 6 中断使能 (Channel 6 Interrupt Enable) • 0：禁止中断 • 1：使能中断
5	R/W	0	CH5_INTEN 通道 5 中断使能 (Channel 5 Interrupt Enable) • 0：禁止中断 • 1：使能中断
4	R/W	0	CH4_INTEN 通道 4 中断使能 (Channel 4 Interrupt Enable) • 0：禁止中断 • 1：使能中断
3	R/W	0	CH3_INTEN 通道 3 中断使能 (Channel 3 Interrupt Enable)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 中断控制与状态 (GPAI Interrupt Register)
位域	类型	默认值	描述
			• 0：禁止中断 • 1：使能中断
2	R/W	0	CH2_INTEN 通道 2 中断使能 (Channel 2 Interrupt Enable) • 0：禁止中断 • 1：使能中断
1	R/W	0	CH1_INTEN 通道 1 中断使能 (Channel 1 Interrupt Enable) • 0：禁止中断 • 1：使能中断
0	R/W	0	CH0_INTEN 通道 0 中断使能 (Channel 0 Interrupt Enable) • 0：禁止中断 • 1：使能中断

13.2.6.3. 0x100+0x40*n GPAI_CHnCR

(8)

默认值：0x000n2F00			GPAI 通道控制 (GPAI Channel N Control Register)
位域	类型	默认值	描述
31:26	–	–	–
25:24	R/W	0x0	SBC 采样突发次数 (Sample Burst Count) 单点采样（或者周期采样模式中的每点采样）中包含的采样次数。 • 每点采样的突发次数 = 2^{SBC}。 • SBC = 0~3 分别对应突发次数 1/ 2/ 4/ 8。 每次单点采样使能 (SSEN=1) 或者周期采样使能 (PSEN=1)，GPAI 模块就会连续向 ADC 模块发出 2^{SBC} 个采样命令，对应地 ADC 就会返回 2^{SBC} 个采样数据。2^{SBC} 个采样数据经过简单的算数平均计算（保留整数部分）之后，合并为一个采样数据后，存入 FIFO，并等待软件进行后续处理。
23:20	–	–	–
19:16	RO	0xn	ADC_CHN ADC 通道号 (ADC Channel Number) 显示系统分配的 ADC 通道号，硬件会根据此通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，仅 debug 使用。n=0~7。
15:8	R/W	0x2F	ADC_ACQ ADC 捕获时间 (ADC Acquisition Time)

(8) n=0~7 为 GPAI 通道号。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000n2F00			GPAI 通道控制 (GPAI Channel N Control Register)
位域	类型	默认值	描述
			对应 ADC 通道的捕获时间长度。计数值单位为 ADC_CLK 的周期数，T_{ADC_ACQ} = (ADC_ACQ+1) *T_{ADC_CLK}。假设 ADC_CLK=24MHz，ADC_ACQ=0x2F，T_{ADC_ACQ} = (47+1)*41.67ns = 2us。
7:5	–	–	–
4	R/W	0x0	ADC_PRI ADC 采样优先级 (ADC Priority) 本次 ADC 采样的优先级控制。 • 0： 低优先级，采样命令会与其他低优先级命令进入采样队列。 • 1：高优先级，采样命令会被直接处理，不进入采样队列。
3	–	–	–
2	R	0x0	CHn_State 通道工作状态 (Channel N State) • 0： 空闲。 • 1：忙碌。
1	R/W	0	PSEN 周期采样使能 (Periodic Sample Enable) 使能 GPAI 通道周期采样。由软件置位，表示启动相应 GPAI 通道的周期性采样： • 采样间隔由 GPAI_CHnPSI 寄存器设定。 • 软件清零表示停止周期性采样。 • 如果在软件清零之前硬件已经启动了一次新的采样，则继续完成新采样命令，并最终返回数据。 **注：** 不允许同时使能周期采样与单次采样，即 SSEN 与 PSEN 不可以同时有效。
0	R/WAC	0	SSEN 单点采样使能 (Single Sample Enable) 使能 GPAI 通道单点采样。由软件置位，表示启动相应通道信号的采样： • 单点采样完成之后，本字段就会由硬件自动清零。 **注：** 尽管本字段描述为单点采样，但此处单点采样实际上会包含多次采样，避免单次采样产生误差。通过多次采样后进行算术平均（保留整数部分），得到一个相对稳定的信号电平值。由硬件向 ADC 接口控制器连续发出多个采样命令，连续发出采样命令的个数由 SBC 设定。例如 SBC 配置为 0x2，则每次启动 SSEN，硬件会连续发出 $2^2 = 4$ 个采样命令，四个采样命令发出后，硬件自动清零 SSEN。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.6.4. 0x104+0x40*n GPAI_CHnINT

默认值：0x00000000			GPAI 通道中断控制与状态 (DMA Channel N Interrupt)
位域	类型	默认值	描述
31:24	–	–	–
23	R/W1C	0	LLAR_FLG 低电平警报解除标志 (Low-Level Alarm Removed Flag) 本字段高电平有效，表示低电平警报解除，即采样后的数据从低于 LLAVV（低电平警报有效阈值）到高于 LLARV（低电平警报解除阈值）。 • 由软件写 1 清零。 • 仅周期采样模式 (PSEN=1) 下有效。
22	R/W1C	0	LLAV_FLG 低电平警报有效标志 (Low-Level Alarm Valid Flag) 本字段高电平有效，表示低电平警报有效，即采样后的数据从高于 LLAVR（低电平警报解除阈值）到低于 LLAVV（低电平警报有效阈值）。 • 由软件写 1 清零。 • 仅周期采样模式 (PSEN=1) 下有效。
21	R/W1C	0	HLAR_FLG 高电平警报解除标志 (High-Level Alarm Removed Flag) 本字段高电平有效，表示高电平警报解除，即采样后的数据从高于 HLAVV（高电平警报有效阈值）到低于 HLARV（高电平警报解除阈值）。 • 由软件写 1 清零。 • 仅周期采样模式 (PSEN=1) 下有效。
20	R/W1C	0	HLAV_FLG 高电平警报有效标志 (High-Level Alarm Valid Flag) 本字段高电平有效，表示高电平警报有效，即采样后的数据从低于 HLARV（高电平警报解除阈值）到高于 HLAVV（高电平警报有效阈值）。 • 由软件写 1 清零。 • 仅周期采样模式（PSEN=1) 下有效。
19:18	–	–	–
17	RO	0	FIFO_FLG FIFO 异常标志 (FIFO Error Flag) 本字段高电平有效，表示 FIFO 异常，异常包括上溢出 (Overflow) 与下溢出 (Underflow)。 本字段只读，可以通过清除 FIFO 控制寄存器来清除本标志位。
16	R/W1C	0	DRDY_FLG 数据有效标志 (Data Ready Flag) 本字段高电平有效，表示 FIFO 数据有效，即 FIFO 内数据量大于等于 FIFO 数据有效阈值。
15:8	–	–	–
7	R/W	0	LLAR_INTEN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 通道中断控制与状态 (DMA Channel N Interrupt)
位域	类型	默认值	描述
			低电平警报解除中断使能 (Low-Level Alarm Removed Interrupt Enable) • 0：禁止 LLAR 中断 • 1：使能 LLAR 中断。
6	R/W	0	LLAV_INTEN 低电平警报有效中断使能 (Low-Level Alarm Valid Interrupt Enable) • 0：禁止 LLAV 中断 • 1：使能 LLAV 中断
5	R/W	0	HLAR_INTEN (High-Level Alarm Removed Interrupt Enable，高电平警报解除中断使能) • 0：禁止 HLAR 中断 • 1：使能 HLAR 中断
4	R/W	0	HLAV_INTEN (High-Level Alarm Valid Interrupt Enable，高电平警报有效中断使能) • 0： 禁止 HLAV 中断 • 1： 使能 HLAV 中断
3:2	–	–	–
1	R/W	0	FIFO_INTEN FIFO 异常中断使能 (FIFO Error Interrupt Enable) • 0：禁止 FIFO 异常中断 • 1：使能 FIFO 异常中断
0	R/W	0	DRDY_INTEN 数据有效中断使能 (Data Ready Interrupt Enable) • 0：禁止数据有效中断 • 1：使能数据有效中断

13.2.6.5. 0x108+0x40*n GPAI_CHnPSI

默认值：0x00005DC0			GPAI 通道采样间隔配置 (GPAI Channel N Periodic Sample Interval)
位域	类型	默认值	描述
31:28	–	–	–
27:0	R/W	0x0005DC0	PSI 周期性采样间隔 (Periodic Sample Interval) 定义周期性采样的采样间隔，仅周期采样模式 (PSEN=1) 下有效。 采样间隔为 PSI*TPCLK，示例如下： 假设 `PCLK = 24 MHz`， `PSI = 0x5DC0 = 24000`，采样周期 `TPSI = 24000/24000000 = 0.001 s = 1 ms`。 本字段为 0 表示连续采样，两次采样循环之间没有 延时。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.2.6.6. 0x110+0x40*n GPAI_CHnHLAT

默认值：0x00000000			GPAI 高电平报警阈值 (Channel N High-Level Alarm Threshold)
位域	类型	默认值	描述
31:28	–	–	–
27:16	R/W	0x000	HLARV 高电平报警解除阈值 (High-Level Alarm Removed Value) 本字段定义了高电平报警解除的比较阈值，仅周期采样模式 (PSEN=1) 下有效： • 当采样值从高于 HLAVV 到低于 HLARV，表示高电平报警解除。 • HLAVV 必须保证不小于 HLARV，(HLAVV-HLARV) 就是高电平报警的迟滞值。
15:12	–	–	–
11:0	R/W	0x000	HLAVV 高电平报警有效阈值 (High-Level Alarm Valid Value) 本字段定义了高电平报警有效的比较阈值，仅周期采样模式 (PSEN=1) 下有效： • 当采样值从低于 HLARV 到高于 HLAVV，表示高电平报警有效。 • HLAVV 必须保证不小于 HLARV，(HLAVV-HLARV) 就是高电平报警的迟滞值。

13.2.6.7. 0x114+0x40*n GPAI_CHnLLAT

默认值：0x00000000			GPAI 低电平报警阈值 (Channel N Low-Level Alarm Threshold)
位域	类型	默认值	描述
31:28	–	–	–
27:16	R/W	0x000	LLARV 低电平报警解除阈值 (Low-Level Alarm Removed Value) 本字段定义了低电平报警解除的比较阈值，仅周期采样模式 (PSEN=1) 下有效： • 当采样值从低于 LLAVV 到高于 LLARV，表示低电平报警解除。 • LLAVV 必须保证不大于 LLARV，(LLARV-LLAVV) 就是低电平报警的迟滞值。
15:12	–	–	–
11:0	R/W	0x000	LLAVV 低电平报警有效阈值 (Low-Level Alarm Valid Value) 本字段定义了低电平报警有效的比较阈值，仅周期采样模式 (PSEN=1) 下有效： • 当采样值从高于 LLARV 到低于 LLAVV，表示低电平报警有效。 • LLAVV 必须保证不大于 LLARV，(LLARV-LLAVV) 就是低电平报警的回滞值。

13.2.6.8. 0x118+0x40*n GPAI_CHnACR

默认值：0x00000000			GPAI 报警控制 (GPAI Alarm Control Register)
位域	类型	默认值	描述
31:7	–	–	–
6	R/W	0	NLD_DIS 丢弃正常电平的采样数据 (Discard Normal-Level Data)

Copyright © 2023-2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 报警控制 (GPAI Alarm Control Register)
位域	类型	默认值	描述
			在高/低电平报警使能，即 HLA_EN=1 或 LLA_EN=1 的情况下，本字段控制是否丢弃保留正常电平的采样数据： • 0：保留正常电平采样数据，存入 FIFO。 • 1：丢弃正常电平采样数据，不会存入 FIFO。
5	R/W	0	LLD_DIS 丢弃低电平的采样数据 (Discard Low-Level Data) 在低电平报警使能 (LLA_EN=1) 情况下，本字段控制是否丢弃保留低电平报警有效之后至低电平报警解除之前的采样数据： • 0：保留低电平采样数据，存入 FIFO。 • 1：丢弃低电平采样数据，不会存入 FIFO。
4	R/W	0	HLD_DIS 丢弃高电平的采样数据 (Discard High-Level Data) 在高电平报警使能 (HLA_EN=1) 情况下，本字段控制是否丢弃保留高电平报警有效之后至高电平报警解除之前的采样数据: • 0：保留高电平采样数据，存入 FIFO。 • 1：丢弃高电平采样数据，不会存入 FIFO。
3:2	–	–	–
1	R/W	0	LLA_EN 低电平报警使能 (Low-Level Alarm Enable) • 0：禁止低电平报警功能，低温警报阈值无效。 • 1：使能低电平报警功能，仅在周期采样模式有效。
0	R/W	0	HLA_EN 高电平报警使能 (High-Level Alarm Enable) • 0：禁止高电平报警功能，高温警报阈值无效。 • 1：使能高电平报警功能，仅在周期采样模式有效。

13.2.6.9. 0x120+0x40*n GPAI_CHnFCR

默认值：0x00000000			GPAI FIFO 控制 (GPAI Channel N FIFO Control Register)
位域	类型	默认值	描述
31	–	–	–
30:24	RO	0x0	FIFO_DCNT FIFO 有效数据量 (FIFO Data Count) 当前 FIFO 有效数据量： • 对于 CH0~CH1：0x0 ~ 0x20 为合法值。 • 对于 CH2~CH7：0x0 ~ 0x8 为合法值。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI FIFO 控制 (GPAI Channel N FIFO Control Register)
位域	类型	默认值	描述
23:19	–	–	–
18	R/W1C	0	FIFO_UFS FIFO 下溢出状态 (FIFO Underflow Status) 当前 FIFO 下溢出状态，高电平有效。 本字段有效，会导致 GPAI_CHnINT.FIFO_FLG 置位。 本字段由硬件置位，并由软件写 1 清零。
17	R/W1C	0	FIFO_OFS FIFO 上溢出状态 (FIFO Overflow Status) 本字段定义了当前 FIFO 上溢出状态，高电平有效。 本字段有效，会导致 GPAI_CHnINT.FIFO_FLG 置位。 本字段由硬件置位，并由软件写 1 清零。
16	–	–	–
15:8	R/W	0x0	FIFO_DRTH FIFO 数据有效阈值 (FIFO Data Ready Threshold) 当 FIFO 的数据量达到了本阈值后，就会置位 GPAI_CHnINT.DRDY_FLG 标志位，如果同时 GPAI_CHnINT.DRDY_INTEN 也有效，就会产生中断。 • 对于 CH0~CH1： ◦ 0x00：不设置有效阈值，不会产生 DRDY_FLG 标志。 ◦ 0x01~0x20：有效阈值范围，当 FIFO 数据量达到了对应数值后，就会置位 DRDY_FLG 标志。 ◦ 0x21~0x7F：非法配置，效果等同于 0x00。 • 对于 CH2~CH7： ◦ 0x00：不设置有效阈值，不会产生 DRDY_FLG 标志。 ◦ 0x01~0x08：有效阈值范围，当 FIFO 数据量达到了对应数值后，就会置位 DRDY_FLG 标志。 ◦ 0x09~0x7F：非法配置，效果等同于 0x00。
7:1	–	–	–
0	R/WAC	0	FIFO_FLUSH FIFO 清空操作 (FIFO Flush) 由软件置位硬件清零。软件置位启动 FIFO 清空操作，FIFO 清空操作完成后，由硬件清零。

13.2.6.10. 0x124+0x40*n GPAI_CHnDATA

默认值：0x00000000			GPAI 通道数据 (GPAI Channel N Data)
位域	类型	默认值	描述
31:12	–	–	–
11:0	RO	0x000	DATA 采样数据 (Sample Data)

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			GPAI 通道数据 (GPAI Channel N Data)
位域	类型	默认值	描述
			FIFO 数据读取访问入口。 如果 SBC 不为 0，则本寄存器返回的数据，均为经过算术平均（保留整数部分）之后的计算值。

13.2.6.11. 0xFFC VERSION

默认值：0x00000100			GPAI 版本寄存器(GPAI Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	Version 模块版本号 (Module Version) 采用 BCD 码显示，V1.0

13.3. Resistance Touch Panel (RTP)

电阻触摸屏接口 (RTP) 模块的功能包括：

- 检测电阻触摸屏的触摸动作。
- 通过 ADC 获取电阻触摸屏的 X 轴/Y 轴/触摸点的分压值。

  软件驱动通过 X 轴/ Y 轴/触摸点的分压值计算，可以获得电阻触摸屏触摸点的坐标，以及触摸压感值。

RTP 接口模块通过 ADC 来获取电阻触摸屏的电压值，因此在启动 RTP 之前，需要先启动 ADC Interface Module (ADCIM) 模块。

13.3.1. 特性说明

- 支持 APB 总线访问寄存器
- 仅支持四线 RTP，即 X+/X–/Y+/Y–
- 支持压力感应
- 支持采样滤波，滤波参数可配
- 支持触摸检测中断
- 支持 16*16 FIFO

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.3.2. 原理框图




图 13–10 RTP 接口模块与 ADC 连接关系




图 13–11 RTP 驱动电路原理框图


Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.3.3. 功能描述


13.3.3.1. 关于采样的定义

为了方便表述，RTP 模块引入了四个有关采样的定义。

- **单次采样**：任意输入的一次 ADC 采样，对应一条 ADC 采样命令。
- **单点采样**：ADC 在任意一个时间点或者信号点开始的连续采样，有可能是单次采样，也有可能包含多次采样。例如 ADC 在一个时间点开始对某个特定信号进行多次采样（多条 ADC 采样命令），以获得多个采样值，然后进行适当的滤波（例如算数平均），以获得一个更加准确和稳定的结果。
- **单循环采样**：自动采样模式下，为了能够计算出一个完整的触摸坐标，需要对多个点进行采样，一个单循环采样包括多个采样点， 包含的采样点数不确定，根据不同的自动模式会不同，例如自动模式 1（XN–YN），就对应着两个采样点 X– 和 Y–。
- **周期循环采样**：自动采样模式下，为了获取连续的触摸坐标变化，需要间隔一定时间重复完成单循环采样。



13.3.3.2. RTP 工作流程与控制机制



Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.3.3.3. 采样模式描述

RTP 模块有四个采样点，分别是 X+，X−，Y+，Y−。采样模式主要是对 RTP 的驱动电路的控制与采样点选择。 根据采样点和驱动不同，可以分为以下八种常见采样模式，为了方便区别，分别对采样模式进行定义如下。

每种采样模式的详情如下：

- 图 13–12 : XP 采样所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x5，VPSEL[1:0] = VNSEL[1:0] =0x2，采样点选择 X+。




图 13–12 XP 采样

- 图 13–13 : XN 采样 所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x5，VPSEL[1:0] = VNSEL[1:0] = 0x2，采样点选择 X−。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–13 XN 采样

- 图 13–14 : YP 采样 所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0xA，VPSEL[1:0] = VNSEL[1:0] = 0x1，采样点选择 Y+。




图 13–14 YP 采样

- 图 13–15 : YN 采样 所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0xA，VPSEL[1:0] = VNSEL[1:0] = 0x1，采样点选择 Y–。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–15 YN 采样

- 图 13–16 : ZA 采样 所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x9，VPSEL[1:0] = 0x1，VNSEL[1:0] = 0x2，采样点选择 Y+。




图 13–16 ZA 采样

- 图 13–17 : ZB 采样所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x9，VPSEL[1:0] = 0x1，VNSEL[1:0] = 0x2，采样点选择 X–。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–17 ZB 采样

- 图 13–18 : ZC 采样所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x6，VPSEL[1:0] = 0x2，VNSEL[1:0] = 0x1，采样点选择 X+。




图 13–18 ZC 采样

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 图 13–19 : ZD 采样 所示分别是单点触摸和两点触摸的情况，DRV[3:0] = 0x6，VPSEL[1:0] = 0x2，VNSEL[1:0] = 0x1，采样点选择 Y–。




图 13–19 ZD 采样

13.3.3.4. 工作模式描述

RTP 模块规定了多个工作模式，主要可分为两类：

- 手动工作模式：各采样模式完全由软件对寄存器进行控制而构造出来的，不限于 采样模式描述 中定义的八种采样模式。

  不同采样模式的先后顺序由软件进行控制，可以获得最大的灵活度，以面对未来应用的不确定性。

- 自动工作模式：按照预先定义的八种采样模式之一以及预定的顺序进行采样。

  最大程度简化软件驱动控制，一键完成所需的所有采样工作。软件只需使用获得的采样值进行坐标运算即可。根据不同应用需要，自动模式分了四种情况，详细参考寄存器描述。

13.3.3.4.1. 自动模式下采样数据滤波

自动工作模式下，采样数据滤波包括以下步骤：

1. 排序：把单点多次采样结果进行排序，找出最大和最小的值。
2. 超限判断，用最大值–最小值，然后进行相对值和绝对值分别比较，如果超过其中任一值，则整组采样数据判为无效，否则就认为数据有效。
3. 算数平均：把最大值/最小值排除之后，对中间值进行算数平均，得到的结果作为单点采样的最终结果存入 FIFO。

滤波配置包含：

- 无滤波。
- 2/4：单点采样连续采样 4 次，获得同一个点的连续的 4 个 ADC 样本数据，然后去掉最大和最小，再对剩下的数据进行算数平均。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

- 4/6：单点采样连续采样 6 次，获得同一个点的连续的 6 个 ADC 样本数据，然后去掉最大和最小，再对剩下的数据进行算数平均。
- 4/8：单点采样连续采样 8 次，获得同一个点的连续的 8 个 ADC 样本数据，然后去掉最大 2 个和最小 2 个，再对剩下的数据进行算数平均。

示例

假设采样模式为 XP，滤波配置为 4/6，XYRUR=1/64，XYAUR=16，则对 X+进行连续采样，得到 6 个数值，分别为 A，B，C，D，E 和 F，并且 A < B < C < D < E < F，则采样数据滤波步骤如下：

1. 排序：最小值 A，最大值 F。
2. 超限判断：如果 ((F−A) > XYAUR) || ((F−A) > ((F+A)/2* XYRUR)) == 1（绝对值或相对值超出限制范围），则保留采样所得的数据，并立即停止自动采样。


   数据超限与抬起都会导致 RTP 进入 Error 状态并停止自动采样（仅#unique_239/unique_239_Connect_42_table_ezb_2dc_bzbMODE>0 有效），无需等待自动采样完成，但需要等待正在执行的单点采样完成，需软件清除采样不完整与数据超限标志。
3. 算术平均：DATA = (B + C + D + E) ÷ 4。

注：
超限判断与算术平均同时进行。

13.3.3.4.2. 自动模式下的采样循环描述


自动模式单循环采样说明：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



自动模式周期循环采样说明：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved



13.3.3.4.3. 自动模式下的单点采样描述

自动模式下单点采样步骤如下：

1. 检查按压检测信号。

   确保 DRV[3:0]=4’h1，并且 PDETEN 有效，检查经过去抖前的按压检测信号（PDETi）。

   如果按压有效，则进入步骤 2 ，否则置位 FLG（采样循环不完整标志），并进入步骤 6。

2. 配置驱动 RTP 电路。

   根据采样模式，分别配置 DRV/ VPSEL/ VNSEL 驱动电路，同时 PDETEN 无效，进入步骤 3 。

3. 发送 ADC 采样命令。

   根据滤波配置，连续向 ADC 发出多个采样命令，采样优先级 PRI = 1，收到对应数量的采样数据后，进入步骤 4。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

4. 采样数据滤波。

   按照前面描述的方式，对采样数据进行滤波，如果滤波完成则进入步骤 5，否则置位 FLG（数据超限标志），并进入步骤 6。

5. 完成采样。

   数据写入 FIFO。

6. 等待软件干预。

   进入 Error 状态，直到（SCI_FLG & DOUR_FLG）= 0，重新进行下一次采样循环。

13.3.3.5. 按压检测

图 13–20 : 按压检测中，按压检测信号从外部到内部经过屏蔽控制以及去抖两个过程。




图 13–20 按压检测

1. 按压检测信号 PDETn 输出采用 PDETEN 信号进行屏蔽，当 PDETEN 为高电平，PDETn 输入有效，否则输入无效。
2. 按压检测信号经过屏蔽控制之后，还需要经过去抖才能为模块内部所使用。图 13–21 : 去抖原理如下。




图 13–21 去抖原理

- 按压去抖过程：

  a. 模块复位后，内部 PDETd=0，表示已抬起。

  b. 当按压信号有效（PDETi=1）时，去抖计数开始 。

  c. 期间如果检测信号有抖动（PDETi=0），计数器就会被清零，如果在足够的时 间内无抖动(PDETi=1)，计数器就会计数到按压检测的去抖值（PDET_DEB）。

  d. PDETd 取反（PDETd=1）， 表示按压事件已被确定，随后计数器就会被清零。

- 抬起去抖过程：

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

a. 当触摸抬起（PDETi=0），去抖计数开始。

b. 期间如果检测信号有抖动（PDETi=1），计数器就会被清零，如果在足够 的时间内无抖动 (PDETi=0)，计数器就会计数到抬起检测的去抖值（RDET_DEB）。

c. PDETd 取反（PDETd=0 ），表示抬起事件已被确定，随后计数器就会被清零。

13.3.3.6. 中断产生机制




图 13–22 中断连接框图

如图所示，RTP 模块有 FIFO_FLG、DOUR_FLG、SCI_FLG、DRDY_FLG、RDET_FLG、PDET_FLG 六种中断源，每种中断源有独立使能开关。

13.3.4. 寄存器列表

表 13–3 RTP 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	RTP_MCR	RTP 模块控制	0x000 RTP_MCR
0x004	RTP_INTR	RTP 中断控制与状态	0x004 RTP_INTR
0x008	RTP_PDEB	RTP 按压检测去抖配置	0x008 RTP_PDEB
0x00C	RTP_PCTL	RTP 按压检测延时控制	0x00C RTP_PCTL
0x010	RTP_CHCFG	RTP 通道配置	0x010 RTP_CHCFG
0x014	RTP_MMSC	RTP 手动模式控制	0x014 RTP_MMSC
0x018	RTP_FIL	RTP 自动采样滤波配置	0x018 RTP_FIL
0x01C	RTP_AMSC	RTP 自动模式采样控制	0x01C RTP_AMSC
0x020	RTP_FCR	RTP FIFO 控制	0x020 RTP_FCR
0x024	RTP_DATA	RTP 数据	0x024 RTP_DATA
0x028	RTP_DELAY	RTP 延时控制	0x028 RTP_DELAY
0xFFC	VERSION	RTP 版本	0xFFC VERSION

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.3.5. 寄存器描述

13.3.5.1. 0x000 RTP_MCR

默认值：0x00001000			RTP 模块控制 (RTP Module Control Register)
位域	类型	默认值	描述
31:17	–	–	–
16	R/W	0	PDET_BYP Press Detect Bypass，按压检测屏蔽功能 仅在自动模式（RTP_MODE > 0）下有效。 RTP 自动采样过程中，每个单点采样完成之后，是否判断按压状态： • 0: 判断按压检测信号，即如果自动采样过程中抬起，会有可能产生 SCI（采样循环不完整）中断。 如果自动采样过程中抬起，会有可能产生 SCI（采样循环不完整）中断。 • 1: 屏蔽按压检测信号，即自动采样过程中不会判断按压检测信号。
15:13	–	–	–
12	RO	1	PDET_STS RTP Press Detect Status，RTP 按压检测状态 反映 RTP 模块的按压检测（PDETn）输入信号状态： • 0: 按压状态 • 1: 抬起状态。
11:10	–	–	–
9	R/W	0	PU_SEL RTP Press Detect Pull-up Resistor Select，RTP 按压检测上拉电阻选择 控制按压检测上拉电阻阻值： • 0: 上拉电阻 = 50 KΩ • 1: 上拉电阻 = 90 KΩ。
8	R/W	0	PDET_EN RTP Press Detection Enable，RTP 按压检测使能 控制按键检测使能信号： • 0: 按压检测禁止，关闭 X+ 信号上的按压检测上拉电阻，检测状态 PDET_STS 不能真实反映按压真实状态。 • 1: 按压检测使能，打开 X+ 信号上按压检测上拉电阻，检测状态 PDET_STS 反映按压真实状态。
7:4	R/W	0x0	MODE RTP Mode Select, RTP 工作模式选择，包括手动模式以及多种自动模式： • 0x0: 手动模式：包括 RTP 驱动控制，采样命令，采样滤波，采样选择均由软件手动完成。 • 0x1: 自动模式 1，对应单点无压感功能，自动完成 XN –YN 采样，并返回滤波后的采样值。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00001000			RTP 模块控制 (RTP Module Control Register)
位域	类型	默认值	描述
			• 0x2: 自动模式 2，对应单点有压感，自动完成 XN –YN –ZA –ZB 采样，并返回滤波后的采样值。 • 0x3: 自动模式 3，对应两点有压感，自动完成 XN – XP –YN –YP –ZA –ZB 采样，并返回滤波后的采样值。 • 0x4: 自动模式 4，对应全采样，自动完成 XN – XP –YN –YP –ZA –ZB –ZC –ZD 采样，并返回滤波后的采样值。
3:1	–	–	–
0	R/W	0	EN RTP Module Enable，RTP 模块使能 • 0: RTP 被禁止，停止工作 • 1: RTP 被使能。

13.3.5.2. 0x004 RTP_INTR

默认值：0x00000000			RTP 中断状态与控制 (RTP Interrupt Register)
位域	类型	默认值	描述
31:22	–	–	–
21	R/W1C	0	SCI_FLG RTP Sample Cycle Incomplete Flag，采样循环不完整标志 仅在自动模式 (RTP_MODE>0) 下有效。 数据超限与抬起都会导致不完整标志起来。 RTP 单点采样完成之后出现抬起 (PDETn = 0) 或数据超限，都会导致采样循环被打断，会置位 SCI_FLG 标志位。 • 0 : RTP 无新的采样循环不完整事件。 • 1 : RTP 有新的采样循环不完整事件。 清除该标志之后，硬件自动从第一点重新开始，完成单循环采样。
20	R/W1C	0	DOUR_FLG RTP Data Over Uncertain Range Flag，数据超限（超出范围）标志 仅在自动模式且滤波功能使能 ((RTP_MODE > 0) && (FIL > 0)) 下有效。 • 0: RTP 无新的数据超限事件。 • 1: RTP 有新的数据超限事件。
19	RO	0	FIFO_FLG RTP FIFO Error Flag，RTP FIFO 异常标志 总的 FIFO 异常状态： • 0: RTP 无 FIFO 异常状况。 • 1: RTP 发生了 FIFO 异常状况。 具体异常状态见 FIFO 管理寄存器（0x020 RTP_FCR）定义。FIFO_FLG 标志位不能被直接清除，可以通过清除 FIFO 管理寄存器0x020 RTP_FCR中的异常状态间接清除本标志。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP 中断状态与控制 (RTP Interrupt Register)
位域	类型	默认值	描述
18	R/W1C	0	DRDY_FLG RTP FIFO Data Ready Flag，RTP FIFO 数据有效标志 表示 FIFO 的数据数量满足了 FIFO 数据有效阈值，具体阈值参考 FIFO 控制寄存器 0x020 RTP_FCR。 • 0: RTP 无新的数据有效事件。 • 1: RTP 有新的数据有效事件。
17	R/W1C	0	RDET_FLG RTP Rise Detect Flag，RTP 抬起检测标志 表示 RTP 控制器检测到了从按压到抬起的一个变化过程。 RTP 抬起检测标志反映去抖之后的检测结果。 • 0: RTP 无新的抬起事件。 • 1: RTP 发生新的抬起事件。
16	R/W1C	0	PDET_FLG RTP Press Detect Flag，RTP 按压检测标志 表示 RTP 控制器检测到了从抬起到按压的一个变化过程，本标志是反映去抖之后的检测结果。 • 0: RTP 无新的按压事件。 • 1: RTP 发生新的按压事件。
15:6	–	–	–
5	R/W	0	SCI_INTEN RTP Sample Cycle Incomplete Interrupt Enable，采样循环不完整中断使能 RTP 采样循环不完整（采样循环被打断）中断使能： • 0: 禁止 RTP 采样循环不完整中断。 • 1: 使能 RTP 采样循环不完整中断。
4	R/W	0	DOUR_INTEN（ ） RTP Data Over Uncertain Range Interrupt Enable，RTP 数据超限（超出确定范围）中断使能： • 0: 禁止 RTP 数据超限中断。 • 1: 使能 RTP 数据超限中断。
3	R/W	0	FIFO_INTEN RTP FIFO Interrupt Enable，RTP FIFO 异常中断使能 • 0: 禁止 RTP FIFO 异常中断。 • 1: 使能 FIFO 异常中断。 FIFO 异常状态参考 FIFO 控制寄存器（0x020 RTP_FCR）定义。
2	R/W	0	DRDY_INTEN（ ） RTP Data Ready Interrupt Enable，RTP 数据有效中断使能

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP 中断状态与控制 (RTP Interrupt Register)
位域	类型	默认值	描述
			• 0: 禁止 RTP FIFO 数据有效中断。 • 1: 使能 RTP FIFO 数据有效中断。 数据有效的阈值参考 FIFO 控制寄存器（0x020 RTP_FCR）中的配置。
1	R/W	0	RDET_INTEN RTP Rise Detect Interrupt Enable，RTP 抬起检测中断使能信号： • 0: 禁止 RTP 抬起检测中断。 • 1: 使能 RTP 抬起检测中断。
0	R/W	0	PDET_INTEN RTP Press Detect Interrupt Enable，RTP 按压检测中断使能信号： • 0: 禁止 RTP 按压检测中断。 • 1: 使能 RTP 按压检测中断。

13.3.5.3. 0x008 RTP_PDEB

默认值：0x23012301			RTP 按压检测去抖配置 (RTP Press Detect Enable Debounce)
位域	类型	默认值	描述
31:28	R/W	0x2	FLRDET_DEB First Level Rise Detect Debounce，一级抬起去抖配置 抬起事件去抖时间计数，计数单位为 TPCLK，去抖时间范围为 0~（2^4–1）*TPCLK。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。 推荐值 0xF，按压与抬起去抖参数需设置一样
27:24	R/W	0x3	SLRDET_DEB Second Level Rise Detect Debounce，二级抬起去抖配置 抬起事件去抖时间计数，计数单位为 TRiseDivClk，去抖时间范围为 0~（2^4–1）*TRiseDivClk。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。 推荐值 0xF，按压与抬起去抖参数需设置一样
23:16	R/W	0x01	SLRDET_DEBDC Second Level Rise Detect Debounce Div Clk，二级抬起去抖分频计数 抬起事件去抖时间计数 RiseDivClk，计数单位为 TPCLK，分频时间范围为 0~（2^8–1）*256*TPCLK。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。 推荐值 0x0F,按压与抬起去抖参数需设置一样。
15:12	R/W	0x2	FLRDET_DEB First Level Press Detect Debounce，一级按压去抖配置 抬起事件去抖时间计数，计数单位为 TPCLK，去抖时间范围为 0~（2^4–1）*TPCLK。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x23012301			RTP 按压检测去抖配置 (RTP Press Detect Enable Debounce)
位域	类型	默认值	描述
			推荐值 0xF，按压与抬起去抖参数需设置一样
11:7	R/W	0x3	SLRDET_DEB Second Level Press Detect Debounce，二级按压去抖配置 抬起事件去抖时间计数，计数单位为 TPressDivClk，去抖时间范围为 0~（2^4–1）*TPressDivClk。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。 推荐值 0xF，按压与抬起去抖参数需设置一样
7:0	R/W	0x01	SLRDET_DEBDC Second Level Press Detect Debounce Div Clk，二级按压去抖分频计数 抬起事件去抖时间计数 PressDivClk，计数单位为 TPCLK，分频时间范围为 0~（2^8–1）*256*TPCLK。 当本字段为 0（即 0x0000）时，抬起去抖功能无效。 推荐值 0x0F,按压与抬起去抖参数需设置一样。

13.3.5.4. 0x00C RTP_PCTL

默认值：0x00FF00FF			RTP 按压检测延时控制 (RTP Press Dectect Control Delay)
位域	类型	默认值	描述
31:16	R/W	0x00FF	PDET_ISD Press Dectect Idle State Delay，按压检测空闲状态延时，定义了 RTP 在 IDLE 状态与 PDET_EN==1 条件下，延长一定时间进行按压检测，仅在自动模式（RTP_MODE > 0）下有效。 本字段表示按压检测空闲状态延时为 `(PDET_ISD+1) *TPCLK`，推荐值 0xFFFF。 **使用限制：如果已使用二级去抖功能，则需要满足 PDET_ISD ≥(DET_DEB+1)*DET_DEBDC*256**
15:0	R/W	0x00FF	PDET_DRV2DETD Press Dectect Drive-to-Detect Delay，按压检测驱动到检测延时 本字段定义了 RTP 自动采样过程中，RTP 由驱动状态变为检测状态时，延时一段时间之后才开始按压检测，仅在自动模式（RTP_MODE > 0）下有效。 在自动采样模式下，两点采样之间会对按压检测信号进行判断。为了更加高效，这个判断点未经过去抖（不受 PDEB 寄存器控制），需要在驱动到检测之间增加一个 Delay 控制，以适应 XN 的不同的外部负载。 按压检测驱动到检测的延时为 `(PDET_DRV2DET+1) *TPCLK`，有效值为 1~65536 个 PCLK 周期。例如，默认值为 0x0F 表示这个延时为 16 个 PCLK 周期。

13.3.5.5. 0x010 RTP_CHCFG

默认值：0xCEDF0801			RTP 通道配置 (RTP Channel Config)
位域	类型	默认值	描述
31:28	RO	0xC	XP_CHN

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0xCEDF0801			RTP 通道配置 (RTP Channel Config)
位域	类型	默认值	描述
			X+ ADC Channel Number，X+对应的 ADC 通道号，显示系统分配给 X+信号的 ADC 通道号。 硬件会根据此 ADC 通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，本字段仅作 Debug 用。
27:24	RO	0xE	YP_CHN Y+ ADC Channel Number， Y+对应的 ADC 通道号，显示系统分配给 Y+信号的 ADC 通道号 硬件会根据此 ADC 通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，本字段仅作 Debug 用。
23:20	RO	0xD	XN_CHN X– ADC Channel Number，X–对应的 ADC 通道号，显示系统分配给 X– 信号的 ADC 通道号 硬件会根据此 ADC 通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，本字段仅作 Debug 用。
19:16	RO	0xF	YN_CHN Y– ADC Channel Number，Y–对应的 ADC 通道号，显示系统分配给 Y– 信号的 ADC 通道号 硬件会根据此 ADC 通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，本字段仅作 Debug 用。
15:8	R/W	0x08	ADC_ACQ 本次采样的 ADC 通道的捕获时间长度。 计数值单位为 CLK 的周期数，`T (ADCACQ) = (ADC_ACQ+1) *16*T (ADC_CLK)`。假设 `ADC_CLK=24MHz`， `ADC_ACQ=0x2F`， `T(ADCACQ) = (47+1)*16*41.67ns = 2*16us=32us`。
7:1	–	–	–
0	R/W	1	ADC_PRI 本次 ADC 采样的优先级控制。 • 0: 低优先级非实时采样，采样命令会与其他非实时采样命令进入采样队列 • 1: 示高优先级实时采样，采样命令会被直接处理，不进入采样队列。

13.3.5.6. 0x014 RTP_MMSC

默认值：0x00000000			RTP 手动模式控制 (RTP Manual Mode Sample Control)
位域	类型	默认值	描述
31:24	–	–	–
23:22	R/W	0x0	VNSEL Vref– Select，Vref–选通控制，定义了 ADC 参考电压负端（Vref–）的选通控制。仅在手动模式（RTP_MODE == 0）下有效。 • 0x0: Vref–连通 GND • 0x1: Vref–连通 X– 信号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP 手动模式控制 (RTP Manual Mode Sample Control)
位域	类型	默认值	描述
			• 0x2: Vref–连通 Y– 信号 • 0x3: Vref–连通 GND
21:20	R/W	0x0	VPSEL Vref+ Select，Vref+选通控制，定义了 ADC 参考电压正端（Vref+）的选通控制，仅在手动模式（RTP_MODE = 0）下有效。 • 0x0: Vref+连通 VCC • 0x1: Vref+连通 X+信号 • 0x2: Vref+连通 Y+信号 • 0x3: Vref+连通 VCC
19:16	R/W	0x0	DRV（） RTP X/Y Drive，RTP X/Y 信号驱动控制 定义了 RTP X+/X–/Y+/Y–信号的驱动控制，高电平有效。仅在手动模式（RTP_MODE == 0）下有效。 • bit3: X+，高电平 X+连通 VCC，低电平 X+断开 VCC • bit2: Y+，高电平 Y+连通 VCC，低电平 Y+断开 VCC • bit1: X–，高电平 X– 连通 GND，低电平 X– 断开 GND • bit0: Y–，高电平 Y– 连通 GND，低电平 Y– 断开 GND。
15:11	–	–	–
10:8	R/W	0x0	SCPT（） Sample Count per Trigger，每次触发的采样次数 仅在手动模式（RTP_MODE = 0）下有效。 本字段定义了每次采样触发之后，连续采样的次数，次数为 SCPT+1，SCPT 的有效值为 0x0~0x7，对应有效的连续采样次数是 1~8。每次触发之后采样得到的数据，都存储在 FIFO 中。
7:6	–	–	–
5:4	R/W	0	SCSEL Sample Channel Select，采样通道选通，仅在手动模式（RTP_MODE = 0）下有效。本字段定义了当前发起采样的对应通道。 • 0x0: Y–通道 • 0x1: X–通道 • 0x2: Y+通道 • 0x3: X+通道。
3:1	–	–	–
0	R/WAC	0	STRG（） Sample Trigger，手动采样触发，仅在手动模式（RTP_MODE = 0）下有效。 本字段为本通道采样的触发信号。由软件置位，表示启动本通道 ADC 采样，采样完成之后，本字段就会由硬件自动清零。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP 手动模式控制 (RTP Manual Mode Sample Control)
位域	类型	默认值	描述
			注： 一次触发有可能会包含多次采样，对应地由硬件向 ADC 接口控制器连续发出多个采样命令，连续发出采样命令的个数由 SCPT 字段设定。例如 如 SCPT = 0x7，则每次启动 STRG，硬件会连续发出 SCPT + 1 = 8 个采样命令。8 个采样命令发出后，硬件自动清零 STRG。

13.3.5.7. 0x018 RTP_FIL

默认值：0x00000002			RTP 自动采样滤波配置 (RTP Auto Mode Filter)
位域	类型	默认值	描述
31	–	–	–
30:28	R/W	0x0	ZRUR Z Data Relative Uncertainty Range，Z 采样数据相对不确定范围，仅在自动模式((RTP_MODE > 0) 下有效。 本字段定义了 ZA/ZB/ZC/ZD 采样样本的相对的有效性判定范围。 • 0x0: 数据相对范围判定功能禁止 • 0x1: 不超过 1/8 • 0x2: 不超过 1/16 • 0x3: 不超过 1/32 • 0x4: 不超过 1/64 • 0x5: 不超过 1/128 • 0x6: 不超过 1/256 • 0x7: 不超过 1/512
27	–	–	–
26:24	R/W	0x0	ZAUR Z Data Absolute Uncertainty Range，Z 采样数据绝对不确定范围，仅在自动模式(RTP_MODE > 0) 下有效。 本字段定义了 ZA/ZB/ZC/ZD 采样样本的绝对的有效性判断范围。 • 0x0: 数据绝对范围判定功能禁止。 • 0x1: 不超过 29 • 0x2: 不超过 28 • 0x3: 不超过 27 • 0x4: 不超过 26 • 0x5: 不超过 25 • 0x6: 不超过 24 • 0x7: 不超过 23
23	–	–	–
22:20	R/W	0x0	XYRUR（ ）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000002			RTP 自动采样滤波配置 (RTP Auto Mode Filter)
位域	类型	默认值	描述
			X/Y Data Relative Uncertainty Range，X/Y 采样数据相对不确定范围，仅在自动模式 (RTP_MODE > 0) 下有效 本字段定义了 XP/XN/YP/YN 采样样本的相对的有效性判定范围。 • 0x0: 数据相对范围判定功能禁止 • 0x1: 不超过 1/8 • 0x2: 不超过 1/16 • 0x3: 不超过 1/32 • 0x4: 不超过 1/64 • 0x5: 不超过 1/128 • 0x6: 不超过 1/256 • 0x7: 不超过 1/512
19	–	–	–
18:16	R/W	0x0	XYAUR（ ） X/Y Data Absolute Uncertainty Range，X/Y 采样数据绝对不确定范围，仅在自动模式 (RTP_MODE > 0) 下有效。 本字段定义了 XP/XN/YP/YN 采样样本的绝对的有效性判断范围。 • 0x0: 数据绝对范围判定功能禁止 • 0x1: 不超过 29 • 0x2: 不超过 28 • 0x3: 不超过 27 • 0x4: 不超过 26 • 0x5: 不超过 25 • 0x6: 不超过 24 • 0x7: 不超过 23
15:2	–	–	–
1:0	R/W	0x2	FIL Filter，采样数据滤波器配置，仅在自动模式（RTP_MODE > 0）下有效，定义了 RTP 采样数据滤波配置。 • 0x0：1/1，无滤波 • 0x1：2/4，连续采样 4 次，去掉最大最小各 1 个，剩下 2 个进行算数平均 • 0x2：4/6，连续采样 6 次，去掉最大最小各 1 个，剩下 4 个进行算数平均 • 0x3：4/8，连续采样 8 次，去掉最大最小各 2 个，剩下 4 个进行算数平均 本字段也规定了自动模式下每次的连续采样数。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.3.5.8. 0x01C RTP_AMSC

默认值：0x0024A000			RTP 自动模式采样控制 (RTP Auto Mode Sample Control)
位域	类型	默认值	描述
31:28	–	–	–
27:12	R/W	0x024A	PSI Periodic Sample Interval，周期性采样间隔，仅在自动模式（RTP_MODE > 0）下有效。 自动模式周期性采样的采样间隔，采样间隔为 `PSI*4096*TPCLK`。举例，假设 `PCLK=24MHz`， `PSI = 0x24A = 586`。采样周期 `T (PSI) = 586*4096/24000000 = 0.1s = 100ms`。 本字段为 0 表示连续采样，两次采样循环之间没有 Delay。 **使用限制：如果已使用二级去抖功能，则需要满足 PSI*16≥(DET_DEB+1)*DET_DEBDC**
11:3	–	–	–
2	R	0x0	RTP BUSY 状态 仅在自动模式（RTP_MODE > 0）下有效。 • 0: 空闲 • 1: 忙碌
1	R/W	0	PSEN Periodic Sample Enable，周期性循环采样使能信号，仅在自动模式（RTP_MODE > 0）下有效。 • 0: 停止周期性循环采样 • 1:启动周期性循环采样。 周期性循环采样使能信号，由软件置位清零。周期性采样流程参考前文描述。软件清 0：完成本周期循环采样之后才停止采样。
0	R/WAC	0	SSEN Single Sample Enable，单循环采样使能，仅在自动模式（RTP_MODE > 0）下有效。 • 0：单循环采样完成。 • 1：启动单循环采样。 单循环完成之后，本字段就会由硬件自动清零。单循环采样的定义是指一个完整自动采样流程，流程涵盖多个采样模式，具体参考 MODE 定义#unique_239/unique_239_Connect_42_table_ezb_2dc_bzb。 **单循环模式下，必须开启屏蔽按压检测信号(PDET_BYP=1)**

13.3.5.9. 0x020 RTP_FCR

默认值：0x00000000			RTP FIFO 控制 (RTP FIFO Control Register)
位域	类型	默认值	描述
31:29	–	–	–
28:24	RO	0x0	FIFO_DCNT FIFO Data Count，FIFO 有效数据量 当前 FIFO 有效数据量，0x0~0x10 为合法值。
23:19	–	–	–

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP FIFO 控制 (RTP FIFO Control Register)
位域	类型	默认值	描述
18	R/W1C	0	FIFO_UFS FIFO Underflow Status，FIFO 下溢出状态 当前 FIFO 下溢出状态，高电平有效。由硬件置位，并由软件写 1 清零。 当本字段有效，且 FIFO_UFIE 有效，则会导致 RTP_INTR. FIFO_FLG 置位。
17	R/W1C	0	FIFO_OFS FIFO Overflow Status，FIFO 上溢出状态 当前 FIFO 上溢出状态，高电平有效。由硬件置位，并由软件写 1 清零。当本字段有效，且 FIFO_OFIE 有效，则会导致 RTP_INTR. FIFO_FLG 置位。
16:13	–	–	–
12:8	R/W	0x0	FIFO_DRTH FIFO Data Ready Threshold，FIFO 数据有效阈值 FIFO 数据有效的阈值，当 FIFO 的数据量达到了有效阈值后， RTP_INTR. DRDY_FLG 标志位置位，如果此时 INTEN 也有效，就会产生中断。 • 0x0: 不设置有效阈值，不会产生 DRDY_FLG 标志。 • 0x1~0x10: 有效阈值范围，当 FIFO 数据量达到了对应数值后，就会置位 DRDY_FLG 标志。 • 0x11~0x1F: 非法配置，效果等同于 0x0。
7:3	–	–	–
2	R/W	0	FIFO_UFIE FIFO Underflow Interrupt Enable，FIFO 下溢出中断使能 FIFO 下溢出中断使能信号，高电平有效。 当本字段有效，且 FIFO_UFS 有效，则会导致 RTP_INTR. FIFO_FLG 置位。
1	R/W	0	FIFO_OFIE FIFO Overflow Interrupt Enable，FIFO 上溢出中断使能 FIFO 上溢出中断使能信号，高电平有效。 当本字段有效，且 FIFO_OFS 有效，则会导致 RTP_INTR. FIFO_FLG 置位。
0	R/WAC	0	FIFO_FLUSH FIFO Flush，FIFO 清空操作 由软件置位硬件清零。软件置位启动 FIFO 清空操作，FIFO 清空操作完成后，由硬件清零。

13.3.5.10. 0x024 RTP_DATA

默认值：0x00000000			RTP 数据 (RTP Data)
位域	类型	默认值	描述
21	RO	0x0	超限标志
20	RO	0x0	抬起标志
17:16	RO	0x0	CHN（）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			RTP 数据 (RTP Data)
位域	类型	默认值	描述
			Channel Number，采样数据的对应通道号 当前返回数据的对应通道号，表示当前数据（DATA）来自该通道，多用于 Debug 或者容错设计。具体对应如下： • 0x0: Y–通道 • 0x1: X–通道 • 0x2: Y+通道 • 0x3: X+通道
11:0	RO	0x0	DATA Sample Data，采样数据 采样数据返回值。 • 对应手动模式（RTP_MODE == 0），本 FIFO 数据是一个通道的多次采样值，未经过滤波。 • 对应自动模式 1（RTP_MODE == 1），本 FIFO 数据的顺序是 YN，均为滤波后的数值。 • 对应自动模式 2（RTP_MODE == 2），本 FIFO 数据的顺序是 ZB，均为滤波后的数值。 • 对应自动模式 3（RTP_MODE == 3），本 FIFO 数据的顺序是 ZB，均为滤波后的数值。 • 对应自动模式 4（RTP_MODE == 4），本 FIFO 数据的顺序是 ZD，均为滤波后的数值。 如果 SCI_FLG=1，所有采样数据滤波有效，但是不足对应采样模式所需的数据量。 如果 DOUR_FLG=1，采样数据前面 DCNT–3 个数据有效，倒数第三个数据为超限数据滤波后的值，倒数第二个数据为超限数据组的最大值，最后一个数据为超限数据组的最小值。

13.3.5.11. 0x028 RTP_DELAY

默认值：0x000F0001			RTP 延时控制 (RTP Delay)
位域	类型	默认值	描述
31:16	R/W	0x0F	Precharge Delay 按压检测预充电延时，仅自动模式有效 按压检测预充电延时，计数单位为 TPCLK。当本字段为 0（即 0x0000）时，无延时。本字段定义的延时时间范围为 `0~ (2^16-1) *TPCLK`。
15:0	R/W	0x01	Stabilization_Delay 驱动与 ADC 采样之间延时（仅自动模式有效） 驱动延时，计数单位为 TPCLK。当本字段为 0（即 0x0000）时，无延时。本字段定义的延时时间范围为 `0~ (2^16-1) *256*TPCLK`。举例，当 `PCLK =24MHz, TPCLK =41.67ns, 256*TPCLK =10.67us`，假设本字段的配置 `RDET_DEB =0x100 =256`，抬起去抖时间为 `256*10.67us =2.73ms`。

13.3.5.12. 0xFFC VERSION

默认值：0x00000100			RTP 版本(RTP Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	Version（模块版本号）

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000100			RTP 版本(RTP Version)
位域	类型	默认值	描述
			采用 BCD 码显示，V1.0

13.4. Thermal Sensor (THS)

THS 温度传感器模块，可以管理和读取芯片内置温度传感器，并基于读取的温度值进行高低温警告功能。

THS 温度传感器模块通过 ADC 来获取内部温度传感器温度值，因此在启动之前，需要先启动 ADC Interface Module (ADCIM) 模块。

13.4.1. 特性说明

- 支持 APB 总线访问寄存器
- 支持两路温度传感器
- ADC 与温度传感器捕获时间可配
- 支持单次读取和周期读取两种模式
- 支持一次多点读取，并进行算术平均滤波
- 基于周期读取模式时，支持高/低温报警（产生中断）和过温保护功能（产生中断/复位）

13.4.2. 原理框图




图 13–23 THS 接口模块与 ADC 连接关系

13.4.3. 功能描述

13.4.3.1. 中断与过温保护复位产生机制

THS 模块的中断输出，以及过温保护系统复位输出如下图所示。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–24 中断，以及过温保护系统复位输出

13.4.3.2. 高/ 低温报警的双阈值描述

由于温度在边界处反复低幅度变动时，单阈值容易产生频繁报警的问题，因此高/ 低温报警采用了双阈值，详情如下所示：

- 高温报警：
  - 高温报警有效阈值 (HTAVV)
  - 高温报警解除阈值 (HTARV)
- 低温报警：
  - 低温报警有效阈值 (LTAVV)
  - 低温报警解除阈值 (LTARV)

双阈值的使用示意图如下：




图 13–25 高温报警（HTA）双阈值判断示意图

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–26 低温报警（LTA）双阈值判断示意图

注：

- 通常情况下，LTAVV < LTARV < HTARV < HTAVV。
- 在周期模式下，仅对采样后取平均值进行阀值判断，而不对原始数据进行阀值判断，避免某一次误触发。
- 温度越高，输入电压越高，ths 值越大

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.4.4. 编程指南




图 13–27 单点采样

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved




图 13–28 周期采样

13.4.5. 寄存器列表

表 13–4 THS 寄存器列表

偏移	缩写	寄存器名称	章节
0x000	MCR	THS 模块控制	0x000 MCR

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

表 13–4 THS 寄存器列表 (续)

偏移	缩写	寄存器名称	章节
0x004	MINTR	THS 中断控制与状态	0x004 MINTR
0x010	MAXMACQ	THS 最大数量与捕获时间	0x010 MAXMACQ
0x100+n*0x20	THSn_CFG	THS 通道控制配置	0x100+n*0x20 THSn_CFG
0x104+n*0x20	THSn_ITV	THS 通道采样间隔配置	0x104+n*0x20 THSn_ITV
0x108+n*0x20	THSn_FIL	THS 采样滤波配置	0x108+n*0x20 THSn_FIL
0x10C+n*0x20	THSn_DATA	THS 数据	0x10C+n*0x20 THSn_DATA
0x110+n*0x20	THSn_INT	THS 中断状态	0x110+n*0x20 THSn_INT
0x114+n*0x20	THSn_HTAV	THS 高温报警阈值设置	0x114+n*0x20 THSn_HTAV
0x118+n*0x20	THSn_LTAV	THS 低温报警阈值设置	0x118+n*0x20 THSn_LTAV
0xFFC	VERSION	THS 版本号	0xFFC VERSION

13.4.6. 寄存器描述

13.4.6.1. 0x000 MCR

默认值：0x00000000			THS 模块控制 (THS Module Control Register)
位域	类型	默认值	描述
31:22	–	–	–
21	R/W	0	THS1_EN THS1 Enable，THS1 控制器使能 使用时，需与 SEN1 同时使能或禁止 • 0: THS1 禁止 • 1: THS1 使能
20	R/W	0	THS0_EN THS0 Enable，THS0 控制器使能 使用时，需与 SEN0 同时使能或禁止 • 0: THS0 禁止 • 1: THS0 使能
19:18	–	–	–
17	R/W	0	SEN1_EN SEN1 Enable，SEN1 传感器使能 使用时：需与 THS1 同时使能或禁止 • 0: SEN1 禁止 • 1: SEN1 使能
16	R/W	0	SEN0_EN SEN0 Enable，SEN0 传感器使能 使用时：需与 THS0 同时使能或禁止

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 模块控制 (THS Module Control Register)
位域	类型	默认值	描述
			• 0: SEN0 禁止 • 1: SEN0 使能
15:1	–	–	–
0	R/W	0	EN 模块使能 • 0: THS 模块被禁止，停止工作 • 1: THS 模块被使能

13.4.6.2. 0x004 MINTR

默认值：0x00000000			THS 中断控制与状态 (THS Module Interrupt Register)
位域	类型	默认值	描述
31:18	–	–	–
17	RO	0	THS1_INTF THS1 Interrupt Flag，THS1 中断标志，只可读。 只要清除了相应 THS 的中断标志，就会自动清零 • 0: THS1 无中断请求 • 1: THS1 有中断请求
16	RO	0	THS0_INTF（ ） THS0 Interrupt Flag，THS0 中断标志，只可读。 只要清除了相应 THS 的中断标志，就会自动清零 • 0: THS0 无中断请求 • 1: THS0 有中断请求
15:2	–	–	–
1	R/W	0	THS1_INTEN THS1 Interrupt Enable，THS1 中断使能信号 • 0：禁止 THS1 中断 • 1：使能 THS1 中断
0	R/W	0	THS0_INTEN THS0 Interrupt Enable，THS0 中断使能信号 • 0：禁止 THS0 中断 • 1：使能 THS0 中断

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

13.4.6.3. 0x010 MAXMACQ

默认值：0x00030100			THS 最大数量与捕获时间 (THS MAX NUM AND ACQ Register)
位域	类型	默认值	描述
31:18	–	–	–
17:16	RO	0x3	THS_MAX THS 最大编号，规定了 THSn 中 n 的最大编号 n+1，即为本模块实际使用的温度传感器数量。n 小于等于 3，即传感器数量最少为 1 个，最多为 4 个。
15:12	–	–	–
11:0	R/W	0x100	THS_ACQ THS 捕获时间，定义了温度传感器的捕获时间长度。 计数值单位为 ADC_CLK 的周期数。`T (THS_ACQ ) = (THS_ACQ+1) *TADC_CLK`。假设 `ADC_CLK=24MHz`， `THS_ACQ=0x2F`， `T(THS_ACQ )= (47+1)*41.67ns = 2us`。

13.4.6.4. 0x100+n*0x20 THSn_CFG

(9)

默认值：0x000(n+8)2F00			THS 通道控制配置 (THS Channel N Config)
位域	类型	默认值	描述
31:20	–	0x000	–
19:16	RO	n+8	ADC_CHN ADC Channel Number，ADC 通道号 显示系统分配的 ADC 通道号，硬件会根据此通道号匹配 ADC 并获取返回的数据，软件驱动不需要使用，仅作 Debug 用。
15:8	R/W	0x2F	ADC_ACQ ADC Acquisition Time，ADC 捕获时间 ADC 通道的捕获时间长度。 • 计数值单位为 ADC_CLK 的周期数，T(ADC_ACQ) = (ADC_ACQ+1) * T(ADC_CLK) • 假设 ADC_CLK = 24 MHz，ADC_ACQ = 0x2F，T (ADC_ACQ) = (47 + 1) * 41.67 ns = 2 us。
7:5	–	–	–
4	R/W	0x0	ADC_PRI ADC Priority，ADC 采样的优先级控制 • 0：低优先级非实时采样，采样命令与其他非实时采样命令进入采样队列。 • 1：高优先级实时采样，采样命令会被直接处理，不进入采样队列。
3	–	–	–
2	R	0x0	THS THS Channel State，工作状态：

(9) n = 0~1 为 ths 通道号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x000(n+8)2F00			THS 通道控制配置 (THS Channel N Config)
位域	类型	默认值	描述
			• 0: 当前 THS 通道处于空闲状态 • 1: 当前 THS 通道处于忙碌状态
1	R/W	0x0	PSEN Periodic Sample Enable，温度传感器周期采样使能。 • 0：停止相应温度传感器周期采样。 • 1：启动相应温度传感器周期采样。 采样间隔由 THSn_ITV 寄存器设定。如果在软件清零之前硬件已经启动了一次新的采样，这次采样会继续完成，并最终返回数据。 **注：** 不允许同时使能周期采样与单次采样，即 SSEN 与 PSEN 不能同时有效。
0	R/WAC	0x0	SSEN Single Sample Enable，温度传感器单点采样使能。 • 0：相应传感器的温度单点采样已完成。 • 1：启动相应传感器的温度单点采样。 由硬件自动清零，表示相应传感器的温度单点采样已完成。 **注：** 尽管描述为单点采样，但为了避免单次采样误差，可能需要通过单点多次采样后的数据进行算术平均，得到一个相对稳定的温度值。因此单点采样实际上会包含多次采样。对应的由硬件向 ADC 接口控制器连续发出多个采样命令。连续发出采样命令的个数由滤波器配置 FIL 设定。例如滤波器配置为 0x1（2 点平均），则每次启动 SSEN，硬件会连续发出 2 个采样命令，接收到 2 个温度数据之后，硬件自动清零 SSEN。

13.4.6.5. 0x104+n*0x20 THSn_ITV
(10)

默认值：0x016EFFFF			THS 通道采样间隔配置 (THS Channel N Interval)
位域	类型	默认值	描述
31:16	R/W	0x016E	ITV Interval，采样间隔 周期采样的采样间隔，单位为 Multiple * TPCLK，即采样间隔 = ITV* Multiple * TPCLK。 假设 PCLK = 24 MHz，ITV = 0x16E = 366，DIV=65535，采样间隔 = 366 * (65535 + 1) * 41.67 ns = 1 s **注：** 不可为 0。硬件自动保护：当软件配置为 0 时，效果等同于 1。
15:0	R/W	0xFFFF	DIV

(10) n = 0~1 为 ths 通道号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x016EFFFF			THS 通道采样间隔配置 (THS Channel N Interval)
位域	类型	默认值	描述
			Divide CLK，分频时钟 时钟 (div_clk) 分频系数，单位为 PCLKT (div_clk) = (DIV+1) *T (PCLK)

13.4.6.6. 0x108+n*0x20 THSn_FIL
(11)

默认值：0x00000000			THS 采样滤波配置 (THS Channel Filter)
位域	类型	默认值	描述
31:2	–	–	–
1:0	R/W	0x0	FIL Filter，滤波器配置 温度传感器采样数据算数平均滤波器的输入样本数。 • 0x0：无滤波 • 0x1：2 • 0x2：4 • 0x3：8 定义了单次采样和周期采样每次的连续采样命令数量（采样点数），控制器接收对应的采样点数据后，进行算数平均，并把平均值通过本传感器的 THSn_DATA 寄存器返回。

13.4.6.7. 0x10C+n*0x20 THSn_DATA
(12)

默认值：0x00000000			THS 数据 (THS Channel N Data)
位域	类型	默认值	描述
31:12	–	–	–
11:0	RO	0x000	DATA ADC DATA,，ADC 采样数据 温度传感器的 ADC 采样数据结果。 • 如果 THSn_FIL.FIL 为 0x0，直接返回 ADC 的采样值。 • 否则返回的是多个采样点的算数平均值。 **注：** 模块无数据 FIFO，本寄存器只能暂存一次的采样结果，如果未被及时读取，则会被后来新的采样数据直接覆盖。

13.4.6.8. 0x110+n*0x20 THSn_INT
(13)

(11) n = 0~1 为 ths 通道号
(12) n = 0~1 为 ths 通道号
(13) n = 0~1 为 ths 通道号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 中断状态 (THS Channel N Interrupt)
位域	类型	默认值	描述
31:29	–	–	–
28	R/W1C	0x0	OTPF Over–Temperature–Protected Flag，过温保护标志，仅周期采样模式（THSn_CFG. PSEN=1）时有效。 操作方式为硬件置位，软件写 1 清零。当温度传感器采样值超过 THSn_OTPV.OTPV 值，就会置为 1。 • 如果 OTPE=中断使能，则产生中断信号。 • 如果 OTPE=复位使能，则产生系统复位信号
27	R/W1C	0x0	LTARF Low–Temperature–Alarm Removed Flag，低温警告解除标志 • 仅周期采样模式 (THSn_CFG. PSEN = 1) 时有效。 • 硬件置位，软件写 1 清零。 • 当温度传感器采样值从高于 THSn_LTAV.LTARV 值到低于 THSn_LTAV.LTAVV 值，会置为 1。
26	R/W1C	0x0	LTAVF Low–Temperature–Alarm Valid Flag，低温警告有效标志 • 仅周期采样模式 (THSn_CFG. PSEN = 1) 时有效。 • 硬件置位，软件写 1 清零。 • 当温度传感器采样值从低于 THSn_LTAV.LTARV 值到高于 THSn_LTAV.LTAVV 值，会置为 1。
25	R/W1C	0x0	HTARF High–Temperature–Alarm Removed Flag，高温警告解除标志 • 仅周期采样模式（THSn_CFG. PSEN = 1）时有效。 • 硬件置位，软件写 1 清零。 • 当温度传感器采样值从低于 THSn_HTAV.HTAVV 值到高于 THSn_HTAV.HTARV 值，会置为 1。
24	R/W1C	0x0	HTAVF High–Temperature–Alarm Valid Flag，高温警告有效标志 • 仅周期采样模式（THSn_CFG. PSEN = 1）时有效。 • 硬件置位，软件写 1 清零。 • 当温度传感器采样值从高于 THSn_HTAV.HTARV 值到低于 THSn_HTAV.HTARV 值，会置为 1。
23:18	–	–	–
17	R/W1C	0x0	DOVWF Data Overwrite Flag，数据覆盖标志 硬件置位，软件写 1 清零。当 DRDYF = 1（软件未清零数据有效标志），而且又有新的有效数据时，硬件置为 1，表示数据寄存器由于软件未及时读取，产生了上次有效数据被覆盖的情况。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 中断状态 (THS Channel N Interrupt)
位域	类型	默认值	描述
16	R/W1C	0x0	DRDYF Data Ready Flag，数据有效标志 硬件置位，软件写 1 清零。当 THSn_DATA 寄存器有新的有效数据时，硬件置为 1，软件读取数据后，由软件操作清除。
15:12	–	–	OTPE Over–Temperature–Protection Enable，过温保护使能 使能之后，当温度传感器采样值超过 THSn_OTPV.OTPV，THS 模块会输出中断或者系统复位（SYS_RSTn），从而引起 CPU 中断或者系统复位。 • 0x5: 过温保护中断使能 • 0xA: 过温保护复位使能 • Others: 过温保护禁止
11	R/W	0x0	LTARIE Low–Temperature–Alarm Removed Interrupt Enable，低温警告解除中断使能 当使能时，低温警告解除标志 (LTARF) 的状态就会传递到温度传感器的总中断。 • 0：禁止低温警告解除中断。 • 1：使能低温警告解除中断。
10	R/W	0x0	LTAVIE Low–Temperature–Alarm Valid Interrupt Enable，低温警告有效中断使能 当使能时，低温警告有效标志 (LTAVF) 的状态就会传递到温度传感器的总中断。 • 0：禁止低温警告有效中断。 • 1：使能低温警告有效中断。
9	R/W	0x0	HTARIE High–Temperature–Alarm Removed Interrupt Enable，高温警告解除中断使能 当使能时，高温警告解除标志 (HTARF) 的状态就会传递到温度传感器的总中断。 • 0：禁止高温警告解除中断。 • 1：使能高温警告解除中断。
8	R/W	0x0	HTAVIE High–Temperature–Alarm Valid Interrupt Enable，高温警告有效中断使能 当使能时，高温警告有效标志 (HTAVF) 的状态就会传递到温度传感器的总中断。 • 0：禁止高温警告有效中断。 • 1：使能高温警告有效中断。
7:2	–	–	–
1	R/W	0x0	DOVWIE Data Overwrite Interrupt Enable，数据覆盖中断使能 当使能时，数据覆盖标志 (DOVWF) 的状态就会传递到温度传感器的总中断。

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 中断状态 (THS Channel N Interrupt)
位域	类型	默认值	描述
			• 0：禁止数据覆盖中断。 • 1：使能数据覆盖中断。
0	R/W	0x0	DRDYIE Data Ready Interrupt Enable，数据有效中断使能 当使能时，数据有效标志 (DRDYF) 的状态就会传递到温度传感器的总中断。 • 0：禁止数据有效中断。 • 1：使能数据有效中断。

13.4.6.9. 0x114+n*0x20 THSn_HTAV

默认值：0x00000000			THS 高温报警阈值设置 (Channel N High-Temperature Alarm Value)
位域	类型	默认值	描述
31	R/W	0	
30:28	–	–	–
27:16	R/W	0x000	
15:12	–	–	–
11:0	R/W	0x000	

13.4.6.10. 0x118+n*0x20 THSn_LTAV

默认值：0x00000000			THS 低温报警阈值设置 (Channel N Low-Temperature Alarm Value)
位域	类型	默认值	描述
31	R/W	0	
30:28	–	–	–
27:16	R/W	0x000	
15:12	–	–	–
11:0	R/W	0x000	

13.4.6.11. 0x11C+n*0x20 THSn_OTPV
(14)

默认值：0x00000000			THS 过温保护阈值设置 (Channel N Over Temperature Protect Value)
位域	类型	默认值	描述
31	R/W	0	OTPE 过温保护使能 • 0：禁止过温保护功能，过温保护阈值无效。 • 1：使能过温保护功能，过温保护阈值有效。
30:12	–	–	–
11:0	R/W	0x000	OTPV 过温保护阈值，大于高温阀值

(14) n = 0~1 为 ths 通道号

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved

默认值：0x00000000			THS 过温保护阈值设置 (Channel N Over Temperature Protect Value)
位域	类型	默认值	描述
			当温度上升到过温保护阈值 (OTPV) 以上，过温保护标志 (OTPF) 就会被硬件置位。

13.4.6.12. 0xFFC VERSION

默认值：0x00000200			THS 版本号 (THS Version)
位域	类型	默认值	描述
31:0	RO	0x00000200	Version（模块版本号） 采用 BCD 码显示，V2.0

ArtInChip

Copyright © 2023–2024 ArtInChip Technology Co., Ltd.
All rights reserved